考试科目名称	计算机组织与结构	(A 卷)
7 W/1 H / 10 / 10	リガルエハランロハ	

2006——2007 学年第 ____ 学期 ___ 教师____ 袁春风/窦万春 ____ 考试方式: 闭卷

系	(专业)	计算机和	学与技术		年级200	5 班级	<u> </u>
学号			_ 姓	名		成绩	
Г							
-	题号		<u> </u>	三	四	五.	六
	分数						
得分		一、填空剧	题(本大题	共 11 小题,	每空1分	,共20分)	
1.	冯诺依曼	是结构计算机	由 存储器	、运算器、	控制器	和输入/输	j出部件组成。
	它采用_	程序存储	工作方式	,即: 计算标	几把事先编好	的程序装入内	存,然后按照
	指令的师	原序自动地取	出执行,不需	· · · · · · · · · · · · · · · · · · ·			
2.	几十年来	· ·,计算机发	展遵循一个重	重要定律,该	定律的主要含	含义是:每18	个月,集成度
	将翻一番	羽,速度将提	高一倍,而其	丰价格将降低	一半。它就是	是 摩尔	定律。
3.						R1 中的内容用	
	为FEFEH,算术左移一位后的内容为FDFCH,算术右移一位后的						
	内容为_	FF7F	H,符号扩展	展为 32 位后的	勺内容为	FFFF FEFE	H.
4.	为节省引	脚数,DRA	M 芯片大都是	采用地址线复	夏用技术。假	定一个 DRAM	芯片的地址引
	脚线为8	3 根,则该芯	片的存储阵列	列中有 6	5536 (或 64K	(或 2 ¹⁶)	~ 位单元。
5.				·	•	*	Write Through)
		法 (Write B			, , , , , , , , , , , , , , , , , , ,	V	
6.		<u>, </u>	 _	答区。采用	后讲先出	的方式讲行存	取。主要用来
0.	· · ·						实现嵌套调用。
7				,	, , , , , , , , , , , , , , , , , , , ,	运行的很多程	
/ •							\1
0						技术。	外现击节山产
8.						操作,从存	· 俯
	息到 CPU	」的操作称为	7存储器	许	_操作。		

	9、	9、若指令地址码给出一个偏移量,其有效地址由	PC 的值和这个偏移量相加,则该指令的
	寻址	寻址方式为相对寻址,通常用在条件转移	6指令(即:分支指令)中。
	10、	10、西文字符一般采用 <u>ASCII</u> 码表示,这	种编码用7位二进制数表示。
	11、	11、通常把 I/0 接口中各种数据缓冲寄存器、状态	/控制寄存器称为 <u>IO端口(I/OPORT)</u> 。
	对包	对它们的编址有两种方式: 统一编址(或存储器的	· · · · · · · · · · · · · · · · · · ·
得分	子	二、选择题(本大题共 20 小题,	计 20 分。)
	1.		
		A. 编译程序 B	. 解释程序
		<u>C. 基准程序</u> D	. 汇编程序
	2.	2. 引入八进制和十六进制的目的是:	
		A. 节约元件 B	. 实现方便
		C . 可以表示更大范围的数 \underline{D}	用于等价表示二进制,便于阅读和书写
	3.	B. 下列数中最小的数是: D	
		A. (1100101) ₂ B	. (135) ₈
		<u>C. (1000 0010)</u> _{BCD} D	$(71)_{16}$
	4.	4. 假定一个8位寄存器中的内容是01000010B,	则该寄存器存放的数可能是:
		A. ASCII 码字符"A" B	. ASCII 码字符"a"
		<u>C. 整数"66"</u> D.无符	符号数"42"z
	5.	5. 假定采用 CRC 检验的一个数据块信息为: 100	1 0101 1001B, 若生成多项式为: G(x)=
		x ³ +1,则检验码为:	
		A. 0011 <u>B. 011</u> C	. 010 D. 0010
	6.	6. 下列字符码中带有奇校验的信息是:	
		<u>A. 11001000</u> B	. 10010011
		C. 10010011 D	0. 01010110
	7.	7. 以下各类存储器中,哪个是易失性存储器?	
		A. ROM <u>B. Cache</u> C. RA	.ID D. CD-ROM
	8.	3. 若一个 Cache 有 8 个槽(第 0 槽到第 7 槽),	假定采用直接映射,则主存第58块应该
		放到 Cache 的哪个槽中?	
		A. 第 6 槽 <u>B. 第 2 槽</u> C. 第 0 和	□1 槽 D. 任意一个槽

9.	假定一个计算机系统的虚存大小为 4GE	3,按字节编址,则	逻辑地址空间的范围为:
	A. 0~FFFF FFFF H	B. 0~FFF FFFF H	
	C. 0~3FFF FFFF H	D. 0~3FF FFFF H	
10.	假定一个磁盘的转速为 7200RPM,则该	该磁盘的平均旋转等	等待时间是多少?
	<u>A. 4.2ms</u> B. 8.3ms	C. 4.2ns	D. 8.3ns
11.	以下哪个特性有助于高速缓存 Cache 有	效发挥其预期的作	用?
	A. 不含有过多 I/O 操作	B. 程序大小不超	过实际内存容量
	C. 较好的访问局部性	D. 指令间相关不	多
12.	DRAM 的刷新是以什么为单位进行的?		
	A. 存储单元 <u>B. 行</u>	C. 块	D. 字节
13.	对高级语言源程序中定义的数组元素(即:下标变量)进	行访问时,指令中一般采用什
	么寻址方式进行?		
	A. 相对寻址 B. 直接寻址	C. 基址寻址	<u>D. 变址寻址</u>
14.	假定一条指令规定其一个操作数的寻址	方式是寄存器间接	寻址,则 CPU 应该到哪里去
	取该操作数?		
	<u>A. 主存单元</u> B. 堆栈	C. 寄存器	D. 累加器
15.	以下哪个特点不是 RISC 所具有的?		
	A. 只有 Load/Store 指令才能访存,	运算指令不能访有	Ž
	B. 指令格式规整,指令条数少		
	C. 采用微程序设计控制器		
	D. 通用寄存器数量多		
16.	以下给出的执行顺序中,哪一个是正确	的指令执行顺序?	
	A. 取指令并 PC 增量→指令译码→	→取操作数→计算→	·写结果→中断查询
	B. 取指令并 PC 增量→中断查询→	指令译码→取操作	数→计算→写结果
	C. 取指令并 PC 增量→指令译码→	取操作数→中断查	询→计算→写结果
	D. 取指令并 PC 增量→取操作数→	→ 计算→写结果→指	令译码→中断查询
17.	一个同步总线的时钟频率为 66MHz,总	总线宽度为32位,	则该总线的最大数据传输率为
	多少?		
			D. 2.112GB/s
18.	总线带宽与许多因素有关。在以下给出		总线带宽尢关?
	A. 总线时钟频率	B. 总线宽度	

C. 是否支持突发传送

D. 支持的总线事务个数

- 19. 外设发生异常事件或完成特定任务时,一般通过"外部中断"请求 CPU 执行相应的中断 服务程序来处理。在以下给出的情况中,哪个事件会引起外部中断?
 - A. 访问内存时缺页

B. Cache 没有命中

C. 磁盘寻道结束

D. 运算发生溢出

20. DMA 方式下,可以采用周期挪用的方式来协调 CPU 和 DMA 控制器之间的访存冲突。 这里 DMA 挪用的周期是以下哪种周期?

A. CPU 周期

B. 指令周期

C. 机器周期

D. 主存周期

得分

三、判断下列叙述是否正确。(10分)

- 操作系统和各类语言的编译程序都属于系统软件,在计算机系统分层结构中,系统 软件位于应用软件之下、硬件系统之上。(√)
- 2. 程序计数器 PC 用来存放指令地址,在执行当前指令过程中,PC 的值总是被加上该指令所占的内存单元数。因此,一条指令执行结束后,CPU 总是执行随后的指令。
- 3. 虚拟存储器和主存一样,都可以被 CPU 访问,并采用随机访问方式。(X)
- 4. 一般采用动态 RAM 来实现 Cache 存储器。(X)
- 5. 虚拟分页系统的页表都存放在内存,所以每次访存存取信息之前,总要先到内存访问页表。(X)
- 6. 指令流水线中,每个时钟内都有一条指令完成。(X)
- 7. 磁盘存储器的内部数据传输率与磁盘的转速和位密度有关。(√)
- 8. 异步总线的带宽比同步总线的带宽高。(X)
- 9. 所有异常和中断都在一条指令结束后,取下条指令之前进行处理。(X)
- 10. DMA 方式下,数据在主存和高速设备之间由 DMA 控制器控制进行传送。(√)

得分 |

四、计算题 (10分)

1. 已知在 C 语言源程序中定义了两个 int 型的变量 x、y。x=245, y=-78。请按计算机内部定点数补码运算规则计算:① x+y=? ② x-y=? (要求写出计算过程,并判断是否溢出,结果用十进制表示并验证。假定 int 型整数为 16 位)(6 分)

参考答案:

 $x=(245)_{10} = (+000\ 0000\ 1111\ 0101)_2$ [x]**= 0000 0000 1111 0101 $y=(-78)_{10} = (-000\ 0000\ 0100\ 1110)_2$ [y]**= 1111 1111 1011 0010 [-y]**= 0000 0000 0100 1110

所以: x+y = (+ 10100111)₂= 167 = 245+ (-78)

 $[x-y]_{**}=[x]_{**}+[y]_{**}=0000\ 0000\ 1111\ 0101\ +\ 0000\ 0000\ 0100\ 1110\ =0000\ 0001\ 0100\ 0011$ 两个同号数相加,结果的符号同加数符号,所以没有溢出。

所以: x+y = (+ 101000011)₂= 323=245 - (-78)

- 2. 以 IEEE754 短浮点数格式表示下列十进制数。(要求结果用十六进制表示)(4分)
 - a) -34.625
- b) 40.375

参考答案:

-34.625 = -100010.101₂ = -1.00010101₂ x 2⁵ = (-1) ^s x 1.f x 2^{e-127} s=1, f=(0.00010101)₂, e=(127+5)₁₀=(132)₁₀=(1000 0100)₂
IEEE754 单精度浮点数表示为: 1 1000 0100 0001 0101...0000 000 按 4 位一组进行组合: 1100 0010 0000 1010 1000 0000 转换成十六进制表示为: C20A8000H

40.375 = 101000.011₂ = 1.01000011₂ x 2⁵ = (-1) ^s x 1.f x 2^{e-127} s=0, f=(0.01000011)₂, e=(127+5)₁₀=(132)₁₀=(1000 0100)₂
IEEE754 单精度浮点数表示为: 0 1000 0100 0100 0011...0000 000 按 4 位一组进行组合: 0100 0010 0010 1000 1000 0000 转换成十六进制表示为: 42218000H

得分 五、分析设计题(共 20 分)

- 1. 假定变量 i 是一个 32 位的 int 型整数, f 和 d 分别为 float 型 (32 位) 和 double 型 (64 位) 实数。x、y、z 是 float 型 (32 位) 或 double 型 (32 位) 实数。分析下列各布 尔表达式,说明结果是否在任何情况下都是"true"? (4 分)
 - 1) i == (int) ((double) i)
 - 2) f == (float) ((int) f)
 - 3) f == (float) ((double) f)
 - 4) d == (double) ((float) d)

参考答案:

- 1) 是。因为 double 型比 int 型精度高,所以 int 型变量转换为 double 时不会有精度损失。
- 2) 不是。因为 float 型有小数部分,而 int 型没有小数部分,所以把 float 型变量转换为 int 型时,可能会丢失小数部分。
- 3) 是。因为 double 型比 float 型精度高,所以 float 型变量转换为 double 时不会有精度损失。
- 4) 不是。因为 float 型比 double 型有效位数少,所以 double 型变量转换为 float 时会有精度损失。

调整后

2. 下面是某个程序中的一段代码。

Load 1#, A

Load 2#, B

Add 3#, 1#, 2#

Store C, 3#

Load 4#, E

Load 5#, F

Sub 6#, 4#, 5#

Store D, 6#

Add 7#, 3#, 6#

Store H, 7#

这段代码实现的是以下三条语句的功能:

C=A+B

D=E-F

H=C+D

为了提高指令流水线的执行效率,应尽量减少指令间数据相关性。在保证程序功能不变的前提下,如何调整上述指令顺序以减少指令相关?写出顺序调整后的指令代码段。(4分)

参考答案:

Load 1#, A

Load 2#, B

Load 4#, E

Load 5#, F

Add 3#, 1#, 2#

Sub 6#, 4#, 5#

Store C, 3#

Add 7#, 3#, 6#

Store D, 6#

Store H, 7#

3. 假定执行一段程序过程中,在 Cache 中访问到的次数为 5000 次,在主存中访问到的次数为 200 次。设 Cache 存取周期为 5ns,主存存取周期为 100ns,则 Cache 命中率 H 和平均访问时间 Ta 各为多少? (4分)

参考答案:

命中率 H = Nc/(Nc+Nm) = 5000/(5000+200)=5000/5200=96% 平均访问时间 T a = 5 x 0.96 + 100 x 0.04 = 8.8 ns

4. 假定在 CPU 和主存之间有一个同步总线相连,其时钟周期为 50ns,单独设有 32 位地址线和 32 位数据线。主存读传输时,首先要花 1 个时钟周期发送地址和读命令,最终从总线取数要花一个时钟周期,存储器的取数时间为 230ns;主存写操作时,先花一个时钟周期送地址、数据和写命令,在随后的两个时钟周期内写入数据。要求分别求出该存储器进行连续读和写操作时的总线带宽。(4 分)

参考答案:

取数时间是 230ns,一个时钟周期是 50ns,所以取数后送到总线上的时间应该是 250ns, 是时钟周期的整数倍。

连续读: 4B/(50 +50 +250) ×10⁹ = 11.4MB/s

连续写: 4B/(50 +100) ×10⁹ = 26.7MB/s


- 5. 假设某台机器有 4 级中断, 其硬件排队优先次序为 1>2>3>4, 中断处理优先次序为 3>1>2>4, 要求: (4分)
 - (1) 给出每级中断的中断屏蔽码(假设"1"表示屏蔽,"0"表示允许)
 - (2) 假设在执行主程序时,1、2、3、4级中断同时有请求,请画出 CPU 执行程序的轨迹。

参考答案:

各级中断的中断屏蔽码为:

	第1级	第2级	第3级	第4级
第1级	1	0	1	0
第2级	1	1	1	0
第3级	1	1	1	1
第 4 级	0	0	0	1

CPU 执行程序的轨迹:



得分 六、简答题(共 20 分)

1. 什么叫同步总线?什么叫异步总线? (2分)

参考答案: 同步总线有一个公共的时钟信号,总线事务过程中的所有操作都由时钟信号定时; 异步总线没有公共的时钟信号,设备间的通信过程都由握手信号进行定时,采用异步应答方式进行。

2. 为什么高速缓存能提高 CPU 访问主存的速度? (3分)

参考答案:

由于程序中代码和数据的访问具有局部化特点,在一个很短的时间内,程序访问的信息大多在某个局部空间内。把这个局部空间的信息事先存放到速度很快的高速缓存(Cache)中,每次访问时先到 Cache 中访问,因为程序访问的局部化特点,所以在 Cache 中找到的概率很大,也就是命中率会很高,所以,CPU 访问要求访问信息时,绝大多数情况下,不需要访问主存,而只要访问快速的 Cache 就行了。

3. 什么是页表?什么是快表?为什么要引入快表? (3分)

参考答案:

页表是指分页虚拟存储器中反映每个用户程序页面是否装入内存、在内存哪个页框、存取权限如何、 是否被修改过等等信息的一个映射表。每个虚拟页对应一个表项。

快表是那些经常被访问的页表项组成的放置到高速缓存的一个页表。引入快表,主要是为了减少到主存去访问页表的次数,加快访问页表的过程。

4. 磁盘上和光盘上的"0"和"1"分别是如何表示的? (2分)

参考答案:

磁盘上的"0"和"1"是磁头上的线圈通以不同方向的电流后在运动的磁介质表面形成的不同磁化状态来表示的;而光盘上的"0"和"1"是由于光盘表面的凹凸性而形成的不同反射特性来表示的。平坦部分和有凹凸变化的部分,其反射特性不同。

5. 什么叫指令周期? 什么叫微程序? (2分)

参考答案:

6. CPU 的功能是什么? 指令译码器的功能是什么? 什么叫 CPU 的主频? (4分) **参考答案:**

CPU 的功能是执行指令、检测并响应中断。

指令译码器的功能就是对指令操作码进行译码,给出当前指令的执行过程中所有到的操作控制信号。 CPU 的主频是控制每条指令执行时所用的同步时钟的频率。

7. 外设的 I/O 过程可以采用中断控制和 DMA 控制等不同的方式进行。试从多个方面 对中断和 DMA 两种控制方式进行比较。(4分)

参考答案:

中断方式和 DMA 方式的不同反映在以下几个方面:

- 1) 数据传送的执行者不同:中断是由 CPU 执行 I/O 指令来完成传送的;而 DMA 是由 DMA 控制器实现数据传送的;
- 2) 请求的对象不同:中断请求 CPU 的时间,而 DMA 请求的是总线控制权:
- 3) 适用的设备不同:中断适用于一般的快速设备,而 DAM 适用于磁盘之类的高速设备:
- 4) 外设和 CPU 的并行度不同:中断方式下,主机利用率低,外设和 CPU 的并行度低, DMA 方式下,主机利用率高,和外设并行度高;