TÊN MÔN HỌC: KỸ THUẬT ĐIỆN TỬ SỐ

SỐ TÍN CHỈ:

TÊN BÀI GIẢNG: MẠCH LOGIC TỔ HỢP

 $TU\hat{A}N:4$ (Từ 16/03/2020 - 22/03/2020

GIẢNG VIÊN: PHẠM THỊ THU HÀ

KHOA: ĐIỆN TỬ

I. Mục tiêu tuần 5

1. Hiểu, phân tích khái niệm, các phương pháp chung để phân tích một số mạch dồn kênh, mạch phân kênh

2. Thiết kế mạch dồn kênh, phân kênh

II. Yêu cầu tuần 5

1. Trả lời các câu hỏi 1, 2, 3 trong bài giảng

2. Thời gian đăng nhập và trả lời câu hỏi trong tuần1:

Từ 16/03/2020 – đến hết 22 /03/2020

3. Quy định trong lớp học:


Hàng tuần đăng nhập hệ thống để đọc bài, tóm tắt các ý chính. Phần nào không hiểu trao đổi để cô giải đáp) - Trả lời các câu hỏi theo bài yêu cầu (cộng điểm chuyên cần hoặc điểm hệ số 1)

NỘI DUNG BÀI GIẢNG




2.4.2.2. Mạch giải mã BCD-led 7 đoạn

a. Giới thiệu Led 7đoạn (Seven Segment light Emiting Diode)




Hình 2.3.2.1: Ký hiệu Led 7 đoạn

a. Giới thiệu Led 7đoạn (Seven Segment light Emiting Diode)




Hình 2.3.2.2: Hình dáng thực của Led 7 đoạn

a. Giới thiệu Led 7đoạn (Seven Segment light Emiting Diode)




Hình 2.3.2.2: Mô tả cấu tạo bên trong của Led 7 đoạn



Hình 2.3.2.2: Nguyên lý cấu tạo Led 7 đoạn

b. Sơ đồ khối mạch giải mã BCD-7 đoạn



Hình 2.3.2.5: Sơ đồ khối của mạch giải mã Led 7 đoạn


c. Bảng chân lý

| | Mã BCD (đầu vào) | | | | Các trạng thái đầu ra | | | | | | |
|----|--|---|---|---|-----------------------|---|---|---|---|---|---|
| | D | C | В | A | a | b | c | d | e | f | g |
| 0 | 0 | 0 | 0 | 0 | 1 | 1 | 1 | 1 | 1 | 1 | 0 |
| 1 | 0 | 0 | 0 | 1 | 0 | 1 | 1 | 0 | 0 | 0 | 0 |
| 2 | 0 | 0 | 1 | 0 | 1 | 1 | 0 | 1 | 1 | 0 | 1 |
| 3 | 0 | 0 | 1 | 1 | 1 | 1 | 1 | 1 | 0 | 0 | 1 |
| 4 | 0 | 1 | 0 | 0 | 0 | 1 | 1 | 0 | 0 | 1 | 1 |
| 5 | 0 | 1 | 0 | 1 | 1 | 0 | 1 | 1 | 0 | 1 | 1 |
| 6 | 0 | 1 | 1 | 0 | 1 | 0 | 1 | 1 | 1 | 1 | 1 |
| 7. | 0 | 1 | 1 | 1 | 1 | 1 | 1 | 0 | 0 | 0 | 0 |
| 8 | 1 | 0 | 0 | 0 | 1 | 1 | 1 | 1 | 1 | 1 | 1 |
| 9 | 1 | 0 | 0 | 1 | 1 | 1 | 1 | 1 | 0 | 1 | 1 |
| | Các trạng thái từ 10 đến 15 không dùng | | | | X | X | X | X | X | X | X |

Các trạng thái từ 10 đến 15 không dùng nên bên cột các trạng thái đầu ra đánh dấu x

dấu x


Ta có thể giá trị gán cho x = 0 Ta có thể giá trị gán cho x = 1



4. Hàm logic

Từ bảng chân lý mỗi đầu ra ta lập được một bảng Karnaugh.

Đây là bảng Karnaugh của hàm a. Áp dụng quy tắc tối thiểu hàm logic bằng bảng K ở phần trước để làm




Vòng a1 có 8 ô nên rút được
a1= D
3 biến, rút gọn bằng cách
những biến có giá trị đối nhau
thì loại, kết quả còn biến
giống nhau D.

Bảng 2.3.2.2a: Bảng Karnaugh của hàm a

Rút gọn bằng Karnaugh ta có kết quả của hàm a:

$$a = D + B + AC + \overline{A} \overline{C}$$

d. Hàm logic




Bảng 2.3.2.2b: Bảng Karnaugh của hàm b

Căn cứ vào bảng Karnaugh ta có:

$$b = \overline{C} + AB + \overline{A} \overline{B}$$

d. Hàm logic




Bảng 2.3.2.2c: Bảng Karnaugh của hàm c

Căn cứ vào bảng Karnaugh ta có:

$$c = +C + B + A$$

Bảng 2.3.2.2d: Bảng Karnaugh của hàm d




Căn cứ vào bảng Karnaugh ta có:

$$d = D + B\overline{C} + \overline{AB} + \overline{AC} + A\overline{BC}$$

Câu hỏi 1

Các em lập bảng Karnauh cho các hàm e,f,g và rút gọn tương tự như trên được kết quả rồi đi vẽ lần lượt mạch điện như sau

e. Mạch nguyên lý



Hình 2.3.2.6: Mạch giải mã BCD-Led 7 đoạn

2.4.3. Mạch dồn kênh


A. Khái niệm

Mạch dồn kênh hay còn gọi là mạch ghép kênh, đa hợp Multiplexer-MUX

Là mạch tổ hợp cho phép chọn 1 trong nhiều đường

Sơ đồ tổng quát

E = 1, cho phép mạch l àm việc E = 0, m ạch kh ông làm việc




b. Nguyên tắc hoạt động

* CHO E=1

$$+ S_1=0, S_2=0$$

$$+ S_1=0,S_2=1$$



c. Bảng chân lý tổng quát

| Các | : đầu ˈ | vào d | Đầu ra | | |
|-----|---------|--------------|--------|-------------|--|
| Sn- | 1 S2 | 2 S 1 | Υ | | |
| | | | | | |
| | | | | | |
| | | | | | |
| 0 | 0 | 0 | 0 | X0 | |
| 0 | 0 | 0 | 1 | X1 | |
| 0 | 0 | 1 | 0 | X2 | |
| 0 | 0 | 1 | 1 | Х0 | |
| ١. | | | | | |
| | | | | | |
| 1 | 1 | 1 | 1 | X_{2^n-1} | |
| Ι' | | • | ı | $2^{n}-1$ | |
| | | | | | |
| | | | | | |
| | | | | | |
| | | | | | |

d. Hàm ra tổng quát

$$Y = X_{0}(\overline{S_{n-1}}\overline{S_{n-1}}...\overline{S_{1}}\overline{S_{0}}) + X_{1}(\overline{S_{n-1}}\overline{S_{n-1}}...\overline{S_{1}}.S_{0}) + ... + X_{2^{n}-1}(S_{n-1}S_{n-1}...S_{1}S_{0})$$

VD: Thiết kế mạch MUX có 2 đầu vào dữ liệu l₀,l₁ một đầu vào chọn S, đầu ra Z.


Ta có bảng chân lý nh sau

| S | Z |
|---|----|
| 0 | Io |
| 1 | I1 |

Biểu thức logic đầu ra: $Z = I_0.\overline{S} + I_1.S$

Biểu thức logic đầu ra: $Z = I_0.\overline{S} + I_1.S$

Sơ đồ mạch MUX 2 đầu vào




Câu hỏi 2:

Thiết kế mạch MUX có 4 đầu vào dữ liệu l_0, l_1 l_2, l_3 hai đầu vào chọn S_0 , S_1 đầu ra Z.

2.4.4. Mạch phân kênh

a. Khái niệm: Là mạch điện thực hiện từ 1 đường vào tổng hợp phân tách thành nhiều đường ra



Sơ đồ tổng quát mạch phan kenh

b. Bảng chân lý tổng quát

$$Y_{0} = X \quad (\overline{S}_{n-1} \overline{S}_{n-1} ... \overline{S}_{1} \overline{S}_{0})$$

$$Y_{1} = X \quad (\overline{S}_{n-1} \overline{S}_{n-1} ... \overline{S}_{1} .S_{0})$$
....
$$Y_{2^{n}-1} = X \quad (S_{n-1} S_{n-1} ... S_{1} S_{0})$$

VD: Thiết kế mạch DEMUX có 2 đầu ra d÷ liệu Y₀, Y₁ và một đầu vào d÷ liệu X, một đầu chọn S

* Ta có bảng Chân lý của mạch cần thiết kế nh sau:


| A | X1 | X0 |
|---|-----------|----|
| 0 | 0 | Y |
| 1 | Y | 0 |

* Biểu thức đầu ra Yo, Y1 nh sau

$$Y_0 = X.A$$

$$Y_1 = X.S$$

* Sơ đồ mạch DEMUX 2 đầu ra nh sau



Câu hỏi 3

 Thiết kế mạch phân có một tín hiệu vào, hai đường tín hiệu lựa chọn, 4 đường ra?