TÊN MÔN HỌC: KỸ THUẬT ĐIỆN TỬ SỐ

SỐ TÍN CHỈ:

TÊN BÀI GIẢNG: MẠCH LOGIC TỔ HỢP

 $TU\hat{A}N:4$ ($T\dot{U}'09/03/2020-15/03/2020$

GIẢNG VIÊN: PHẠM THỊ THU HÀ

KHOA: ĐIỆN TỬ

I. Mục tiêu tuần 3

1. Hiểu, phân tích khái niệm, các phương pháp chung để phân tích một số mạch logic tổ hợp

2. Thiết kế một số mạch logic tổ hợp

II. Yêu cầu tuần 3

- 1. Trả lời các câu hỏi 1, 2, 3,4, 6, 7, 8, trong bài giảng
 - 2. Thời gian đăng nhập và trả lời câu hỏi trong tuần1:

Từ 09/03/2020 – đến hết 15 /03/2020

3. Quy định trong lớp học:

Hàng tuần đăng nhập hệ thống để đọc bài, tóm tắt các ý chính. Phần nào không hiểu trao đổi để cô giải đáp) - Trả lời các câu hỏi theo bài yêu cầu (cộng điểm chuyên cần hoặc điểm hệ số 1)

NỘI DUNG BÀI GIẢNG



CHƯƠNG 2: MẠCH LOGIC TỔ HỢP


2.1. Khái niệm

Mạch tổ hợp là mạch mà giá trị của tín hiệu đầu ra ở thời điểm bất kỳ chỉ phụ thuộc vào tổ hợp giá trị biến đầu vào tại thời điểm đó.

(Các trạng thái của mạch tổ hợp tại các thời điểm trước không làm ảnh hưởng đến tín hiệu ra của mạch tại thời điểm sau)

CHƯƠNG 2: MẠCH LOGIC TỔ HỢP

Sơ đồ khối mạch logic tổ hợp




Phương trình mô tả quan hệ giữa đầu vào và đầu ra như sau:

$$Y_i = f(x_1, x_2, ... x_n)$$

CÂU HỞI 1:

Trong sơ đồ khối của mạch tổ hợp e hãy cho biết tên của các đầu vào là gì? tên của các đầu ra là gì




Sơ đồ khối mạch logic tổ hợp

2.2. Phân tích mạch logic tổ hợp


- Bước 1: Từ mạch logic tổ hợp đã cho xác định đầu vào là gì, đầu ra.
- Bước 2: Mạch có những phần tử nào, xác định tên, số lượng đầu vào, tên, số lượng đầu ra cho mỗii phần tử, viết lần lượt hàm locgic cho mỗi phần tử đó.
- Bước 3: Viết hàm logic cho toàn mạch

Ví dụ: Phân tích mạch logic như sơ đồ sau.



2.2. Phân tích mạch logic tổ hợp


Ví dụ: Phân tích mạch logic như sơ đồ sau.



Vậy đầu ra của toàn mạch là F= F1+F2 = AB+CD


CÂU HỎI 2:

Cho sơ đồ mạch logic tổ hợp như sau. Em hãy phân tích để tìm ra hàm F?




CÂU HỎI 3:

Cho sơ đồ mạch điện. Xác định hàm ra của mạch logic sau:



2.3. Thiết kế mạch logic tổ hợp

Quy trình



- Phân tích logic: xác định tín hiệu vào ra.
- Lập bảng chân lý.
- Việt biểu thức: ảng.
- Tối thiểu hóa biểu thức trên: bằng Karnaugh hoặc bằng biểu thức logic.
- Đưa ra hàm tối thiếu: tổng của tích hoặc tích của tổng.
- Vẽ sơ đồ logic bằng các cổng AND OR hoặc OR AND.
- Biến đối sang sơ đổ vi mạch thông dụng.
- Chọn linh kiện và ráp mạch.


Ví dụ: Thiết kế mạch logic tổ hợp cho Bài toán biểu quyết, hội đồng giám khảo gồm 2 người. Để biểu quyết một vấn đề, nếu một trong hai hoặc cả hai vị giám khảo bấm nút bỏ phiếu đồng ý thì đèn sáng vấn đề được chấp thuận ngược lại không chấp thuận

1. Phân tích: Số nút bấm = tổng số biến vào = 2, tên là A,B. Bấm nút = "1" ngược lại = 0


Đèn là hàm, có 1 hàm ra là F. Đèn sáng = "1", đèn tắt = "0"

2. Bảng chân lý

A	В	F
0	0	0
0	1	1
1	0	1
1	1	1



- 4. Viết hàm logic tối thiểu: $F = F_1 + F_2 = A + B$
 - 5. Vẽ mạch điện



CÂU HỎI 4:

Thiết kế mạch logic tổ hợp cho Bài toán biểu quyết, một hội đồng giám khảo gồm 3 người. Để biểu quyết một vấn đề, nếu đa số vị giám khảo bấm nút bỏ phiếu đồng ý thì đèn sáng vấn đề được chấp thuận ngược lại không chấp thuận ?

2.4. Một số mạch logic tổ hợp

- 2.4.1. Mach mã hoá
- 2.4.2. Mạch giải mã
- 2.4.3. Mạch ghép kênh
- 2.4.4. Mạch phân kênh


•

2.4.1. Mạch mã hoá

*Khái niệm:

Mach mã hóa là mạch điện thực hiện quá trình biến đổi những ký hiệu quen thuộc của con người thành ký hiệu quen thuộc với máy tính.

Mạch điện thực hiện chuyển từ mã số này sang mã số khác được gọi là mạch chuyển mã và cũng được gọi là mạch mã hoá



Sơ đồ khối mạch mã hoá

* Các mạch mã hoá thông dụng

Mã hoá mã thập phân sang mã nhị phân Mã hoá ký tự sang nhi phân,...

Mạch Mã hoá mã thập phân sang mã nhị phân

Là mạch điện thực hiện chuyển mã thập phân (gồm 10 chữ số là các số 0,1,...,9) ở đầu vào thành một từ mã nhị phân tương ứng ở đầu ra



Số 0 sau khi qua mạch mã hoá thập-nhị phân = mã nhị phân 4 bit là 0000 Số 1 sau khi qua mạch mã hoá thập-nhị phân = mã nhị phân 4 bit là 0001

.

Bảng chân lý

Tín hiệ	u vào	Các hàm ra							
		D	C	В	A				
(0)	Y_0	0	0	0	0				
(1)	Y 1	0	0	0	1				
(2)	Y_2	0	0	1	0				
(3)	Y 3	0	0	1	1				
(4)	Y 4	0	1	0	0				
(5)	Y 5	0	1	0	1				
(6)	Y ₆	0	1	1	0				
(7)	Y 7	0	1	1	1				
(8)	Y 8	1	0	0	0				
(9)	Y 9	1	0	0	1				


Từ bảng chân lý ta tìm được hàm Boolean như sau:

$$A = Y_1 + Y_3 + Y_5 + Y_7 + Y_9$$

$$B = Y_2 + Y_3 + Y_6 + Y_7$$

$$C = Y_4 + Y_5 + Y_6 + Y_7$$

$$D = Y_8 + Y_9$$




2.4.2. Mạch giải mã BCD sang thập phân

Khái niệm

Bộ giải mã BCD sang thập phân là mạch điện thực hiện chuyển mã nhị phân 4 bit ở đầu vào thành mã phập phân có 10 đầu ra.


Sơ đồ khối





Bảng chân lý


	С	ác h	àm ra											
A	В	С	D	0	1	2	3	4	5	6	7	8	9	
0	0	0	0	1	0	0	0	0	0	0	0	0	0	
0	0	0	1	0	1	0	0	0	0	0	0	0	0	
0	0	1	0	0	0	1	0	0	0	0	0	0	0	
0	0	1	1	0	0	0	1	0	0	0	0	0	0	
0	1	0	0	0	0	0	0	1	0	0	0	0	0	
0	1	0	1	0	0	0	0	0	1	0	0	0	0	
0	1	1	0	0	0	0	0	0	0	1	0	0	0	
0	1	1	1	0	0	0	0	0	0	0	1	0	0	
1	0	0	0	0	0	0	0	0	0	0	0	1	0	
1	0	0	1	0	0	0	0	0	0	0	0	0	1	
1	0	1	0	Х	X	X	X	X	X	X	X	X	X	

Các em tối thiểu hóa các đầu ra như sau












$$4 = B\overline{C}\overline{D}$$



$$5 = B\bar{C}D$$





$$7 = BCD$$

CÂU HỞI 6:

Các em vẽ bảng Karnaugh, tối thiểu hàm của đầu ra 8, 9 tương tự như cách trên

CÂU HOI 7:

Từ kết quả của các hàm ra ở trên các em hãy vẽ mạch điện? (cách vẽ tương tự như mạch mã hoá)