八进制 3 态非反转透明锁存器 74HC573

高性能硅门 CMOS 器件

SL74HC573 跟 LS/AL573 的管脚一样。器件的输入是和标准 CMOS 输出兼容的;加上拉电阻,他们能和 LS/ALSTTL 输出兼容。

当锁存使能端为高时,这些器件的锁存对于数据是透明的(也就是说输出同步)。当锁存使能变低时,符合建立时间和保持时间的数据会被锁存。

- ×输出能直接接到 CMOS, NMOS 和 TTL 接口上
- ×操作电压范围: 2.0V~6.0V
- ×低输入电流: 1.0uA
- ×CMOS器件的高噪声抵抗特性

管腿安排:

OUTPUT ENABLE 10	20 V CC
DO 🛚 2	is∏ Qu
ът [3	18 Q
D2 🛚 4	1₹ [‡] Q2
D3 🛚 5	ı6 <u>⊉</u> Ç5
D4 [6	15 Q4
DS 🛚 7	14 <u>∏</u> Q5
06 🛚 8	13 ☐ Q 6
D7 🛚 9	12 [] Q7_
0XD [_16	II LAICH ENABLE

功能表:

7717- 771			
	输出		
输出使能	锁存使能	D	Q
L	Н	Н	Н
L	Н	L	L
L	L	X	不变
Н	X	X	Z

X=不用关心

Z=高阻抗

最大值范围:

符号	参数	值	单位
V_{CC}	DC 供电电压(参考 GND)	-0.5~+7.0	V
V_{IN}	DC 输入电压(参考 GND)	-1.5~VCC+1.5	V
$ m V_{OUT}$	DC 输出电压(参考 GND)	-0.5~VCC+0.5	V
${f I_{IN}}$	每一个 PIN 的 DC 输入电流	20	mA
$ m I_{OUT}$	每一个 PIN 的 DC 输出电流	35	mA
${f I}_{ m CC}$	DC供电电流,V _{CC} 和 GND 之间	75	mA
P_{D}	在自然环境下, PDIP 和 SOIC 封装下的	750	mW
	功耗	500	
Tstg	存储温度	-65~+150	$^{\circ}\mathbb{C}$
$T_{\rm L}$	引线温度,10秒(PDIP,SOIC)	260	$^{\circ}\mathbb{C}$

*最大值范围是指超过这个值,将损害器件。

操作最好在下面的推荐操作条件下。

+额定功率的下降——PDIP: -10mW/ $^{\circ}$,65 $^{\circ}$ $^{\circ}$ $^{\circ}$ 125 $^{\circ}$ $^{\circ}$

SOIC: -7 mW/°C, $65^{\circ}\text{C} \sim 125^{\circ}\text{C}$

推荐操作条件:

符号	参数	最小	最大	単位
V_{CC}	DC 供电电压(参考 GND)	2.0	6.0	V
$V_{\rm IN}, V_{ m OUT}$	DC 输入电压,输出电压(参考 GND)	0	V_{CC}	V
T_{A}	所有封装的操作温度	-55	+125	$^{\circ}\mathbb{C}$
t_r , t_f	输入上升和下降时间 Vcc=2.0V	0	1000	ns
	$V_{CC}=4.5V$	0	500	
	$V_{CC}=6.0V$	0	400	

这个器件带有保护电路,以免被高的静态电压或电场损坏。然而,对于高阻抗电路,必须要采取预防以免工作在任何高于最大值范围的条件下工作。 V_{IN} 和 V_{OUT} 应该被约束在 $GND \leqslant (V_{IN}$ 或 $V_{OUT}) \leqslant VCC$ 。

不用的输入管腿必须连接总是连接到一个适合的逻辑电压电平(也就是 GND 或者 V_{CC})。不用的输出管腿必须悬空。

DC 电子特性(电压是以 GND 为参考):

符号	参数	测试条件	V_{CC}	条件限制			单位
			V	25	≤85	≤125	
				$^{\circ}\!$	$^{\circ}\mathbb{C}$	$^{\circ}\!\mathbb{C}$	
				-55			
				$^{\circ}$			
V_{IH}	最小高	V _{OUT} =0.1V 或者 V _{CC} -	2.0	1.5	1.5	1.5	V

	电平输	0.1V,	4.5	3.15	3.15	3.15	
	入电压	$ I_{OUT} \leq 20uA$	6.0	4.2	4.2	4.2	
$V_{\rm IL}$	最大低	V _{OUT} =0.1V 或者 V _{CC} -	2.0	0.5	0.5	0.5	V
	电压输	0.1V,	4.5	1.35	1.35	1.35	
	入电压	$ I_{OUT} \leq 20uA$	6.0	1.8	1.8	1.8	
VOH	最大高	V _{IN} =V _{IH} 或者 V _{IL} ,	2.0	1.9	1.9	1.9	V
	电平输	I _{OUT} ≤20uA	4.5	4.4	4.4	4.4	
	出电压	001	6.0	5.9	5.9	5.9	
		V _{IN} =V _{IH} 或者 V _{IL} ,					
		$ I_{OUT} \leq 6.0 \text{mA}$	4.5	3.98	3.84	3.7	
		$ I_{OUT} \leq 7.8 \text{mA}$	6.0	5.48	5.34	5.2	
VOL	最大低	V _{IN} =V _{IH} 或者 V _{IL} ,	2.0	0.1	0.1	0.1	V
	电平输	$ I_{OUT} \leq 20uA$	4.5	0.1	0.1	0.1	
	出电压		6.0	0.1	0.1	0.1	
		V _{IN} =V _{IH} 或者 V _{IL} ,					
		$ I_{OUT} \leq 6.0 \text{mA}$	4.5	0.26	0.33	0.4	
		$ I_{OUT} \leq 7.8 \text{mA}$	6.0	0.26	0.33	0.4	
IIN	最大输	V _{IN} =V _{CC} 或者 GND	6.0	± 0.1	± 0.1	± 0.1	uA
	入漏电						
	流						
IOZ	最大三	高阻抗态下的输出	6.0	±0.5	±5.0	±10	uA
	态漏电	V _{IN} =V _{IH} 或者 V _{IL} ,					
	流	V _{OUT} =V _{CC} 或者 GND					
ICC	最大静	V _{IN} =V _{CC} 或者 GND	6.0	4.0	4.0	4.0	uA
	态供电	$I_{OUT} = 0uA$					
	电流						
	1 3/16	1	l	L	l	l	l

AC 电子特性 (CL=50pF, 输入 tr=tf=6.0ns):

符号	参数	VCC	条件限制			单
		V	25℃~	≤85	≤125	位
			−55° C	$^{\circ}$ C	$^{\circ}\!\mathbb{C}$	
t _{PLH} ,	输入D到Q,最大延迟(图1	2.0	150	190	225	ns
t _{PHL}	和 5)	4.5	30	38	45	
	, -,	6.0	26	33	38	
t _{PLH} ,	锁存使能到Q的最大延迟(图	2.0	160	200	240	ns
t _{PHL}	2和图5)	4.5	32	40	48	
1112		6.0	27	34	41	
t_{PLZ} ,	输出使能到 Q 的最大延迟(图	2.0	150	190	225	ns
t_{PHZ}	3和图6)	4.5	30	48	45	
		6.0	26	33	38	

t _{PZH} ,	输出使能到Q最大延迟(图3	2.0	150	190	225	ns
t_{PZL}	和图 6)	4.5	30	48	45	
		6.0	26	33	38	
t _{TLH} ,	任何输出的最大输出延迟(图	2.0	60	75	90	ns
$t_{ m THL}$	1和图 5)	4.5	12	15	18	
1112		6.0	10	13	15	
C_{IN}	最大输入电容		10	10	10	pF
C _{OUT}	最大三态输出电容(在高阻态	_	15	15	15	pF
	下的输出)					
C_{PD}	功耗电容(使能所有输出)	典型在 25℃, VCC=5V 条件下			pF	
	用于确定没有负载时的动态功	23				
	$ \mathbb{R}: P_{D}=C_{PD}V_{CC}^{2}f+I_{CC}V_{CC} $					

时序要求 (C_L=50pF, 输入t_r=t_r=6.0 ns):

符号	参数	VCC	限制条件			单
		V	25°C∼−	€85	≤125	位
			55℃	$^{\circ}$ C	$^{\circ}$ C	
$t_{ m SU}$	输入D到锁存使能最小建立时	2.0	50	65	75	ns
	间(图4)	4.5	10	13	15	
		6.0	9	11	13	
t_h	锁存使能到输入D最小保持时	2.0	5	5	5	ns
	间(图4)	4.5	5	5	5	
		6.0	5	5	5	
t_{W}	锁存使能的最小脉宽(图2)	2.0	75	95	110	ns
		4.5	15	19	22	
		6.0	13	16	19	
t_r , t_f	最大输入上升沿和下降沿时序	2.0	1000	1000	1000	ns
	(图1)	4.5	500	500	500	
		6.0	400	400	400	




Figure 1. Switching Waveforms




Figure 2. Switching Waveforms






Figure 3. Switching Waveforms

Figure 4. Switching Waveforms



* Includes all probe and jig capacitance


Figure 5. Test Circuit



Includes all probe and jig capacitance

Figure 6. Test Circuit

逻辑图:



LATCH ENABLE 11

OUTPUT ENABLE 1