## Nuclei Core Deliver Package 如何集成JTAG Model Task

Nuclei Core deliver package 已经有了JTAG VPI 的task,它是基于Verilog 的PLI-VPI 机制, 用C 来模拟JTAG 的驱动机制, 然后提供OpenOCD 的连接 server。 这样就可以依靠OpenOCD + GDB 来实现RISC-V Debug 功能, 也就可以在RTL仿真环境来检测JTAG Debug 功能是否正常。 关于JTAG\_VPI 的TASK 如何使用,我们的《Nuclei

Core Integration Guide 》 相应章节有step by step 的描述。

后面一些客户反馈,JTAG\_VPI 的task ,虽然可以在仿真阶段验证 JTAG Debug 功能,但需要依赖OpenOCD 和GDB ,同时因为要开两个terminal 窗口,手动操作还好,自动化操作就不顺畅了,然后只支持JTAG 接口不支持cJTAG 接口。基于客户这个反馈,我们Nuclei 开发了新的JTAG Model 的task,它是基于SystemVerilog 的DPI 机制,然后它直接模拟了openocd 和gdb,用户可以直接在这边用C 去调用jtag\_model 提供的C API 去读写memory,读写GPR,CSR。 所以更集成也更适合仿真环境下的自动化测试。然后即支持JTAG 也支持cJTAG. JTAG Model Task 的package 目前在我们企业微信的微盘上(https://drive.weixin.qq.com/s?k=ABcAKgdSAFc2MWg4n1),目前还没有整合到Deliver Package 中,本文以N300 的Deliver Package 为例说明如何step by step 的使用它。

- 1. 解压附件压缩包,有一个文件夹以及一个文档,文件夹下有sv 和c 代码,文档说明大致步骤和一些C API 的含义,其中C API 说明对于用户需要做什么样的测试非常有帮助。
- 2. 模拟JTAG\_VPI的做法,在tb目录下简历了一个jtag\_model的文件夹,把step 1的文件夹的内容放过来,如下图:

3. 然后,我们在tb 这边的tb\_top.v 去集成jtag\_model,具体添加的地方如下:

```
tb top.v
         .enable
                        (jtag_done),
38
39
         .init_done
                        (jtag_done)
42
43
                                                   jtag_tck
jtag_tms
      wire
      wire
44
45
46
47
48
49
50
51
52
53
54
55
56
60
61
62
64
65
66
67
68
70
                                                   jtag tms out
      wire
                                                   jtag_tms_out_en
      wire
                                                   jtag_tdi;
                                                   jtag_tdo;
      wire
      jtag_model
      #(.DELAY(200))
      u_jtag_model (
                   (aon_clk),
         .clk
         .rst_n (tb_rst_n),
        .jtag_tck (jtag_tck),
        .jtag_tms (jtag_tms),
.jtag_tms_in (jtag_tms_out),
         .jtag_tms_in_en (jtag_tms_out_en),
         .jtag_tdi (jtag_tdi),
         .jtag_tdo (jtag_tdo)
      initial begin
         nex_clk <=1'b0;
sys_clk <=1'b0;
          aon_clk <=1'b0;
          tb_rst_n <=1'b0;
          nex_rst_n <= 1'b0;
          #2000 tb rst n <=1'b1;
          #2000 nex_rst_n <=1'b1;
            #2000 tb_rst_n <=1'b0;
```

```
.io pads jtag tdo drv o oval (),
156
       .io pads jtag TMS out o oval (jtag tms out),
157
       .io_pads_jtag_DRV_TMS_o_oval (jtag_tms_out_en),
158
       .io_pads_jtag_bk_o_oval (),
159
160
       `ifdef N300 JTAGVPI
161
       .io_pads_jtag_TCK_i_ival (jtag_TCK),
162
       .io_pads_jtag_TMS_i_ival (jtag_TMS),
163
       .io_pads_jtag TDI i ival (jtag TDI),
164
       .io_pads_jtag_TDO_o_oval (jtag_TDO),
165
166
       .io_pads_jtag_TCK_i_ival (jtag_tck),
167
       .io_pads_jtag_TMS_i_ival (jtag_tms),
168
       .io_pads_jtag_TDI_i_ival (jtag tdi),
169
       .io_pads_jtag_TDO_o_oval (jtag_tdo),
1/0
        endii
171
```

4. 集成完后,就需要让300 的tb 这边仿真编译时要加上itag\_model.sv 和debug\_init.c, 这个需要改动vsim/run 下的makefile ,如下:

```
Makefile (~/Work/RTL_Package,n300_v3.7.0/n300_rls_pkg/n300/vsim/run) - GVIM9
File Edit Tools Syntax Buffers Window Help
Makefile
32 RTL_V_FILES
33 RTL_V_FILES
                     += $(wildcard ${VSRC_DIR}/*.v)
+= $(wildcard ${VSRC_DIR}/*/*.v)
34 TB V FILES
                    := $(wildcard ${VTB_DIR}/*.v)
35 ifeq ($(JTAGVPI), 1)
                     += $(wildcard ${VTB_DIR}/jtag_vpi/*.v)
37 endif
39 TB_V_FILES
                     += $(wildcard ${VTB_DIR}/jtag_model/*.sv)
41 VDB_FILES
                     := $(wildcard ${RUN_DIR}/rv32*/simv.vdb)
43 # The following portion is depending on the EDA tools you are using, Please add them by yourself according
44 SIM_TOOL
                   := vcs
46 SIM_OPTIONS := +v2k -sverilog -notice -q +lint=all,noSVA-NSVU,noPCTIO-L,noVCDE,noUl,noSVA-CE,noSVA-DIU,
   noPORTFRC, noSVA-ICP, noNS -debug_access+all -full64 -timescale=1ns/10ps
47 SIM_OPTIONS += +incdir+${VSRC_DIR}/core+${VSRC_DIR}/soc+${VTB_DIR}
48 SIM_OPTIONS += +define+DISABLE_SV_ASSERTION
49 SIM_OPTIONS += -1 compile.log
```

```
65 ifeq ($(JTAGVPI),1)
66 SIM_OPTIONS += +define+${CORE_NAME}_JTAGVPI
67 SIM_OPTIONS += -P ${VTB_DIR}/jtag_vpi/jtag_vpi.tab -CC "-DVCS_VPI" ${VTB_DIR}/jtag_vpi/jtag_vpi.c
68 SIMV_FLAGS += +jtagvpi
69 SIMV_FLAGS += +jtag_port=${JTAGPORT}
70 endif
71
72 ifeq ($(TESTNAME),rv_sram_scan)
73 SIMV_FLAGS += +sram_check
74 endif
75
76 SIM_OPTIONS += -CC "-DVCS_VPI" ${VTB_DIR}/jtag_model/debug_init.c}
77
78
79
79
70 all: run
```

- 5. 在vsim 下创建helloworld 的C Case(步骤可以参考《Nuclei Integration Guide》),然后run 这个case, 第一次run , 可能会看到console 上的这个打
- 印,原因是如下图右侧所以,它需要step1 的debugger.so 这个动态库,且是在helloworld sim 时的path 下去找这一个:

6. 回答step1,编译debugger.so,然后copy到helloworld case 仿真路径:

```
n300 v3.7.0/n300 rls pkg/n300/tb/jtag model/debugger test/demo
 gallaguhumi demo $ make clean; make
m *.elf *.diss *.so -rr
++ -I../ ../debug_common.cpp -I/home/share/tools/edatools/synopsys/vcs/R-2020.12-1/include -shared -fPIC -g db
 test_code.cpp -o debugger.so
debug_common.cpp debug_common.h demo/
                                                      encoding.h
debugger_test/ debug_init.c    jtag_model.sv
            demo $ cp debugger.so ../../../
tag_model/
               n300 defines.v tb defines.v
                                                tb monitor.v
jtag_vpi/
               tb common.v
                               tb_mem_init.v
                                               tb sram scan.v
             demo $ cp debugger.so ..7../../vsim/
helloworld/ install/ Makef
                                              Makefile
                                                               n300 defines.h run/
             demo $ cp debugger.so ../../../vsim/run/helloworld/. -rf
p: overwrite '../../../vsim/run/helloworld/./debugger.so
```

6. cp 过去后,我们只需要在vsim 目录下,在run\_test helloworld 就好,不过因为目前的makefile ,每run 一次 case, run 目录下对应这个case 的目录都要被删除掉然后新建,这个会导致step 5 copy 过去的动态库被删掉,所以我们暂时先改makefile ,不需要删掉文件夹。然后重新执行:make run\_test
TESTNAME= helloworld. 运行结果如下:

```
Makefile (~/Work/RTL_Package n300 v3.7.0/n300 rls pkg/n300/vsim/run) - GVIM9
File Edit Tools Syntax Buffers Window Help
Makefile
99
        ${WAV_TOOL} ${WAV_OPTIONS} +incdir+"${VSRC_DIR}/core"+"${VSRC_DIR}/soc"+"${VTB_DIR}" ${RTL_V_FILES}
101
    ${TB V FILES} -logdir ${RUN DIR}/verdilog -nologo &
103 verilog rtlonly:
   ${WAV_TOOL} ${WAV_OPTIONS} +incdir+"${VSRC_DIR}/core"+"${VSRC_DIR}/soc"+"${VTB_DIR}" -f ${RUN_DIR}/rtlonly_flist &
106 compile rtlonly:
        ${SIM TOOL} ${SIM OPTIONS} +incdir+"${VSRC DIR}/core"+"${VSRC DIR}/soc"+"${VTB DIR}" -f ${RUN DIR}/
107
108
09 verilog_core:
       ${WAV TOOL} ${WAV OPTIONS} +incdir+"${VSRC DIR}/core"+"${VSRC DIR}/soc"+"${VTB DIR}" -f ${RUN DIR}/
110
112 compile_core:
        $\sim TOOL\} $\sim OPTIONS\} +incdir+"$\{VSRC DIR\}/core"+"$\{VSRC DIR\}/soc"+"$\{VTB DIR\}" -f $\{RUN DIR\}/
114
115
116 run: compile
        # rm -rf ${TEST RUNDIR}
        mkdir -p ${TEST RUNDIR}
118
        cd ${TEST_RUNDIR}; ${SIM_EXEC} ${SIMV_FLAGS} +WFI_FORCE_IRQ=${WFI_FORCE_IRQ} +
   FORCE_DELAY=${FORCE_DELAY} +FORCE_IRQ=${FORCE_IRQ} +FORCE_ECC=${FORCE_ECC} +
FORCE_RESP_ERR=${FORCE_RESP_ERR} +DUMPWAVE=${DUMPWAVE} +WAVEFSDB=${WAVEFSDB} +TESTCASE=${TESTCASE} +
SEED=${SEED} | & tee ${TESTNAME}.log; cd ${RUN_DIR};
```

可以这次仿真就成功的执行了jtag module 这一个task,且task 这边的打印都在console 上:

```
debug init.c
 # include <stdio.h>
# include <stdlib.h>
# include <unistd.h>
# include <dlfcn.h>
  7 // call debug init
 8 void debug_init() {
         if (!access("./debugger.so", F OK)) {
            printf("ext debug case\n");
              void *handle = dlopen("./debugger.so", RTLD_LAZY);
              void (*test_init)();
test_init = dlsym(handle, "dbg_test_init");
13
14
15
            test init();
         else
              printf("none ext debug case\n");
<g_model/debug_init.c CWD: /home/angella/Work/RTL_Package/n300_v3.7.0/n300_rls_pkg/n300/tb/jtag_vpi Line: 1</pre>
"-/Work/RTL_Package/n300_v3.7.0/n300_rls_pkg/n300/tb/jtag_model/debug_init.c" 19L, 418C
dbg_test_code.cpp
11
12
         halt_cpu();
         error = write_memory(0x90000000, 0x5a5a, MEM_SIZE_16);
15
16
17
18
19
20
21
22
23
24
25
         error = read_memory(0x90000000, &value, MEM_SIZE_16);
        error = write_xpr(5, 0x999999);
error = read_xpr(5, &value);
printf("xpr:%d = %x\n", 5, value);
         error = write_freg(5, 0x99999);
         error = read_freg(5, &value);
         printf("freg:%d = %x\n", 5, value);
26
27
28
29
         resume_cpu();
         return 0;
```

到这里就成功执行了,如果用户是准备把这个jtag model task 用到自己的SoC 环境里,也可以依照本文说的步骤,一步一步来实现。