# 组会汇报

# 电控单元和实时计算机架构




南京邮电大学

汇报人: 相豪杰 时间: 第六周



- 1.电控单元的组成及其应用条件
- 2.计算机架构和可编程硬件
- 3.处理器组件
- 4.CPU外设组件










### 1.电控单元的组成及其应用条件



#### ECU就是车的大脑

中央处理器(CPU): 电控单元的核心,负责执行程序和控制算法,以协调其他组件的操作。 内存: 包括随机存储器(RAM)和只读存储器(ROM)。RAM用于临时存储数据,而ROM 用于存储程序和固定数据。

输入接口: 用于接收来自各种传感器的数据,例如发动机温度、氧气传感器、刹车传感器等。



### 1.电控单元的组成及其应用条件




输出接口: 将处理后的信息发送给执行器,如发动机控制、刹车系统、变速器等。

总线通信接口(CAN收发器): 用于与其他电控单元和系统进行通信,以实现协同操作。

电源: 为电控单元提供电能的电源电路。

时钟: 用于同步电控单元内部的各个组件,确保它们以正确的时间间隔执行任务。



电控单元中不同元件的条件要求不一样,主要包括温度、湿度、寿命、配件供应和故障率。








### 2.计算机架构和可编程硬件



- 1、**多用途处理器**:用于不同任务的处理器,CISC。
- 2、μC(微控制器):用于众多外设组件控制任务的处理器,通信控制、A/D转换器。
- 3、数字信号处理器:用于数字信号预处理的带优化指令集处理器。
- 4、FPGA (现场可编程序门列阵): 适用于不同操作目的的可编程序硬件。
- 5、ASIC(应用特性的集成电路):固定步线硬件。





### 3.1 处理器核




处理器核是计算机处理器(CPU)的核心组件,负责执行指令并进行数据处理。每个处理器核都是一个独立的处理单元,能够执行计算机程序的指令流。

地址和数据总线: 寻址, 传输数据。

**寄存器组:** 存储和交换数据,可以临时存储计算结果和其他中间数据。

**算术逻辑单元(ALU)**: 执行算术和逻辑运算,如加法、减法、乘法和逻辑运算。

控制器:负责解码指令、生成控制信号,并协调整个处理器核的操作。



提高CPU性能和吞吐量:①并行处理和缩短组合式路径②使用闪存减少CPU等待时间③多核处理





### 3.2数据通道



数据通道可以理解为某种加工类型的处理器结构。通过多周期执行指令,提高时钟效率,从而提高指令吞吐量。

在典型的RISC体系结构中,执行指令的过程通常包括:


指令获取(Fetch):从存储器中获取指令。

**指令解码(Decode):**解析并译码获取的指令,确定执行该指令所需的操作数和操作类型。

**指令执行(Execute):** 算术逻辑运算、数据 传送、跳转等。

存储(Memory Access):内存的读取或写入。

写回(Write Back):写回寄存器,更新寄存器的值。



### 3.2数据通道



数据通道提高指令吞吐量方法:

流水线化:将指令的执行分解为多个阶段,并使多个指令可以同时在不同的阶段执行。

超标量执行: 超标量处理器具有多个功能单元,多个指令可以在不同的功能单元中并行执行。

**指令转发:** 当一个指令的执行结果需要作为另一条指令的操作数时,通过直接将结果转发给需要的指令,避免了将结果写回寄存器文件再重新读取的开销,提高了吞吐量。

推测执行:处理器在某些情况下可以预测分支的结果,并在预测的分支上继续执行指令。如果预测正确,可以避免流水线的清空,提高吞吐量。如果预测错误,处理器会回退到正确的执行路径。

**乱序执行:** 处理器可以以乱序的方式执行指令,不必等待前一条指令执行完成。这样可以在保持指令的语义正确的前提下,充分利用处理器资源,提高吞吐量。


**可选指令:** 处理器可以支持一些可选指令,例如向量化指令,允许在一个时钟周期内同时处理 多个数据元素。







快速容量小 慢速容量大





由于高速缓存容量较小,会导致以下四个问题:

1、高速缓存中主存储器的映像问题:主存中的块映射到缓存中的行的方式

2、查询策略: CPU进行存储访问时, 是否能查询到确切位置


3、替换策略: 当缓存满时,确定哪些缓存行应该被替换出去。

4、主存储器和高速缓存的一致性:缓存中的值未及时写入主存,这个值可能会被主存所覆盖。



映像问题解决办法:

- 1、**直接映射**:每个主存块只能映射到缓存中的一个特定行。但是,这种方式容易导致冲突,即 多个主存块映射到相同的缓存行,可能导致高冲突率和缓存未命中率。
- 2、**组相联映射**:缓存被划分成多个组,每个组中有多个行,一个主存块可以映射到某个组内的任一行。这种映射方式虽然减轻了直接映射的冲突问题,但仍可能导致组内冲突。
- 3、**全相联映射**:每个主存块可以映射到缓存中的任一行。这种映射方式会消耗更多的硬件资源,包括比较电路和额外的存储器用于标记。









#### 替换策略解决办法:


- 1、**随机替换策略**:随机选择一个缓存行进行替换。由于完全随机,不能充分利用局部性原理,可能导致较高的缓存未命中率。
- 2、LRU: 替换最长时间未被使用的缓存行。实现和维护LRU需要额外的硬件开销,可能会影响性能。
- 3、FIFO: 替换最早进入缓存的缓存行。不能适应缓存行的使用模式,可能导致性能下降。
- 4、PLRU: 相比于LRU是一种近似值,降低准确率来减少部分内存开销。





#### 伪LRU具体方法:

- **1.二叉树结构:**树的叶子节点表示实际的缓存行。
- **2.位图标记:**每个非叶子节点都有两个子节点,表示LRU的两个分支。
- **3.更新算法:** 当缓存行被访问时,从树的根节点开始,按照访问路径更新每个节点的位。
- **4.替换算法:**按照算法替换近似的最近最少访问的叶子结点并更新位图标记。






#### 伪LRU存在的问题:

如果在每次元素即将被换出时访问二叉树中该元素的邻居节点,那么在最坏的情况下,访问过一次的元素可以永远留在cache中。

假设存在缓存行A、C、B、D,接下来的访问顺序是C、B、D、A、E。



访问完缓存命中的之 后访问E时,应该替换B。 而不是将LRU的C换出。

PLRU算法可能是次优的,它得到是一个近似解, 具有稍差的未命中率,但 它比LRU的开销低很多。





### 3.4 中断



中断是计算机系统中的一种机制,用于处理来自外部设备或其他系统组件的异步事件。当一个中断事件发生时,它中断了当前正在执行的程序,转而执行一个与中断相关的处理程序,也称为中断服务程序。中断提供了一种异步通信的手段,使系统能够及时响应外部事件,而无需等待。

#### 中断的分类:


- 1、硬件中断与软件中断:输入输出设备;系统调用。
- 2、外部中断与内部中断:输入输出设备;非法指令。
- 3、可屏蔽中断与不可屏蔽中断: 屏蔽中断位。
- 4、优先级中断:优先级级别。
- 5、嵌套中断:中断中中断。

### 3.4 中断



#### 中断的流程:

- 1、中断产生:来自中断源的信号触发中断。
- 2、中断**响应**:处理器保存当前的状态,跳转到中断服务程序。
- 3、中断服务程序**执行**: 执行 与中断相关的操作。
- 4、**恢复**现场:还原处理器的 状态,回到被中断的程序。



中断服务程序






### 3.5 多核架构



多核架构指的是在一个处理器芯片(CPU)上集成了多个独立的处理核心(CPU核心)。每个核心可以独立执行指令流,具有自己的寄存器文件、执行单元和缓存。这些核心在同一片芯片上共享一些资源,比如内存、I/O接口等。

多核处理器可以在同一时间处 理多个线程或任务,这对于处理多 任务、多用户、并行计算等工作负 载非常有益。





### 3.5 多核架构



并行执行: 多核架构通过在多个核心上同时执行任务,提高了系统的并行性。每个核心可以执行独立的指令流,从而允许多个任务在同一时间内进行处理。

资源共享: 多核处理器的核心之间通常共享一些资源,如主内存、缓存等。这种资源共享需要有效的管理和协调,以确保系统的正确性和性能。

任务调度: 为了充分利用多核系统的性能,需要有效的任务调度策略,将任务合理地分配给可用的核心。

缺点:容易产生死锁。

多核中同时对公共资源进行交替访问。



### 4.CPU外设组件



- 1、**收发器和PHY**: 收发器是一种用于发送和接收数字信号的设备; PHY 是指物理层,它是网络通信中 OSI 模型中的一层,负责处理物理媒体上的数据传输。
- 2、电源转换器: 电源转换器是一种用于调整电能特性的设备。
- 3、系统基础芯片: 电压转换器、电压监视器、总线收发器等。





# 计算机科学与技术

# 1023040917相豪杰

遊遊观量

## 南京邮电大学