

# 第9章 控制单元的功能

系统结构研究所 - 计算机组成原理



# 第9章 控制单元的功能



- 9.1 操作命令的分析
- 9.2 控制单元的功能



## 9.1 操作命令的分析



## 完成一条指令分4个工作周期

取指周期

间址周期

执行周期

中断周期



# 一、取指周期



PC → MAR → 地址线

1→R (启动主存读操作)


 $M(MAR) \longrightarrow MDR$ 

(将MAR所指的主存单元的 内容读至MDR)

 $MDR \rightarrow IR$ 

 $OP (IR) \longrightarrow CU$ 

$$(PC) + 1 \longrightarrow PC$$





# 二、间址周期






(指令形式地址 → MAR)

 $1 \longrightarrow R$ 

 $M(MAR) \longrightarrow MDR$ 

 $MDR \longrightarrow Ad (IR)$ 





# 三、执行周期



## 1. 非访存指令

(1) **CLA** 清A

 $0 \longrightarrow ACC$ 

(2) COM 取反

 $ACC \longrightarrow ACC$ 

- (3) SHR 算术右移  $L(ACC) \rightarrow R(ACC), (ACC_0 \rightarrow ACC_0)$
- (4) CSL 循环左移  $R(ACC) \rightarrow L(ACC)$ ,  $(ACC_0 \rightarrow ACC_n)$
- (5) STP 停机指令  $0 \rightarrow G$  (运行标志触发器)



## 三、执行周期



#### 2. 访存指令

(1) 加法指令 ADD X

$$Ad(IR) \longrightarrow MAR$$

$$1 \longrightarrow R$$

$$M(MAR) \rightarrow MDR$$

$$(ACC) + (MDR) \longrightarrow ACC$$

(2) 存数指令 **STA** X

$$Ad(IR) \longrightarrow MAR$$

$$1 \longrightarrow W$$

$$ACC \longrightarrow MDR$$

$$MDR \longrightarrow M(MAR)$$





(3) 取数指令 LDA X

$$Ad(IR) \rightarrow MAR$$

 $1 \rightarrow R$ 

 $M(MAR) \longrightarrow MDR$ 

3. 转移指令

 $MDR \rightarrow ACC$ 

(1) 无条件转 **JMP** X

 $Ad(IR) \rightarrow PC$ 

(2) 条件转移 BAN X (负则转)

$$A_0$$
'Ad (IR) +  $\overline{A}_0$  (PC)  $\longrightarrow$  PC

(结果为负即 $A_0=1$ )





# 4. 三类指令的指令周期





# 四、中断周期



程序断点存入"0"地址 程序断点 进栈

 $0 \longrightarrow MAR$ 

 $(SP)-1 \longrightarrow MAR$ 

 $1 \longrightarrow W$ 

 $1 \longrightarrow W$ 

 $PC \longrightarrow MDR$ 

 $PC \longrightarrow MDR$ 

 $MDR \rightarrow M (MAR)$ 

 $MDR \rightarrow M (MAR)$ 

中断识别程序入口地址 M → PC


 $0 \rightarrow EINT (置 "0") 0 \rightarrow EINT (置 "0")$ 



# 9.2 控制单元的功能



## 一、控制单元的外特性





#### 1. 输入信号



- (1) 时钟
  - CU 受时钟控制
  - 一个时钟脉冲
  - 发一个操作命令或一组需同时执行的操作命令
- (2) 指令寄存器 OP(IR)→ CU 控制信号 与操作码有关
- (3) 标志 CU 受标志控制
- (4) 外来信号

如 INTR 中断请求

HRQ 总线请求



#### 2. 输出信号



(1) CPU 内的各种控制信号

$$\mathbf{R}_i \longrightarrow \mathbf{R}_j$$
 (PC) + 1  $\longrightarrow$  PC ALU +、一、与、或 ······

(2) 送至控制总线的信号

MREQ 访存控制信号

IO/M 访 IO/ 存储器的控制信号

RD 读命令

**WR** 写命令

INTA 中断响应信号


HLDA 总线响应信号



# 二、控制信号举例



#### 1. 不采用 CPU 内部总线的方式






## 二、控制信号举例



#### 1. 不采用 CPU 内部总线的方式






# 二、控制信号举例



#### 1. 不采用 CPU 内部总线的方式





# 2. 采用 CPU 内部总线方式




#### (1) ADD @ X 取指周期

- PC→ MAR→ 地址线
  PCo MAR<sub>i</sub>
- · CU 发读命令 1 → R
- · 数据线 → MDR
- MDR  $\longrightarrow$  IR

MDR<sub>o</sub> IR<sub>i</sub>

- $\cdot$  OP (IR)  $\longrightarrow$  CU
- $(PC) + 1 \longrightarrow PC$



Y

**ALU** 

小圈处为 控制门信 号,i输 入o输出

控制信号



# (2) ADD @ X 间址周期






形式地址 — MAR

- MDR → MAR → 地址线 MDR<sub>o</sub> MAR<sub>i</sub>
- 1 → R
- · 数据线 → MDR
- MDR  $\longrightarrow$  IR MDR<sub>o</sub> IR<sub>i</sub>

有效地址 → Ad (IR)



7



#### (3) ADD @ X 执行周期

控制信号



**CPU** 


内

部

总

线

- MDR → MAR → 地址线 MDR<sub>o</sub> MAR<sub>i</sub>
- $\cdot 1 \longrightarrow R$
- · 数据线 → MDR
- MDR  $\longrightarrow$  Y  $\longrightarrow$  ALU MDR<sub>0</sub> Y<sub>i</sub>
- $AC \longrightarrow ALU$   $AC_0 \longrightarrow ALU_i$
- $(AC) + (Y) \longrightarrow Z$
- $\begin{array}{c} \bullet \ Z \longrightarrow AC \\ Z_0 & AC_i \end{array}$





# 三、多级时序系统



- 1. 机器周期
- (1) 机器周期的概念 所有指令执行过程中的一个基准时间
- (2) 确定机器周期需考虑的因素 每条指令的执行步骤 每一步骤 所需的时间
- (3) 基准时间的确定
  - 以完成 最复杂 指令功能的时间 为准
- ·以访问一次存储器的时间为基准 若指令字长 = 存储字长 取指周期 = 机器周期

# 2. 时钟周期(节拍、状态)



- 一个机器周期内可完成若干个微操作
- 每个微操作需一定的时间,以时钟信号来控制 产生每一个微操作命令
- 时钟信号控制节拍发生器,产生节拍,每个节拍宽度对应一个时钟周期
- 将一个机器周期分成若干个时间相等的时间段 (节拍、状态、时钟周期)
- 时钟周期是控制计算机操作的最小单位时间
- 用时钟周期控制产生一个或几个微操作命令



# 多级时序系统



- 指令周期是从取指令、分析指令到执行完该指令所需的时间。
- 不同的指令,其指令周期长短可以不同。
- 在时序系统中通常不为指令周期设置时间标志信号, 因而也不将其作为时序的一级





# 多级时序系统



#### 机器周期、节拍(状态)组成多级时序系统

- 一个指令周期包含若干个机器周期
- 一个机器周期包含若干个时钟周期









#### 时钟周期(节拍、状态)












❖ 主振电路中的石英晶体振荡器产生一系列正弦信号, 经时钟发生器整形分频得到时钟脉冲信号,成为机器的主频脉冲。主频脉冲再经过周期发生器和节拍 发生器产生周期电位和节拍电位。





数据通路由 "…+状态元件+操作元件(组合电路)+状态元件+…"组成 成 只有状态元件能存储信息,所有操作元件都须从状态单元接收输入,并将输出写 入状态单元中。其输入为前一时钟生成的数据,输出为当前时钟所用的数据

- ※ 假定采用下降沿触发(负跳变)方式(也可以是上升沿方式)
  - 所有状态单元在下降沿写入信息,经过Latch Prop (clk-to-Q) 后输出有效
  - Cycle Time = Latch Prop + Longest Delay Path + Setup + Clock Skew(最大 偏移)



## 机器速度与机器主频的关系



- 机器的 主频 ƒ 越快 机器的 速度也越快
- 在机器周期所含时钟周期数 相同 的前提下, 两机 平均指令执行速度之比 等于 两机主频之比

$$\frac{\text{MIPS}_1}{\text{MIPS}_2} = \frac{f_1}{f_2}$$
 见例题

- 机器速度不仅与主频有关,还与机器周期中所含时钟周期 (主频的倒数)数以及指令周期中所含的机器周期数有关
- 机器运行速度还与字长和计算机体系结构有关。
  字长越长,单位时间内完成的数据运算就越多,运算速度越快体系结构:存储器采用分级结构,处理器流水结构、多机结构等
  ❖其他因素:主存速度、Cache、总线传输速度、硬盘速度




# 四、CU的控制方式



#### 产生不同微操作命令序列所用的时序控制方式

1. 同步控制方式

任一微操作均由 统一基准时标 的时序信号控制



(1) 采用 定长 的机器周期


以最长的微操作序列和最繁的微操作作为标准机器周期内节拍数相同




## (2) 采用不定长的机器周期



#### 机器周期内 节拍数不等








#### (3) 采用中央控制和局部控制相结合的方法







# 四、CU的控制方式



## 2. 异步控制方式

无基准时标信号

无固定的周期节拍和严格的时钟同步 采用 应答方式

3. 联合控制方式 同步与异步相结合


大部分统一、小部分区别对待如:取指同步、I/O异步

- 4. 人工控制方式
  - (1) Reset
  - (2) 连续 和 单条 指令执行转换开关
  - (3) 符合停机开关



# 五、多级时序系统实例分析







# 2.8085 的外部引脚



$$A_{15}\sim A_8$$
  $AD_7\sim AD_0$   
SID SOD

(2) 定时和控制信号

$$\lambda$$
  $X_1$   $X_2$  出 CLK ALE  $S_0$   $S_1$  IO/M RD WR

(3) 存储器和 I/O 初始化

$\mathbf{X}_{1}$	1	40	Þ	$V_{ m CC}$
$\mathbf{X}_{2}^{-}$	2	<b>39</b>	Þ	HOLD
Reset out	3	38	Þ	HLDA
SOD	4	<b>37</b>	Þ	CLK(out)
SID	5	<b>36</b>		Rsest in
Trap	6	35	Þ	Ready
<b>RST7.5</b>	7	34	Þ	IO/M
<b>RST6.5</b>	8	33	Þ	$S_1$
<b>RST5.5</b>	9	<b>32</b>	Þ	RD
<b>INTR</b>	10	31	Þ	WR
INTA	11	<b>30</b>	Þ	ALE
$AD_0$	12	<b>29</b>	Þ	$S_0$
$AD_1$	13	28	Þ	A <sub>15</sub>
$\mathrm{AD}_2$	14	27	Þ	$\mathbf{A}_{14}$
$AD_3$	15	<b>26</b>	Þ	$\mathbf{A}_{13}$
$AD_4$	16	25	Þ	$\mathbf{A}_{12}$
$AD_5$	<b>17</b>	24	Þ	$\mathbf{A}_{11}$
$AD_6$	18	23	Þ	$\mathbf{A}_{10}$
$AD_7$	19	22		$\mathbf{A_{9}}$
$V_{ m SS}$	20	21	P	$\mathbf{A_8}$



## (4) 与中断有关的信号



λ <del>INTR</del>	$X_1 \square 1$	$40 \square V_{\rm CC}$
	$X_2 = 2$	39 HOLD
出 INTA	Reset out $\Box 3$	38 HLDA
ш шил	$SOD \square 4$	$37 \square CLK(out)$
Trap 重新启动中断	SID = 5	36 Rest in
	Trap 🖣 6	35 Ready
N . P P P	RST7.5 □ 7	34 □ IO/M
(5) CPU 初始化	RST6.5 <b>9</b> 8	$33 \square S_1$
	$RST5.5 \square 9$	$32 \square \overline{RD}$
入 Reset in	INTR 5 10	31  WR
	INTA 🛚 11	30 ALE
出 Reset out	$AD_0 \square 12$	$29 \square S_0$
	$AD_1 = 13$	28 A <sub>15</sub>
(人) 中海红地	$AD_2 \square 14$	$27 \square A_{14}$
(6) 电源和地	$AD_3 \perp 15$	26 \(\begin{array}{cccccccccccccccccccccccccccccccccccc
<b>▼</b> 7	$AD_4 \perp 16$	$25 \square A_{12}$
$V_{\rm CC}$ +5 V	$AD_5 \perp 17$	24 H A <sub>11</sub>
wz lik	$AD_6 = 18$	$23 \square A_{10}$
$V_{ m SS}$ 地	$AD_7 \perp 19$	$22 \square A_9$

**21** 


**20** 

 $\mathbf{A_8}$ 



# 3. 机器周期和节拍(状态)与控制信号的关系









以一条输出指令(I/O写)为例:

(指令字长16位、数据线8位,分两次取)

机器周期 M<sub>1</sub> 取指令操作码

机器周期 M<sub>2</sub> 取设备地址

机器周期 M3 执行 ACC 的内容写入设备

每个控制信号在指定机器周期的 指定节拍 T 时刻发出



## 第九章 控制单元的功能(回顾)



- **❖ 9.1 微操作命令分析:** 四个工作周期的微操作
- \* 9.2 CU的功能
  - 外特性: 输入、输出
  - 控制信号举例 《=》 发出微操作命令
  - 多级时序系统: 机器周期、时钟周期
  - 控制方式:
    - 同步: 定长与不定长时钟周期、中央与局部控制结
    - 异步、联合、人工控制方式

例. 设某机平均执行一条指令需要两次访问内存,平均需要3个CPU周期,每个CPU周期平均包含4个节拍周期。若机器主频为240MHz,问:

- (1) 若主存为"0等待"(即不需要插入等待周期),问执行一条指令的平均时间为多少?
- (2) 若每次访问内存需要插入2个等待周期,问执行一条指令的平均时间又是多少?

解:因为主频为240MHz,所以节拍周期=(1/240)µs每个

因为每个CPU周期平均包含4个节拍周期,所以:

CPU周期=节拍周期×4=4/240MHz=(1/60)μs

若访存不需要插入等待周期,则执行一条指令平均需要3个CPU周期,所以:

指令周期=3×CPU周期=3×(1/60)μs=(1/20)μs=0.05μs

机器平均速度=1/0.05µs=20 MIPS

(2) 平均执行一条指令需要两次访问内存,每次访问内存需要插入2个等待周期, 所以:

机器平均速度=120/7≈17MIPS


 $\frac{\text{MIPS}_1}{\text{MIPS}_2} = \frac{f_1}{f_2}$ 

若某机主频为200MHZ,每个指令周期平均为2.5CPU周期,每个CPU周期平均包括2个主频周期,问:

- (1)该机平均指令执行速度为多少MIPS?
- (2)若主频不变,但每条指令平均包括5个CPU周期,每个CPU周期又包含4个主频周期,平均指令执行速度又为多少MIPS? 由此可得出什么结论?
- 解: (1) 主频为为200MHz, 所以主频周期=1/200MHz=0.005 μs 每个指令周期平均为2.5CPU周期,每个CPU周期平均包括2个主频周期,所以一条指令的执行时间=2.5×2×0.005 μs=0.025 μs 该机平均指令执行速度=1/0.025=40MIPS。
  - (2) 每条指令平均包括5个CPU周期,每个CPU周期又包含4个主频周期,所以一条指令的执行时间=4×5×0.005μs=0.1μs 该机平均指令执行速度=1/0.1=10MIPS
- (3) 说明指令的复杂程度会影响指令的平均执行速度。


例. CPU结构如图所示,其中包括一个累加寄存器AC、一个状态寄存器和其他四个寄存器,各部分之间的连线表示数据通路,箭头表示信息传送方向

(1) 标明图中四个寄存器的名称



解: A为MDR, B为IR, C为MAR, D为PC

- (2) 简述取指令的数据通路
- (3) 简述完成指令LDA X的数据通路(X为内存地址,LDA的功能为(X) $\rightarrow$ (AC))
- (4) 简述完成指令ADDY的数据 通路(Y为内存地址,ADD功能为  $(AC) + (Y) \rightarrow (AC)$ )
- (5) 简述完成指令STA Z的数据 通路(Z为内存地址,STA功能为 (AC)→(Z))



解: (2)取指: PC  $\rightarrow$ MAR  $\rightarrow$ MM  $\rightarrow$ MDR  $\rightarrow$ IR

- (3) LDA X:  $X \rightarrow MAR \rightarrow MM \rightarrow MDR \rightarrow ALU \rightarrow AC$
- (4) ADD Y: Y  $\rightarrow$ MAR  $\rightarrow$ MM  $\rightarrow$ MDR  $\rightarrow$ ALU  $\rightarrow$ ADD  $\rightarrow$ AC
- (5) STA Z:  $Z \rightarrow MAR$ ,  $AC \rightarrow MDR \rightarrow MM$



#### 微操作命令分析



内部总线

设 CPU 内部采用总线连接方式,如图

(1) 写出完成 LDA X,STA X,ADD X(X 均为主存地址) 三条指令所需的全部微操作,并指 出哪些控制信号有效。

(2) 当上述三条指令均为间接寻址时,写出完成这些指令所需的全部微操作命令,并指出哪 些控制信号有效。

(1)上述三条指令的取指操作均相同.即

 $PC \rightarrow Bus \rightarrow MAR$ 

PC。和 MAR、有效,现行指令地址→MAR

 $1 \rightarrow \mathbf{R}$ 

CU 发读命令

数据线→MDR

现行指令从存储器→数据线→MDR

MDR→Bus→IR

MDR。和 IR, 有效,现行指令→IR

 $(PC) + 1 \rightarrow PC$ 

形成下条指令的地址

① LDA X 指令

 $Ad(MDR) \rightarrow Bus \rightarrow MAR$ 

MDR。和 MAR,有效,指令的地址码字段→MAR

1--→R


CU 发读命令

数据线→MDR

操作数从存储器→数据线→MDR

 $MDR \rightarrow Bus \rightarrow AC$ 

MDR。和 AC, 有效,操作数→AC



控制信号

内部总线

 $Ad(MDR) \rightarrow Bus \rightarrow MAR$ 

 $1 \rightarrow W$ 

 $AC \rightarrow Bus \rightarrow MDR$ 

MDR→数据线

MDR。和 MAR、有效,指令的地址码字段→MAR

CU 发写命令

AC。和 MDR,有效,欲写入的数据→MDR

数据经数据线写人存储器

③ ADD X 指令

 $Ad(MDR) \rightarrow Bus \rightarrow MAR$ 

 $1 \rightarrow R$ 

数据线→MDR

 $MDR \rightarrow Bus \rightarrow Y$ 

 $(AC) + (Y) \rightarrow Z$ 

 $Z \rightarrow AC$ 

MDR。和 MAR,有效,指令的地址码字段→MAR

AC, 有效,CU 向 ALU 发加命令,结果→Z

Z<sub>c</sub>和 AC<sub>c</sub>有效,结果→AC

CU 发读命令 操作数从存储器→数据线→MDR MDR。和Y,有效,操作数→Y

(2) 对于间接寻址的取数、存数和加法指令,其取指周期的操作是不变的,进入间址周期三 条指令的间址操作均相同,具体的微操作是:

 $Ad(MDR) \rightarrow Bus \rightarrow MAR$ 

MDR。和 MAR;有效,形式地址→MAR

 $1 \rightarrow R$ 

CU 发读命令

数据线→MDR


有效地址从存储器→数据线→MDR

间址周期结束时有效地址在 MDR 中,进入执行周期后,三条指令的第一个微操作均为:

 $MDR \rightarrow Bus \rightarrow MAR$ 

MDR。和 MAR. 有效、有效地址→MAR

其余的微操作不变。



控制信号



#### 指令、机器和时钟周期



设某机主频为8 MHz,每个机器周期平均含2个时钟周期,每条指令平均有2.5 个机器周期,试问该机的平均指令执行速度为多少 MIPS? 若机器主频不变,但每个机器周期平均含4个时钟周期,每条指令平均有5个机器周期,则该机的平均指令执行速度又是多少 MIPS?由此可得出什么结论?

- 【解】 根据主频为 8 MHz , 得时钟周期为 1/8 = 0.125  $\mu$ s, 机器周期为 0.125  $\times$  2 = 0.25  $\mu$ s, 指令周期为 0.25  $\times$  2.5 = 0.625  $\mu$ s,
  - (1) 平均指令执行速度为 1/0.625 = 1.6 MIPS。
- (2) 若机器主频不变,机器周期含 4 个时钟周期,每条指令平均含 5 个机器周期,则指令周期为  $0.125 \times 4 \times 5 = 2.5 \mu s$ ,故平均指令执行速度为 1/2.5 = 0.4 MIPS。
  - (3) 可见机器的速度并不完全取决于主频。



# Thank You!

Computer Architecture Research Institute - Computer Organization