

```
阅读排行
数据结构学习(二)——单(5738)
第一个函数SystemInit()』(3132)
从第二个函数NMC Prio (2622)
ARM架构与体系学习(二 (2299)
LPC2103学习之定时器0 (2228)
被fread的返回值整了 (2116)
学写嵌入式系统(一) 习 (1990)
IAR中创建STM32工程步! (1899)
MDK4.23调试LPC1114年 (1609)
CC2530遇到的低功耗问 (1517)
```

评论排行 学写嵌入式系统(一) 到 (5) eLua 体系结构概述 (4) CC2530遇到的低功耗问 (4) elua跑起来了 (3) 关于步进电机的一点学习 (3) LPC2103学习之GPIO (2)ARM7与GSM实现的简单 (2)使用MSP430模拟比较器 (2)CodeCombat-重点目标 (2) ARM架构与体系学习(二 (2)

最新评论

推荐文章

Learn Beautiful Soup(2)——Beautiful Soup(2)—Beautiful Soup(2)—Beaut 霜之咏叹调: 还活着吗? codecombat怎么不玩了? 不是有多人游戏的嘛

ARM架构与体系学习(二)-Suagr: @TheDownSunshine:PC总是指 着第三条指令,所以根据CPU状态不一样就会不一样吧。

ARM架构与体系学习(二) 低头的阳光虔诚着稳稳的: 都是加 4吧。

CodeCombat-重点目标 Suagr: @chuck_lu:哈哈,没有挑战了,就耍了这几关就没有完 挑战了,就要了这几天~~~ 了,不翻墙进官网很慢啊。

CodeCombat-重点目标

霜之咏叹调: 你这个写的貌似过于 复杂了,我记得,可以直接判断 team是不是等于ogres; 另外最 后一个关卡,Gri...

eLua 体系结构概述

Suagr: @xiaomiaa:具体看配置和你需求了,既不太清楚了,可以看官网说明。

eLua 体系结构概述

xiaomiaa: elua 运行起来。要用 多少内存空间

CodeCombat-胆怯的辱骂 u011017860: 不错 顶一个

eLua 体系结构概述 Suagr: @xddl123:这个要看源码了,具体我也忘了。

eLua 体系结构概述 xddl123: #define MEM_START_ADDRESS { (void*)end, (vo...

```
SystemInit_ExtMemCtl();
58.
        #endif /* DATA_IN_ExtSRAM */
59.
      #endif
60.
61.
       /* Configure the System clock frequency, HCLK, PCLK2 and PCLK1 prescalers */
        /st Configure the Flash Latency cycles and enable prefetch buffer st/
62.
63.
       SetSysClock();
64.
65.
     #ifdef VECT_TAB_SRAM
66.
       SCR-
      >VTOR = SRAM_BASE | VECT_TAB_OFFSET; /* Vector Table Relocation in Internal SRAM. */
67.
      >VTOR = FLASH_BASE | VECT_TAB_OFFSET; /* Vector Table Relocation in Internal FLASH. */
69.
      #endif
70. }
```

从函数说明来看,此函数功能就是初始化内部FALSH,PLL并且更新系统时钟。此函数需在复位启动后调用。

```
[cpp] view plain copy print ?
01. RCC->CR |= (uint32_t)0x00000001;
```

第一行代码操作时钟控制寄存器,将内部8M高速时钟使能,从这里可以看出系统启动后是首先依靠内部时钟 源而工作的。

```
[cpp] view plain copy print ?
01.
      #ifndef STM32F10X CL
02.
        RCC->CFGR &= (uint32_t)0xF8FF0000;
03.
      #else
04.
    RCC->CFGR &= (uint32 t)0xF0FF0000;
```

这两行代码则是**操作时钟配置寄存器**。其主要设置了MCO(微控制器时钟输出)PLL相关(PLL倍频系数,PLL 输入时钟源),ADCPRE(ADC时钟),PPRE2(高速APB分频系数),PPRE1(低速APB分频系

数),HPRE(AHB预分频系数),SW(系统时钟切换),开始时,系统时钟切换到HSI,由它作为系统初始时 钟。宏STM32F10X_CL是跟具体STM32芯片相关的一个宏。

```
[cpp] view plain copy print ?
       /* Reset HSEON, CSSON and PLLON bits */
01.
02.
      RCC->CR &= (uint32 t)0xFEF6FFFF;
03.
94.
      /* Reset HSEBYP bit */
05.
      RCC->CR &= (uint32_t)0xFFFBFFFF;
06.
07.
       /\ast Reset PLLSRC, PLLXTPRE, PLLMUL and USBPRE/OTGFSPRE bits \ast/
08.
    RCC->CFGR &= (uint32_t)0xFF80FFFF;
```

这几句话则是先在关闭HSE, CSS,,PLL等的情况下配置好与之相关参数然后开启,达到生效的目的。

```
[cpp] view plain copy print ?
01.
      #ifdef STM32F10X CL
02.
        /* Reset PLL2ON and PLL3ON bits */
03.
        RCC->CR &= (uint32_t)0xEBFFFFFF;
04.
         /st Disable all interrupts and clear pending bits st/
05.
        RCC->CIR = 0x00FF0000;
07.
08.
         /* Reset CFGR2 register */
09.
        RCC - > CFGR2 = 0 \times 0000000000;
      #elif defined (STM32F10X LD VL) || defined (STM32F10X MD VL) || (defined STM32F10X HD VL)
10.
        /* Disable all interrupts and clear pending bits */
11.
12.
        RCC \rightarrow CIR = 0 \times 009 F0000;
13.
14.
        /* Reset CFGR2 register */
15.
        RCC - > CFGR2 = 0 \times 0000000000;
16.
      #else
17.
        /* Disable all interrupts and clear pending bits */
18.
        RCC->CIR = 0x009F0000;
19. #endif /* STM32F10X_CL */
```

这一段主要是跟中断设置有关。开始时,我们需要禁止所有中断并且清除所有中断标志位。不同硬件有不同之 办。

```
[cpp] view plain copy print ?
#if defined (STM32F10X_HD) || (defined STM32F10X_XL) || (defined STM32F10X_HD_VL)
```

```
02. #ifdef DATA_IN_ExtSRAM
03. SystemInit_ExtMemCtl();
04. #endif /* DATA_IN_ExtSRAM */
05. #endif
```

这段跟**设置外部RAM**有关吧,我用到的STM32F103RBT与此无关。

```
[cpp] view plain copy print ?

01. SetSysClock();
```

此又是一个函数,主要是**配置系统时钟频率。HCLK**,PCLK2,PCLK1的分频值,分别代表AHB,APB2,和APB1。当然还干了其它的事情,**配置FLASH延时周期和使能预取缓冲期**。后面的这个配置具体还不了解。

```
[cpp] view plain copy print ?

01. #ifdef VECT_TAB_SRAM

02. SCB-
>VTOR = SRAM_BASE | VECT_TAB_OFFSET; /* Vector Table Relocation in Internal SRAM. */

03. #else

04. SCB-
>VTOR = FLASH_BASE | VECT_TAB_OFFSET; /* Vector Table Relocation in Internal FLASH. */

05. #endif
```

这段代码主要是实现**向量表的重定位**。依据你想要将向量表定位在内部SRAM中还是内部FLASH中。这个SCB开始没在STM32参考手册中发现,原来它是跟Cortex-M3内核相关的东西。所以ST公司就没有把它包含进来吧。内核的东西后面再了解,这里给自己提个醒。

然后再看看SystemInit()中的那个函数SetClock()又做了什么吧。

```
[cpp] view plain copy print ?
01.
      static void SetSysClock(void)
02.
     #ifdef SYSCLK_FREQ_HSE
03.
04.
       SetSysClockToHSE();
05.
     #elif defined SYSCLK_FREQ_24MHz
06.
       SetSysClockTo24();
07. #elif defined SYSCLK_FREQ_36MHz
08.
       SetSysClockTo36();
09. #elif defined SYSCLK_FREQ_48MHz
10.
       SetSysClockTo48();
11. #elif defined SYSCLK_FREQ_56MHz
12.
        SetSysClockTo56();
13.
     #elif defined SYSCLK_FREQ_72MHz
       SetSysClockTo72();
14.
     #endif
15.
16.
      /* If none of the define above is enabled, the HSI is used as System clock
17.
18.
        source (default after reset) */
19.
```

从中可以看出就是**根据不同的宏来设置不同的系统时钟,这些宏就在跟此函数在同一个源文件里**。官方很是 考虑周到,我们只需要选择相应宏就能达到快速配置系统时钟的目的。

```
[cpp] view plain copy print ?
01. #if defined (STM32F10X_LD_VL) || (defined STM32F10X_MD_VL) || (defined STM32F10X_HD_VL)
     /* #define SYSCLK_FREQ_HSE HSE_VALUE */
02.
      #define SYSCLK FREQ 24MHz 24000000
03.
     #else
04.
     /* #define SYSCLK_FREQ_HSE HSE_VALUE */
05.
06.
     /* #define SYSCLK_FREQ_24MHz 24000000 */
07.
     /* #define SYSCLK FREQ 36MHz 36000000 */
08.
     /* #define SYSCLK_FREQ_48MHz 48000000 */
09.
     /* #define SYSCLK_FREQ_56MHz 56000000 */
10.
     #define SYSCLK_FREQ_72MHz 72000000
11. #endif
```


比如这里我需要配置系统时钟为72MHZ,则只需要将#define SYSCLK_FREQ_72MHz 72000000两边的注释符去掉。

这个函数里面又有SetSysClockTo72()函数,这个函数就是具体操作寄存器进行配置了。

```
[cpp] view plain copy print ?

01. #elif defined SYSCLK_FREQ_72MHz
```

```
* @brief Sets System clock frequency to 72MHz and configure HCLK, PCLK2
03.
04.
                 and PCLK1 prescalers.
       * @note This function should be used only after reset.
05.
06.
       * @param None
       * @retval None
07.
08.
09.
      static void SetSysClockTo72(void)
10.
11.
        __IO uint32_t StartUpCounter = 0, HSEStatus = 0;
12.
        /* SYSCLK, HCLK, PCLK2 and PCLK1 configuration -----*/
13.
        /* Enable HSE */
14.
        RCC->CR |= ((uint32_t)RCC_CR_HSEON);
15.
16.
        /* Wait till HSE is ready and if Time out is reached exit */
17.
18.
        do
19.
20.
         HSEStatus = RCC->CR & RCC_CR_HSERDY;
          StartUpCounter++;
21.
22.
       } while((HSEStatus == 0) && (StartUpCounter != HSE_STARTUP_TIMEOUT));
23.
        if ((RCC->CR & RCC_CR_HSERDY) != RESET)
24.
25.
26.
         HSEStatus = (uint32_t)0x01;
27.
28.
        else
29.
       {
         HSEStatus = (uint32_t)0x00;
30.
31.
32.
33.
        if (HSEStatus == (uint32_t)0x01)
34.
35.
          /* Enable Prefetch Buffer */
          FLASH->ACR |= FLASH_ACR_PRFTBE;
37.
38.
          /* Flash 2 wait state */
          FLASH->ACR &= (uint32_t)((uint32_t)~FLASH_ACR_LATENCY);
39.
          FLASH->ACR |= (uint32_t)FLASH_ACR_LATENCY_2;
40.
41.
42.
          /* HCLK = SYSCLK */
43.
44.
          RCC->CFGR |= (uint32_t)RCC_CFGR_HPRE_DIV1;
45.
46.
          /* PCLK2 = HCLK */
47.
          RCC->CFGR |= (uint32_t)RCC_CFGR_PPRE2_DIV1;
48.
49.
          /* PCLK1 = HCLK */
          RCC->CFGR |= (uint32_t)RCC_CFGR_PPRE1_DIV2;
50.
52.
      #ifdef STM32F10X_CL
         /* Configure PLLs -----
53.
          /* PLL2 configuration: PLL2CLK = (HSE / 5) * 8 = 40 MHz */
54.
          /* PREDIV1 configuration: PREDIV1CLK = PLL2 / 5 = 8 MHz */
55.
56.
          RCC->CFGR2 &= (uint32_t)~(RCC_CFGR2_PREDIV2 | RCC_CFGR2_PLL2MUL |
57.
                                    RCC_CFGR2_PREDIV1 | RCC_CFGR2_PREDIV1SRC);
58.
59.
          RCC->CFGR2 |= (uint32_t)(RCC_CFGR2_PREDIV2_DIV5 | RCC_CFGR2_PLL2MUL8 |
60.
                                   RCC_CFGR2_PREDIV1SRC_PLL2 | RCC_CFGR2_PREDIV1_DIV5);
61.
          /* Enable PLL2 */
          RCC->CR |= RCC_CR_PLL2ON;
63.
          /* Wait till PLL2 is ready */
64.
65.
          while((RCC->CR & RCC_CR_PLL2RDY) == 0)
66.
67.
          }
68.
69.
          /* PLL configuration: PLLCLK = PREDIV1 * 9 = 72 MHz */
70.
          RCC->CFGR &= (uint32_t)~(RCC_CFGR_PLLXTPRE | RCC_CFGR_PLLSRC | RCC_CFGR_PLLMULL);
71.
72.
          RCC->CFGR |= (uint32_t)(RCC_CFGR_PLLXTPRE_PREDIV1 | RCC_CFGR_PLLSRC_PREDIV1 |
73.
                                  RCC_CFGR_PLLMULL9);
74.
75.
          /* PLL configuration: PLLCLK = HSE * 9 = 72 MHz */
76.
          RCC->CFGR &= (uint32_t)((uint32_t)~(RCC_CFGR_PLLSRC | RCC_CFGR_PLLXTPRE |
                                              RCC_CFGR_PLLMULL));
          RCC->CFGR |= (uint32_t)(RCC_CFGR_PLLSRC_HSE | RCC_CFGR_PLLMULL9);
78.
79.
      #endif /* STM32F10X_CL */
80.
          /* Enable PLL */
81.
          RCC->CR |= RCC CR PLLON;
82.
83.
          /* Wait till PLL is ready */
84.
85.
          while((RCC->CR & RCC_CR_PLLRDY) == 0)
86.
87.
88.
89.
          /* Select PLL as system clock source */
          RCC->CFGR &= (uint32_t)((uint32_t)~(RCC_CFGR_SW));
91.
          RCC->CFGR |= (uint32_t)RCC_CFGR_SW_PLL;
92.
```



上面的代码需要细细看。SystemInit()差不多就是这样了。



▲ 上一篇 感慨下STM32的学习状况

篇 从第二个函数NVIC_PriorityGroupConfig()中了解Cortex-M3的中断

主题推荐 application interface function buffer 工作

猜你在找

- uCOSII移植到友善之臂mini2440
- stm32之keil开发环境搭建
- Ucos II 移植之二
- 电阻触摸屏的校准算法
- 对通用输入输出GPIO的深入理解
- I2S音频总线学习一数字音频技术
- 死循环在BEAB BKPT 0xAB汇编的解决办法 一起学mini2440裸机开发十一mini2440外部中断实验

查看评论

暂无评论

您还没有登录,请[登录]或[注册]

*以上用户言论只代表其个人观点,不代表CSDN网站的观点或立场

核心技术类目

全部主题 Hadoop AWS 移动游戏 Java Android iOS Swift 智能硬件 Docker OpenStack VPN Spark ERP IE10 Eclipse CRM JavaScript 数据库 Ubuntu NFC WAP jQuery BI HTML5 Spring Apache .NET API HTML SDK IIS Fedora XML LBS Unity Splashtop UML components Windows Mobile Rails QEMU KDE Cassandra CloudStack FTC coremail OPhone CouchBase 云计算 iOS6 Rackspace Web App SpringSide Maemo Compuware 大数据 aptech Perl Tornado Ruby Hibernate ThinkPHP HBase Pure Solr Angular Cloud Foundry Redis Scala Django Bootstrap

公司简介 | 招贤纳士 | 广告服务 | 银行汇款帐号 | 联系方式 | 版权声明 | 法律顾问 | 问题报告 | 合作伙伴 | 论坛反馈

📤 网站客服 ি 杂志客服 💣 微博客服 🜌 webmaster@csdn.net 💽 400-600-2320 | 北京创新乐知信息技术有限公司 版权所有 | 江苏乐知网络技术有限公司 提供商务支持

京 ICP 证 070598 号 | Copyright © 1999-2014, CSDN.NET, All Rights Reserved 😲

