



山东大学_____计算机科学与技术_____学院

_____计算机组成原理_____课程实验报告

学号：	姓名：	班级：
实验题目： 逻辑运算电路		
实验学时： 2	实验日期： 2023. 02. 28	
<p>实验目的：</p> <ol style="list-style-type: none">1. 设计一个能实现 1 位逻辑乘 ab、逻辑或 $a+b$、半加 $(a\oplus b)$ 的逻辑运算电路2. 利用一位逻辑运算的结果实现两个 4 位二进制数 $A(a_3a_2a_1a_0)$ 和 $B(b_3b_2b_1b_0)$ 的逻辑运算并生成元件符号		
<p>硬件环境：</p> <p>计算机组成与设计试验箱</p> <p>Win10 家庭版</p>		
<p>软件环境：</p> <p>Quartus II13.0</p>		
<p>实验内容与设计：</p> <p>1、实验内容</p> <ol style="list-style-type: none">1. 本实验要求设计一个能实现 1 位逻辑乘 ab、逻辑或 $a+b$、半加 $(a\oplus b)$ 的逻辑运算电路。2. 利用一位逻辑运算的结果实现两个 4 位二进制数 $A(a_3a_2a_1a_0)$ 和 $B(b_3b_2b_1b_0)$ 的逻辑运算并生成元件符号 <p>2、实验原理图</p> <p>实验二：</p>		



实验二选做：



3、实验步骤

(1) 原理图输入：根据上图所示电路，完成逻辑运算的电路原理图设计。

(2) 管脚锁定：完成原理图中输入、输出的管脚锁定。

可使平台工作于模式 5，将 a 操作数锁定在键 1 上；将 b 操作数锁定在键 2 上；将输出 e 锁定在 D1 上；将与运算控制输入 and 端锁定在键 3 上；将或运算控制输入 or 端锁定在键 4 上；将异或运算控制输入 xor 端锁定在键 5 上。

(3) 原理图编译、适配和下载：在 Quartus II 环境中选择 EP4CE6/10 器件，进行原理图的编译和适配，无误后完成下载。

(4) 功能测试：利用输入开关及发光二极管 LD 测试逻辑运算部件的功能并记录测试结果。

(5) 生成元件符号。


选做部分：

先实现一位逻辑运算电路，然后在实现 2 个四位二进制 A 和 B 的逻辑运算，依照上述电路原理图画电路，后验证结果。


4、实验结果

实验二：


对于 and 运算，只有 a 和 b 同时为 1 时输出才为 1，当我们将 a 置为 1，b 置为 0 时，输出结果为 0，如下图所示：




对于 or 运算，当 a 或 b 为 1，a 和 b 都为 1 时，输出为 1，我们将 a 置为 1，b 置为 0，结果如下：




对于 xor 运算，当 a 和 b 不同时，输出为 1，当 a 和 b 相同时，输出为 0。我们依旧将 a 置为 1， b 置为 0，结果如下图所示：




对于选做部分，考虑的是两个 4 位二进制数做逻辑运算，其中两个 4 位二进制数做逻辑与运算时，将 $a_3a_2a_1a_0$ 置为 1111，同时将 $b_3b_2b_1b_0$ 置为 0000，所得逻辑与结果为 0000，如下图所示：



对于逻辑或运算，我们将 a3a2a1a0 置为 1111，同时将 b3b2b1b0 置为 0000，所得逻辑与结果为 1111，如下图所示：



对于 xor 运算，我们我们将 a3a2a1a0 置为 1111，同时将 b3b2b1b0 置为 0000，所得逻辑与结果为 1111，如下图所示：



结论分析与体会：

1. 可以通过 and, or, xor 等元件的组合实现一位的逻辑运算电路，可以实现与、或、异或三种运算。
2. 可以先实现一位逻辑运算电路，后实现四位逻辑运算电路
3. 通过实现 2 个四位二进制数逻辑运算，对二进制数进行逻辑运算有了进一步的了解