


学号:	姓名:	班级:
实验题目: 结构相关		
实验学时: 2	实验日期: 2024. 5. 24	
<b>实验目的:</b> 通过本实验, 加深对结构相关的理解, 了解结构相关对 CPU 性能的影响。		
<b>硬件环境:</b> WinDLX (一个基于 Windows 的 DLX 模拟器)		
<b>软件环境:</b> VMware Workstation 16 Player Windows 7		
<b>实验步骤与内容:</b> <b>实验内容:</b> (1) 用 WinDLX 模拟器运行程序 structure_d.s。  (2) 通过模拟, 找出存在结构相关的指令对以及导致结构相关的部件。  (3) 记录由结构相关引起的暂停时钟周期数, 计算暂停时钟周期数占总执行周期数的百分比。  (4) 论述结构相关对 CPU 性能的影响, 讨论解决结构相关的方法。		
<b>实验步骤:</b> (1) 阅读汇编代码		
<pre> LHI R2, (A&gt;&gt;16)&amp;0xFFFF ; 将向量A的高16位地址加载到R2 ADDUI R2, R2, A&amp;0xFFFF ; 将向量A的低16位地址加载到R2 LHI R3, (B&gt;&gt;16)&amp;0xFFFF ; 将向量B的高16位地址加载到R3 ADDUI R3, R3, B&amp;0xFFFF ; 将向量B的低16位地址加载到R3 ADDU R4, R0, R3 ; 存储向量B的结束地址, 用来判断循环何时结束 loop:     LD F0, 0(R2) ; 从R2指向的地址加载一个双精度浮点数到F0     LD F4, 0(R3) ; 从R3指向的地址加载一个双精度浮点数到F4     ADD F0, F0, F4 ; 将F0与F4的值相加, 存储到F0中     ADD F2, F0, F2 ; &lt;- A stall is found (an example of how to answer your questions)     ADDI R2, R2, #8 ; R2+8, 指向下一个元素     ADDI R3, R3, #8 ; R3+8, 指向下一个元素     SUB R5, R4, R2     BNEZ R5, loop ; 当R4等于R2时结束     TRAP #0 ;; Exit &lt;- this is a comment !! A: .double 1, 2, 3, 4, 5, 6, 7, 8, 9, 10 B: .double 1, 2, 3, 4, 5, 6, 7, 8, 9, 10           </pre>		
本程序是将两个浮点数数组对应位置逐个相加。		

## (2) F7 单步执行，观察结构相关：




遇到第一个结构相关，此时对应的指令为 `addd f2, f0, f2`。此处的结构相关是由于之前的数据相关所导致的，具体原因是在上一条指令中 `f0` 的计算依赖于 `f4`，而 `f4` 在上一条指令执行阶段尚未计算产生，所以不能正常进入执行阶段（需要等待上一条指令访存阶段以后才能进入执行阶段），因此上一条指令会停留在译码阶段，而不能正常进入执行阶段。而此时对于执行 `addd f2, f0, f2` 来说，由于译码部件被上一条指令占用，导致本条指令产生译码器的结构相关，将该指令阻塞在取值阶段。

双击该行，可从弹出的窗口看见下图：

Information about addd f2,f0,f2		
<b>addd f2,f0,f2</b> Addr.: loop+0xc Code: 0x04021004 Terminated successfully First Cycle: -13 Last Cycle: -6 Total Cycles: 8	IF	ID
	Cycles: -13(2) Terminated successfully IMAR<-PC (=loop+0xc) IR<-Mem[IMAR] (=0x04021004) PC<-PC+4 (=loop+0x10) 1 Stall(s) because of structural Hazard!	Cycles: -11(2) Terminated successfully A<-D0 (=1) B<-D2 (=0) 1 Stall(s) because of RAW-Hazard with addd f0,f0,f4
<b>faddEX[1]</b> Cycles: -9(2) Terminated successfully ALU<-A+B (=2) (A=2, B=0) No Stalls required. Forwarding applicated: A<-0x0 (addd f0,f0,f4) AHl<-0x40000000 (addd f0,f0,f4)	MEM	WB
	Cycles: -7(1) Terminated successfully Nothing to do. No Stalls required.	Cycles: -6(1) Terminated successfully D2<-ALU (=2) No Stalls required.

## (3) 继续运行，该条指令存在两处结构相关，如下图所示




其中译码器处的结构相关产生原因与第一个结构相关类似，都是因为紧邻的上一条指令无法正常进入执行周期，从而延长占用译码器的时间，导致本条指令无法译码，从而产生结构相关。

而执行部件的结构相关是因为指令 `addf f2, f0, f2` 为双精度浮点数加法指令，而浮点数加法指令的执行周期占用 2 个时钟周期，导致后面的指令必须等待一个时钟周期，即插入一个 R-stall。同样地，双击指令，如下图所示：


Information about addi r2,r2,0x8		
<b>addi r2,r2,0x8</b> Adr.: loop+0x10 Code: 0x20420008 Terminated successfully First Cycle: -11 Last Cycle: -5 Total Cycles: 7	IF	ID
	Cycles: -11(2) Terminated successfully IMAR<PC (=loop+0x10) IR<Mem[IMAR] (=0x20420008) PC<PC+4 (=loop+0x14) 1 Stall(s) because of structural Hazard!	Cycles: -9(1) Terminated successfully A<R2 (=0x138) No Stalls required.
	intEX	MEM
	Cycles: -8(2) Terminated successfully ALU<A+(8) (=0x140) (A=0x138) 1 Stall(s) because of structural Hazard! No Forwarding.	Cycles: -6(1) Terminated successfully Nothing to do. No Stalls required.
	WB	Cycles: -5(1) Terminated successfully R2<ALU (=0x140) No Stalls required.
OK		

(4) 单步追踪，执行到 `addi r3, r3, 0x8` 指令。



该指令也存在结构相关，这是因为上一条指令无法正常进入执行阶段，从而导致上一条指令占用执行器时间延长，使得该指令无法正常进入执行阶段。

(5) 继续执行，直到执行到 sub r5, r4, r2。此时 Clock Cycle Diagram 窗口如下所示：




可以看到由于上一条指令被阻塞在译码阶段，因此，当取出指令 sub r5, r4, r2 之后无法译码，因而产生译码器结构相关。此时，双击指令，有如下的提示：

Information about sub r5,r4,r2		
<b>sub r5,r4,r2</b> Adr.: loop+0x18 Code: 0x00822822 Terminated successfully First Cycle: -13 Last Cycle: -8 Total Cycles: 6	IF	ID
	Cycles: -13(2) Terminated successfully IMAR<PC (=loop+0x18) IR<Mem[IMAR] (=0x00822822) PC<PC+4 (=loop+0x1c) 1 Stall(s) because of structural Hazard!	Cycles: -11(1) Terminated successfully A<R4 (=0x188) B<R2 (=0x138) No Stalls required.
	intEX	MEM
	Cycles: -10(1) Terminated successfully ALU<A-B (=0x48) (A=0x188, B=0x140) No Stalls required. Forwarding applicated: B<0x140 (addi r2,r2,0x8)	Cycles: -9(1) Terminated successfully Nothing to do. No Stalls required.
	WB	
	Cycles: -8(1) Terminated successfully R5<ALU (=0x48) No Stalls required.	
OK		

（6）重复上述过程：分析汇编代码可知，程序会不断重复上述循环，直到次数达到 10 次后退出。而每一次过程中，如下指令中会出现结构相关：

结构相关的指令	导致结构相关的部件
addd f2, f0, f2	faddEX[1]
addi r2, r2, 0x8	ID、faddEX[1]
addi r3, r3, 0x8	intEX
sub r5, r4, r2	ID


由于每一次循环都会产生五次结构相关，且后三次结构相关都在同一周期内发生，如下图所示：



所以 10 次循环一共 30 个 Stalls，而总的时钟周期数为 139，占比为 $\frac{30}{139} = 21.58\%$ 。

（7）按下 F5 执行至程序结束，此时各个执行部件的指令流水如下所示：





查看 Statistics 窗口内的统计信息，如下图所示：

```
Total:
139 Cycle(s) executed.
ID executed by 86 Instruction(s).
2 Instruction(s) currently in Pipeline.

Hardware configuration:
Memory size: 32768 Bytes
faddEX-Stages: 1, required Cycles: 2
fmulEX-Stages: 1, required Cycles: 5
fdvEX-Stages: 1, required Cycles: 19
Forwarding enabled.

Stalls:
RAW stalls: 30 (21.58% of all Cycles), thereof:
  LD stalls: 10 (33.33% of RAW stalls)
  Branch/Jump stalls: 10 (33.33% of RAW stalls)
  Floating point stalls: 10 (33.33% of RAW stalls)
WAW stalls: 0 (0.00% of all Cycles)
Structural stalls: 0 (0.00% of all Cycles)
Control stalls: 9 (6.47% of all Cycles)
Trap stalls: 3 (2.16% of all Cycles)
Total: 42 Stall(s) (30.22% of all Cycles)

Conditional Branches:
Total: 10 (11.63% of all Instructions), thereof:
  taken: 9 (90.00% of all cond. Branches)
  not taken: 1 (10.00% of all cond. Branches)

Load-/Store-Instructions:
Total: 20 (23.26% of all Instructions), thereof:
  Loads: 20 (100.00% of Load-/Store-Instructions)
  Stores: 0 (0.00% of Load-/Store-Instructions)

Floating point stage instructions:
Total: 20 (23.26% of all Instructions), thereof:
  Additions: 20 (100.00% of Floating point stage inst.)
  Multiplications: 0 (0.00% of Floating point stage inst.)
  Divisions: 0 (0.00% of Floating point stage inst.)

Traps:
Traps: 1 (1.16% of all Instructions)
```

结构相关会导致流水线的执行效率下降，但这不代表我们要想办法消除所有结构相关，这是因为可能通过增加硬件资源的成本大于流水线效率下降带来的损失。

发生结构相关时，必然会导致流水线效率的降低，如果处理不当甚至会发生错误。解决的方法主要包括：

- (1) 增加气泡
- (2) 增加硬件资源，如设置独立的指令存储器和数据存储器
- (3) 流水化功能单位
- (4) 暂停流水线

结论分析与体会：

结论分析：

关于流水线相关的分类

分析：一般来说，流水线中的相关主要分为如下三种类型：

(1) 结构相关：当硬件资源满足不了指令重叠执行的要求，而发生资源冲突时，就发生了结构相关。

(2) 数据相关：当一条指令需要用到前面指令的执行结果，而这些指令均在流水线中重叠执行时，就可能引起数据相关。

(3) 控制相关：当流水线遇到分支指令和其它能够改变 PC 值的指令时，就会发生控制相关。一旦流水线中出现相关，必然会给指令在流水线中的顺利执行带来许多问题，如果不能很好地解决相关问题，轻则影响流水线的性能，重则导致错误的执行结果。消除相关的基本方法是让流水线暂停执行某些指令，而继续执行其它一些指令。

#### **体会：**

本次实验主要是涉及到流水线中的结构相关的基本知识，需要在跟踪指令的基础上观察各个部件的执行情况。如果某些指令在流水线中存在重叠执行的情况，就会产生资源冲突，则称该流水线有结构相关。为了能够在流水线中顺利执行指令的所有可能组合，而不发生结构相关，通常需要采用流水化功能单元的方法或资源重复的方法。同时，在本次实验，需要分析因为结构相关而导致的周期暂停的次数。由于多处结构相关可能发生在同一个周期内，因此结构相关的次数不一定等于周期的暂停次数。通过本次实验，对流水线中的结构相关产生的原因有了更加深入的理解，同时也体会到了冲突在流水线中导致的一系列连锁反应。