全国大学生嵌入式芯片与系统设计竞赛

作品设计报告

基于 FPGA 的实时视觉增强系统

An FPGA-Based Real-Time Visual Enhancement System

参赛赛道　FPGA 创新设计赛道

队伍名称　别急还在学二进制

硬件平台　PYNQ-Z2　Zynq-7020

工程证据　2026 年 10 月 30 日

目录

摘要.....3
第一部分　作品概述.....4
1.1 功能与特性.....4
1.2 应用领域.....4
1.3 主要技术特点.....4
1.4 主要性能指标.....4
1.5 主要创新点.....5
1.6 设计流程.....5
第二部分　系统组成及功能说明.....6
2.1 整体介绍.....6
2.2 硬件系统介绍.....6
2.3 软件系统介绍.....12
2.4 关键模块的设计依据与验证.....16
第三部分　完成情况及性能参数.....20
3.1 整体介绍.....20
3.2 工程成果.....20
3.3 特性成果.....22
3.4 目标对照与实时性解释.....25
3.5 资源预算与实现结果.....25
第四部分　总结.....27
4.1 可扩展之处.....27
4.2 已完成工作与局限.....27
第五部分　参考文献.....28
附录 A 相关工作与软硬件划分依据.....29
附录 B 优化过程与性能资源对照.....30
附录 C 大模型协作与真实纠错记录.....32
附录 D 技能包提炼与验证.....35
附录 E 提交结构与从零复现.....36
附录 F 板端复现与提交验收.....37
附录 G 从零构建完成记录.....38
附录 H 专项设计与验证.....39
H.1 选题背景与软硬件划分.....39
H.2 PC 端角色与替代方案.....39
H.3 两端协同与异常处理.....39
H.4 复核指标与失败分析.....40
H.5 从零复现与后续验收.....40

基于 FPGA 的实时视觉增强系统

FPGA Vision 项目技术报告 队伍：别急还在学二进制

摘要

本作品基于 PYNQ-Z2 的现场可编程门阵列（Field-Programmable Gate Array，FPGA）实现面向纸面阅读与近距离细节观察的实时视觉增强原型。系统以 1280×720 分辨率采集图像，将像素级处理部署在可编程逻辑（Programmable Logic，PL），将设备管理、图像统计与策略控制部署在处理系统（Processing System，PS），通过高分辨率多媒体接口（High Definition Multimedia Interface，HDMI）显示，提供五种模式、1×/2×/4×放大、平移、冻结与同源分屏。已有实板与离线记录支持该闭环运行。

项目的主要创新点如下。

（1）将采集、阅读增强与同源分屏组合为可交互的 PL 图像通路；

（2）结合照度与图像统计，用有界多参数动态 AUTO 联动提亮、降噪、锐化、对比度、色彩及二值化，并以平滑、滞回和限速抑制跳变；

（3）网页、旋钮与自动策略共用状态、支持人工接管，使调参与实际观察相结合；

（4）保留原始测试记录与版本边界，支持复现、回退与分阶段验收。

第一部分　作品概述

1.1 功能与特性

系统将纸面内容转换为可调节的 HDMI 图像。用户可选择适合当前材料的显示模式，放大并移动观察区域，冻结画面进行静态阅读，或使用左右同源对比查看增强效果。EC11 旋钮与五向按键提供现场操作，网页提供启停、参数设置与状态查看。动态 AUTO 联动提亮、锐化、降噪、噪点门限、局部对比度、色彩、二值化阈值与窗口及局部补偿；MANUAL 保留用户设置。网页不承载实时视频，实际图像由外接 HDMI 显示器呈现。

1.2 应用领域

作品面向桌面纸面阅读、教材图表放大、电子元件及小尺寸标识观察，也可作为嵌入式视觉与软硬件协同教学平台。对文字对比度较低、局部阴影或细节不易观察的材料，可尝试使用反色、灰度、二值化或彩色增强模式改善呈现。面向有阅读与细节观察需求的使用者的实际使用效果仍需开展可读性和人机交互评估，目前定位为工程原型，尚未形成临床或用户研究结论。

1.3 主要技术特点

采用 PL 处理像素通路、PS 处理低频决策的划分，以匹配连续视频与交互控制的不同节拍。相机输入不能被软件暂停，因而由 PL 完成采样、完整帧校验及跨时钟域缓冲；增强采用行缓冲和分段流水线，避免每个窗口重复访问整帧。AUTO 每次仅取 9×24×24＝5184 像素，最多 2 Hz 更新统计；相对 1280×720 全帧，采样像素为 0.5625%。该比例仅描述统计取样规模，不代表系统加速比。网页、实体输入与策略由同一主循环顺序更新状态，减少并发配置冲突。

1.4 主要性能指标

已实现能力与已有测量结果见下表。系统采用 1280×720 配置，帧率、链路错误与交互功能分别验收；项目目标与实测对照见 3.4 节。

表 1　主要性能指标与证据范围

指标	结果	证据范围
采集分辨率	1280×720	本次板端
放大倍率	1× / 2× / 4×	功能配置
采集 / 渲染	19.980 / 19.622 FPS	10 月 30 日 60 秒，含冻结

指标	结果	证据范围
链路错误	DMA / 溢出 / 坏帧均 0	本次实板
主机回归	129 / 129 通过	10 月 30 日
动态 AUTO 与 HDMI	接管恢复通过；画面更新正常	本次脚本与用户观察

1.5 主要创新点

（1）将采集、阅读增强与同源分屏组合为可交互的 PL 图像通路；

（2）结合照度与图像统计，用有界多参数动态 AUTO 联动提亮、降噪、锐化、对比度、色彩及二值化，并以平滑、滞回和限速抑制跳变；

（3）网页、旋钮与自动策略共用状态、支持人工接管，使调参与实际观察相结合；

（4）保留原始测试记录与版本边界，支持复现、回退与分阶段验收。

1.6 设计流程

按接口约束、算法验证、硬件实现和实板验收四个阶段组织设计。阶段输出与对应证据如下图。




图 1　设计与验收阶段及其输出

第二部分　系统组成及功能说明

系统由视频数据通路、参数控制通路和交互界面组成。以下框图对应最新版 PL 缩放与合成实现，外设接口对应当前 Arduino 光照版本。

2.1 整体介绍

采用相机采集与显示解耦的帧缓冲架构，避免显示等待阻塞相机连续输入。OV5640 经数字视频并行接口（Digital Video Port，DVP）输出 RGB565，PL 校验行、帧和字节格式，经异步先进先出队列（First In First Out，FIFO）及高级可扩展接口（Advanced eXtensible Interface，AXI）写入双倍数据率存储器（Double Data Rate，DDR）。显示侧读取完整源帧，完成缩放、同源分屏、增强与高分辨率多媒体接口（High Definition Multimedia Interface，HDMI）输出。PS 管理源帧所有权、相机配置、统计和帧级参数；网页及实体输入经统一状态进入控制通路。[1-3]




图 2　系统数据流、控制流与主要时钟域

2.2 硬件系统介绍

2.2.1 硬件整体介绍

硬件以 PYNQ-Z2 开发板为核心，采用 Zynq-7020 的处理系统与可编程逻辑协同工作。外设包括 OV5640 摄像头、BH1750 照度模块、EC11 编码器、五向键和 HDMI 显示器。当前版本启用光照采集，距离模块默认关闭，不将未验收的测距结果用于控制。开发环境沿用 Vivado 2018.3，板端沿用 PYNQ 2.4。 接口名称统一为：像素时钟（Pixel Clock，PCLK）、帧同步（Vertical Synchronization，VSYNC）、行有效（Horizontal Reference，HREF）、串行相机控制总线（Serial Camera Control Bus，SCCB）与两线串行总线（Inter-Integrated Circuit，I²C）。

表 2　硬件模块接口与作用

模块	输入与输出	设计作用
OV5640	D[7:0]、PCLK、VSYNC、HREF；SCCB 控制	提供 RGB565 图像
PL 采集与缓冲	DVP → FIFO → AXI → DDR	完整帧检查与跨时钟传输
PL 显示与增强	DDR 源帧与帧级参数 → HDMI	缩放、合成、降噪与锐化
PS 软件	图像统计、外设值、控制命令 → 配置	管理状态、策略与生命周期
BH1750 与操作件	I²C、编码器与按键信号	照度感知及本地操作

2.2.2 机械设计介绍

现有成果为分立模块桌面原型，摄像头通过临时支撑对准纸面，开发板、旋钮与按键以导线连接。尚无独立机壳、定型支架或可核对的 计算机辅助设计（Computer-Aided Design，CAD） 图纸，因此不将临时搭建表述为完成机械产品设计。后续拟设计可调高度与俯仰角支架、固定阅读平面、接口应力释放及散热通道，并测量工作距离、可视范围和操作稳定性。

2.2.3 电路各模块介绍

下表汇总当前工程的关键输入、输出与管脚对应。随后按摄像头、照度传感器、旋钮及五向按键给出用户提供资料中的原理图和 印制电路板（Printed Circuit Board，PCB） 截图，说明电源、信号路径与本项目连接方式。引用图保留原始器件标号和网络名；图中厂家通用标注与本项目实际配置的区别在各模块说明中列出。[7-10]

表 3　当前工程的管脚与接口映射

模块 / 信号	FPGA 管脚或接口	连接说明
摄像头 D[0:7]	U7, V7, U8, V8, V10, W10, F19, F20	按位序连接并校验像素字节顺序
摄像头 PCLK / VSYNC / HREF	U18 / Y7 / W6	采样时钟、帧同步、行有效
摄像头 SCL / SDA	B20 / B19	相机寄存器控制
摄像头 RESET_N / PWDN	A20 / Y9	复位及电源状态控制
BH1750 SCL / SDA	Arduino J3-10/P15；J3-9/P16	3.3V 供电，共地，ADDR 接地

模块 / 信号	FPGA 管脚或接口	连接说明
EC11 A / B / KEY	V17 / V18 / T16	正交旋转信号与按压输入
五向键 上 / 下 / 左 / 右 / 中	V13 / V15 / T15 / R16 / U17	COM 接地，软件归一化按下状态
HDMI OUT	开发板原生输出接口	连接外接显示器

摄像头模块电源电路

OV5640 模块的供电原理见图 3，摘自 ZL0008 模块 SCH 第 1 页。输入网络 VDD3V3 经三路稳压与滤波，分别生成 VDD1V5、VDD2V8 和 AF_VDD2V8；AVDD2V8 由 VDD2V8 支路进一步滤波得到。U1 为 XC6206P152MR，U2、U3 为 XC6206P282MR。各支路的电感与去耦电容用于隔离供电扰动，AF 支路为镜头驱动相关电路供电。[7]




图 3　OV5640 电源原理图局部截图　保留原图网络名与器件标号

本项目从开发板 3.3V 引出模块供电，并与摄像头共地。上述多电源轨由模块内部产生，无需由 FPGA 分别输出。该图说明模块供电结构，不据此推定所有摄像头控制脚均具有相同输入耐压；相机接口电平须与实际模块版本一致。

摄像头模块接口与时钟电路

原理图 H1 为 2×9 排针，FPC1 连接摄像头组件。Y2～Y9 为八位像素数据网络，对应工程的 D0～D7；PCLK、VSYNC、HREF 分别承担像素时钟、帧同步与行有效指示。SCL/SDA 用于 SCCB 配置，RESET 与 PWDN 用于初始化控制。原图 X1 为模块自带 24MHz 晶振，提供 MCLK；当前工程不另外输出 XCLK。[7]




图 4　OV5640 接口原理图局部截图　左为 FPC1，右为 H1

H1 针号为摄像头模块自身排针编号，不能与 PYNQ 40 针接口的物理脚号混用。工程侧使用 U18 接 PCLK、Y7 接 VSYNC、W6 接 HREF，B20/B19 接 SCL/SDA，A20/Y9 接 RESET/PWDN，八位数据的 FPGA 映射见前表。原图 Y9 是数据网络名，而工程管脚 Y9 是 FPGA 封装坐标，两者含义不同。

照度传感器模块电路

GY-302 以 BH1750 为光照采集芯片，原理图包含输入稳压、I²C 上拉、地址选择及去耦网络。J1 引出供电、地、SCL、SDA 和 ADDR；R3、R4 为 SCL/SDA 的 4.7kΩ 上拉，接到内部 VCC。R5 将 ADDR 下拉，R1 与 C5 构成 DVI 引脚外围网络。芯片通过 I²C 返回照度数据，为自动提亮提供辅助输入。[8]




图 5　GY-302 BH1750 原理图　来源于用户提供的模块资料包

原图输入标注 VCC_5V，是资料图中的网络名称。当前工程沿用模块 3.3V 供电、共地、ADDR 接地的配置，7 位地址为 0x23；SCL 接 Arduino J3-10/P15，SDA 接 J3-9/P16。此处不按原图名称改成 5V，也不沿用历史 PMOD B 接法。模块输入稳压与实际电平应以所用板卡版本为准。

EC11 旋钮模块电路

圆板带帽 EC11 模块由旋转触点、按压触点及 RC 网络组成。S1、S2 为两相旋转信号，先后顺序用于判断方向；KEY 为按压信号。原图 S1/S2 支路含 10kΩ 电阻和对地电容，KEY 经 10kΩ 电阻上拉。PL 对输入同步、消抖和解码，软件读取计数并调整所选参数。[9]





图 6　EC11 模块原理图截图　原图 5V 标注保留，项目供电为 3.3V

本项目将模块电源端接 3.3V，GND 共地，S1→V17、S2→V18、KEY→T16。当前约束关闭 A/B 内部上拉、保留 KEY 上拉，以匹配该模块电路。原图标注 5V 不表示本项目使用 5V，也不能据此将 5V 信号直接引入 FPGA。

五向按键模块与 PCB 布线

模块图包含引脚定义及 PCB 布线截图。模块引出 COM、UP、DWN、LFT、RHT、MID、SET、RST；当前工程使用 COM 和五向触点六根连接线。五路输入通过工程内部上拉保持未按下状态，触点闭合后与 COM 导通，软件归一为按下。[10]






图 7　五向按键引脚与 PCB 布线截图

COM 接 GND；UP/DWN/LFT/RHT/MID 依次接 V13/V15/T15/R16/U17。SET 与 RST 为额外按键，本项目未使用，RST 不连接开发板复位口。该无源触点模块无需额外接电源。PCB 图片用于展示现成模块的走线与结构，不作为本项目自研 PCB 成果。

2.3 软件系统介绍

2.3.1 软件整体介绍

采用主循环独占状态和寄存器写入的方案，使网络命令、实体输入与 AUTO 决策按确定顺序生效。浏览器负责操作与状态查看，Python 服务管理生命周期、参数校验和命令邮箱；实际图像由板端 HDMI 输出。网页约每秒读取一次状态，板端约每 250 ms 输出状态；超过 3 秒无新状态时禁用调参。命令按会话隔离并设置 2 秒期限；确认应答（Acknowledgment，ACK）仅说明主循环已接收状态，不作为画面生效时延。



图 8　AUTO 网页控制界面　既有离线模拟素材，横线表示无实板数据

2.3.2 软件各模块介绍

主循环依次处理网页命令、实体输入和自动策略，再统一提交显示配置，使人工操作能够接管受管参数。启动时先校验文件指纹及 bit 文件与硬件交接描述（Hardware Handoff，HWH）的配对，再初始化相机、缓冲和显示；运行时只使用完整采集帧，停止时等待在途事务结束后释放资源。




图 9　软件主循环、人工接管与正常退出流程

表 4　软件模块的输入输出与职责

源码模块	关键输入	关键输出与职责
control_server.py	浏览器请求、启停设置	进程生命周期、网页和 API
remote_control.apply_command	State、command	校验后状态；拒绝非法或冲突参数
remote_control.Mailbox	会话命令和截止时间	待处理命令与确认结果
pl_runtime.run_pl	dev、state、外设、args	PL 配置、帧计数、运行报告
auto_quality.scene_metrics	frame、bounds、lux	亮度、噪声、边缘及明暗差统计
auto_quality.AutoQuality	图像统计与当前状态	受限画质参数及调节原因

自动策略与控制切换

采用九块连续的 24×24 像素感兴趣区域（Region of Interest，ROI）保留相邻关系，以计算亮度、噪声、边缘和明暗不均匀程度。读取完整帧前使 CPU 缓存失效，避免对旧数据做决策。暗而干净时增强提亮，高噪声时增加降噪并减少锐化；局部明暗差大时适量补偿。照度缺失时使用图像统计，统计不可用时保留参数并等待。

采用统计平滑、双阈值滞回和整数档位限速抑制参数跳变。统计更新周期不小于 0.5 s；平滑系数为旧值 0.75、新值 0.25；受管整数参数最多每秒变化一档。人工调整

受管参数进入 MANUAL，冻结暂停 AUTO，显示模式和缩放保留给用户。MANUAL 关闭全局自动提亮与多参数自动策略，保留手动设置；它不等同于关闭相机自动曝光、自动对焦或独立的局部明暗补偿。

2.3.3 开发环境与代码演示

PC 端使用 Visual Studio Code 维护 Python 控制程序、网页资源和测试脚本。图 10 为本机打开 10 月 30 日最新版 auto_quality.py 的真实截图：先计算目标参数，再将整数参数变化限制为每秒最多一档；策略回写当前状态与调节原因，主循环负责统一提交。截图用于解释实现，实际执行结果见第三部分。




图 10　VS Code 中的动态 AUTO 参数目标、限速与状态回传代码

PL 开发使用 Vivado 2018.3，目标器件为 xc7z020clg400-1；XSim 执行 SystemVerilog 测试平台。板端使用 PYNQ 2.4 和配套 bit/HWH，PC 主机测试与板端运行分别记录，避免将主机解释器结果等同于板端兼容性。 采用 Vivado 2018.3 是为了保持 PYNQ 2.4、既有视频 IP 与原验收硬件的一致性；随包脚本已有独立空目录重建记录。指南允许其他工具版本，但要求说明并可复现；本项目未验证向推荐的新版本工具迁移。[17]

Vivado 仿真与验证范围

采用 Python 黄金参考与寄存器传输级（Register-Transfer Level，RTL）逐像素比较验证阅读增强逻辑，同时检查帧起始（Start of Frame，SOF）、行结束（End of Line，EOL）、背压保持和帧级配置一致性。报告原有 32×24、20 帧快速测试记录为 PASS：15360 像素、33527 周期，结束于 335325 ns。交付记录中的完整测试覆盖 reading、

capture、registers、gamma、fifo、abort、encoder、canvas、kernels 九组，其中 reading 为 1280×720×4 帧，3686400 像素，7969996 周期。[12,16]




图 11　Vivado 2018.3 / XSim 真实波形及本次仿真通过日志

图中的真实 XSim 波形属于原有小规模功能测试，测试时钟为 100 MHz；完整分辨率 PASS 由原始 reading_full.log 和 xsim_full.json 支持。本次仅复核这些记录，未重新执行仿真。仿真运行时长不代表系统端到端延迟；黄金参考与 RTL 仍可能存在共同建模偏差，需结合实物验收。普通数字 RTL 波形无法证明物理亚稳态不存在，跨时钟域（Clock Domain Crossing，CDC）的结构与未关闭告警见 2.4.1 节。

2.4 关键模块的设计依据与验证

以下选取跨时钟采集、阅读增强、同源合成与帧级配置、动态 AUTO 四个核心模块，分别说明约束、设计取舍和验证结果。模块名称与当前 RTL 保持一致，统一使用“行缓冲”表示 Line Buffer。[16]

2.4.1 跨时钟采集与完整帧发布

采用异步 FIFO 解耦相机输入与 AXI 读出，因为 DVP 源无法响应总线背压。dvp_capture.sv 在 PCLK 上升沿采样 RGB565 字节和同步信号，打包为 24 位像素加 4 位帧/行标记；帧结束在下一次 VSYNC 才确认，以阻止多余行或字节形成伪完整帧。溢出或格式错误时丢弃异常帧并累计计数，而非发布不完整图像。




图 12　相机与 AXI 时钟域之间的 FIFO 与同步结构

当前参数为 FIFO_ADDR＝12，因此深度为 2^{12}＝4096，逻辑存储量为 4096×28＝114688 bit＝14 KiB，约可容纳 3.2 行 1280 像素数据（未扣除帧标记）。深度提供有限突发缓冲，不等于可以吸收任意时长阻塞。所需容量应满足 D≥最大累计写入量减读出量再加标记余量；现有记录未给出最坏 AXI 阻塞上界，故不宣称 4096 是经过证明的最小深度。

async_fifo.sv 使用寄存后的 Gray 读写指针、带 ASYNC_REG 属性的两级同步器及空满判断；帧计数和异常计数也以 Gray 形式跨域。复位在相机域同步释放，DVP 数据按相机时钟整体采样。cdc.xdc 对相关 Gray 总线设置偏斜约束；不能用逐位同步任意二进制像素数据替代 FIFO。

设计规则检查（Design Rule Check，DRC）与 CDC 报告回答不同问题，下面分别列示。

表 5　跨时钟域检查与未关闭事项

检查对象	已有证据	仍需处理的边界
FIFO 与采集功能	fifo、capture、abort 均在九组 XSim 通过列表	功能仿真不建模物理亚稳态
CDC 多位同步	CDC-6 Warning 共 6 项；含 Gray 指针与计数	核对编码、源寄存及总线偏斜约束
复位相关路径	CDC-10 Critical 1 项：capture_enable → camera/crst[0]/CLR	同步器前存在组合逻辑；需专门复核复位毛刺与释放条件

检查对象	已有证据	仍需处理的边界
实现时序	建立 +0.189 ns，保持 +0.014 ns；DRC 错误 0	正裕量与 DRC 零错误不等同于 CDC 告警关闭

2.4.2 行缓冲与阅读增强流水线

采用行缓冲与滑动累加计算空间窗口，避免为每个像素重新读取整幅图像。reading_enhance.sv 将灰度乘积、同步存储器读出、纵向累加、横向累加、差分及幅值运算分段寄存，缩短单周期组合路径；原图、SOF/EOL、配置与亮度查找表（Look-Up Table，LUT）存储体标签同节拍推进。TVALID 有效而 TREADY 无效时保持输出及边带，避免背压导致像素与标记错位。




图 13　阅读增强的窗口统计、边缘处理与帧级配置

31 行 8 位灰度历史的逻辑容量为 31×1280×8＝317440 bit＝39680 B；一幅 1280×720、24 位图像为 2764800 B，二者容量比为 1.44%。该计算说明局部窗口存储的数量级，不能直接作为全设计块随机存取存储器（Block Random Access Memory，BRAM）节省率。RTL 另有 3 行灰度历史、边缘行、列累加、色度行缓冲及配置存储，综合映射后的全系统用量以实现报告为准。窗口边界不足时回退到当前灰度值；因果窗口与常见居中软件滤波的边界定义不同，黄金参考必须采用相同规则。

2.4.3 同源分屏与帧级一致性

采用同一完整源帧和同一 ROI 生成左右对照，减少先后拍摄造成的内容、曝光和位置差异。canvas_writer.sv 等模块负责缩放与合成，原图侧保留旁路，增强侧使用当前参数；冻结时保留当前内容，恢复后继续更新。整幅 24 位源帧约 2.637 MiB，这也是全帧存放在 DDR、局部统计窗口留在片上存储的原因。

配置在接受 SOF 时锁存，亮度查找表（Look-Up Table，LUT）以双缓冲在帧边界切换，避免同一帧前后半段使用不同增强参数。PL 配置写入由主循环统一负责，软件在读取完整源帧统计前处理缓存一致性。tb_reading 检查帧内改配置及背压，tb_canvas 检查合成路径；现场同源对比照片用于说明观察方式，不提供像素级画质改善比例。

2.4.4 有界动态 AUTO 与人工接管

采用照度与图像统计联合决策，是因为环境传感器不能代表画面噪声、边缘和局部阴影。auto_quality.py 对暗部比例、高光比例、噪声残差、边缘比例及区域均值差进行启发式判断，给出提亮、降噪、锐化、对比度、色彩和二值化目标。提亮通过自适应 LUT 和强度混合实现，避免对亮度滑块与 Gamma 重复加增益。

表 6　动态 AUTO 的参数约束与控制依据

设计约束	当前实现	设计理由与限制
统计负担	九块 24×24 ROI，5184 像素；间隔≥0.5 s	取样仅占全帧 0.5625%；不等于完整处理负载减少同一比例
参数稳定	统计平滑 0.75/0.25；整数项每秒最多一档	降低噪声驱动的跳变；场景突变响应相应受限
窗口滞回	明暗不均匀统计>24 开启 31 窗口，<14 关闭	避免单阈值附近反复切换；统计值为启发式量
接管顺序	网页命令 → 实体输入 → AUTO；手调受管项进入 MANUAL	共享状态并允许人工覆盖；冻结暂停自动策略
异常退化	照度缺失用图像；无统计保留参数等待	不把传感器缺失解释为零照度

第三部分　完成情况及性能参数

工程已形成可演示的硬件原型、配套源代码及上板包，并保留实板日志、界面截图和离线策略报告。以下成果按版本和证据类型说明。

3.1 整体介绍

图 14 展示摄像头、纸面对象、开发板和 HDMI 显示器组成的演示环境，可观察同源左右对比；图 15 展示开发板及操作外设。照片来自项目已有实拍素材，装配状态与本次运行证据分别说明。10 月 30 日本次限时测试中，用户现场确认“画面正常，移动物体会更新”。现有素材尚未提供标准正面及严格 45°两组产品照片。




图 14　系统现场实拍　纸面采集与 HDMI 左右对比

3.2 工程成果

3.2.1 机械成果

完成桌面临时布置与摄像头朝向调整，能够开展纸面演示。尚未完成专用支架、外壳和结构尺寸验证；机械定型作为后续工程化任务。

3.2.2 电路成果

完成开发板、摄像头和交互外设的连接及运行演示。第二部分已加入模块原理图及五向按键 PCB 布线截图，结合当前工程接口表解释关键电源和信号。下图展示实际装配形态。




图 15　PYNQ-Z2 与照度、旋钮及五向键外设实拍

3.2.3 软件成果

完成网页启停、五种显示模式、缩放、平移、冻结、左右对比、参数恢复、状态导出及 AUTO/MANUAL 切换。10 月 30 日动态 AUTO 在板端通过自动运行、手动锐化接管并保持、显式恢复 AUTO、冻结暂停与解冻恢复检查。PC 端使用 VS Code 编辑与调试 Python 控制代码，PL 使用 Vivado 2018.3 及 XSim 验证；本次主机回归 129 项通过。网页模拟与既有窄屏检查作为补充证据，实际图像以 HDMI 为准。[11-12]

现场交互与同源对照

以下两幅照片保留原 PDF 中的网页控制与显示效果素材：网页提供操作，外接显示器呈现同一来源的原图与处理结果。照片未经算法增强，不作为严格配准的 Before/After 定量实验。




图 16　网页控制与二值化分屏现场照片




图 17　彩色模式与同源对照现场照片

3.3 特性成果

2026 年 10 月 30 日的动态 AUTO 实板记录完成 60 秒限时运行，采集与渲染吞吐量分别为 19.980 FPS 和 19.622 FPS。运行前核对六项软件及 bit/HWH 的 SHA-256，均与当时版本一致；板端环境为 Python 3.6.5、NumPy 1.13.3。配置为 1280×720、PL 通路、detail 相机图像信号处理（Image Signal Processing，ISP）、彩色增强、1×缩放与左右分屏。板端文件名中的 2019 年日期来自未校准时钟，测试日期以主机记录为准；采集、渲染与 HDMI 扫描分别计数。[11]

表 7　10 月 30 日动态 AUTO 实板性能与功能验证

项目与条件	本次结果	结论与范围
限时运行	60 秒；completed	初始化时间不计入该 60 秒
独立采集	1199 帧；19.980 FPS	1280×720，非 HDMI 刷新率
PL 渲染	1176 帧；19.622 FPS	含冻结与恢复，不作为开销对照
链路与清理	DMA/溢出/坏帧均 0；清理无错误	正常限时退出
运行温度 / 照度	47.37～48.11°C 74.17～118.33 lx	状态轮询范围，非校准环境测量
AUTO / MANUAL	自动激活、锐化接管保持、自动恢复均通过	网页 API 命令，经板端主循环执行
冻结 / 解冻	paused → active	冻结暂停自动调参
HDMI 现场观察	画面正常，移动物体会更新	用户于本次测试期间确认

采集吞吐量按 19.980×1280×720 约为 18.41 Mpixel/s，渲染约为 18.08 Mpixel/s；这是有效图像像素率，不含消隐或总线协议开销。采集帧数 1199 与 capture_id 增量 1200 使用不同统计边界。运行主动冻结约 1 秒，因此两类帧率的差值不能解释为 AUTO 开销。照度为 74.17～118.33 lx，温度范围取状态轮询样本。相机 20 fps 档对应名义帧周期 50 ms，但帧周期不等于端到端延迟。历史 120 秒记录单列于附录 B，不合并为本次结果。[4-5,11]

表 8　最新版软件与仿真验证

项目	记录结果	证据范围
主机回归	129/129 通过，失败 0	最新版 tests 目录，主机执行
板端环境	Python 3.6.5；NumPy 1.13.3	实机查询与实际运行
版本一致性	6 项文件 SHA-256 匹配	AUTO、controls、主程序、服务、bit、HWH
Vivado / XSim	20 帧；15360 像素；33527 周期	32×24 功能仿真，PASS 标记通过
像素与握手检查	输出像素、SOF/EOL、背压及配置切换通过	tb_reading 与软件参考结果比较
图像验收	HDMI 正常且动态更新	非定量清晰度或对焦评价

项目	记录结果	证据范围
完整分辨率 XSim	reading：1280×720×4 帧，3686400 像素；九组通过	reading_full.log 与 xsim_full.json；既有记录复核

表 9　本次实板动态 AUTO 参数与状态

参数 / 状态	首个运行样本	末次运行样本
亮度补偿 / 降噪	0 / 0	0 / 0
锐化 / 噪点门限	5 / 1	5 / 1
局部对比度 / 色彩	1 / 9	2 / 10
二值化阈值 / 大窗口	7 / 关闭	7 / 关闭
局部补偿 / 算法	关闭 / Guided(3)	关闭 / Guided(3)
自动状态 / 调节原因	active / 暗场提亮；保留细节	active / 暗场提亮；保留细节
人工接管验证	锐化设 7 → MANUAL，保持 2 秒	显式 AUTO 恢复策略

表 9 记录本次现场状态，不是合成场景结果。初次运行样本至末次运行样本之间，局部对比度由 1 升至 2、色彩由 9 升至 10；手动把锐化设为 7 后退出 AUTO 并保持，再显式恢复自动。局部补偿与二值窗口在当前场景保持关闭，不能据此宣称它们已完成全场景触发验收。参数为软件档位，提亮通过自适应 LUT 完成，不能把档位或混合系数解释为画质提升百分比。[11]

表 10　后续专项性能测试记录表

待测项目	方法与记录字段	当前结果
AUTO 增量开销	同场景同配置 A/B；分别记录采集/渲染 FPS	3 对 20 秒：OFF/ON 19.897/19.889 FPS；CPU 43.92%/48.50%。
端到端延迟	可见计时源或 LED；中位数与 P95	未实测；中位数与 P95 暂无实测数值。
可读性与画质	固定距离/照明；原图增强对照及辨读正确率	两档 ISP 图像统计已采集；辨读正确率未实测。
变化场景与实体接管	改变实际照明、覆盖感光器、旋转 EC11	照度 0.833–4205.833 lx；EC11 接管保持已记录。
长期稳定性	持续运行与温度、错误、退出状态记录	606.950 s；19.876/19.878 FPS；46.63–49.34°C；错误及清理均 0，正常退出。
功耗与资源	供电端仪表测功率；资源见 3.5 节实现统计	既有资源统计保留；

3.4 目标对照与实时性解释

表 11　项目目标与实际完成情况对照

项目目标或待验证项	实际完成与数值	判定依据
纸面采集与显示	1280×720；五种模式；1×/2×/4×；冻结与同源分屏	已实现并有实板演示记录
相机 20 fps 配置档	采集 19.980 FPS，约为名义 20 fps 的 99.90%	60 秒短测，非规定验收阈值
连续采集与渲染	18.41 / 18.08 Mpixel/s 有效像素率	由实测 FPS×1280×720 计算
控制接管与恢复	MANUAL 保持至少 2 秒、显式 AUTO 恢复、冻结恢复通过	本次原始 API 与主循环记录
端到端实时响应	Latency、P95、最大值均待仪器测量	不以帧周期或命令 ACK 替代
赛题评价维度[17]	板上实测、性能/资源、参考比对与可复现脚本	按指南 3.3 节逐项说明；严格 A/B 结果仍待补

吞吐量（Throughput）表示单位时间处理的帧或有效像素数，延迟（Latency）表示输入事件到显示响应的时间。PL 流水线为连续处理提供确定节拍，但系统还包含曝光、帧缓存、DDR 调度与 HDMI 扫描；因此现有帧率不能推出端到端延迟上限。相机 20 fps 名义帧周期为 50 ms，HDMI 的扫描刷新次数应独立记录。

3.5 资源预算与实现结果

资源按 LUT、触发器（Flip-Flop，FF）、BRAM tile 与数字信号处理（Digital Signal Processing，DSP）运算单元分别核算。

表 12　布线后资源用量与器件预算

资源	已用 / 可用	占用率	设计取舍
LUT	9957 / 53200	18.72%	用于组合逻辑与部分分布式存储
FF	12443 / 106400	11.69%	流水寄存、状态及同步逻辑
BRAM tile	40 / 140	28.57%	行缓冲、FIFO 等；按 tile 口径统计
DSP	38 / 220	17.27%	乘积及滤波相关算术




图 18　Zynq-7020 各类资源占用率及已用与可用数量

全系统资源来自布线后 system_utilization.rpt；LUT 为查找表，FF 为触发器（Flip-Flop），BRAM 为块随机存取存储器（Block Random Access Memory），DSP 为数字信号处理（Digital Signal Processing）运算单元。四类资源的单位不同，采用分别归一到器件总量的条形图，不把它们的原始数量相加做饼图。10 月 30 日 AUTO 仅修改 PS 策略，配套硬件不变，不能宣称节省了某一百分比 PL 资源。

建立与保持裕量分别为 +0.189 ns 和 +0.014 ns，DRC 错误为 0；保持裕量较小，CDC 告警仍须结合详细路径复核。新的分辨率、流水级划分或外设约束都会改变资源和时序，不能直接继承本组结果。[16]

第四部分　总结

4.1 可扩展之处

后续可完善摄像头支架、遮光结构和外壳，降低环境反光与视角变化；以标准纸面和固定照明建立同场景评测流程，再调整 AUTO 阈值。可探索页面展平、阅读区域引导、个性化参数预设和外部按键布局。新增算法应先量化 ARM 负载、DDR 带宽及 PL 资源，再决定部署位置。网页可增加可读性更强的操作提示和历史状态记录；涉及远程访问时需另行设计认证与网络边界。

4.2 已完成工作与局限

本项目完成了 720p 相机采集、PL 增强与同源对比、网页及实体控制，以及有界动态 AUTO 和人工接管。现有实板记录支持短时动态显示、接管恢复和计数无错误，已有实现报告支持资源用量与正时序裕量；这些结果尚不足以证明长期稳定、画质普遍改善或特定延迟上限。

当前仅完成固定 1280×720 路线的配套验证，1080P、用户阅读效率、仪器功耗和光学重新合焦时间均无本版本实测。增强采用工程内边缘引导、空间降噪和局部统计；没有实现完整 Canny 连接算法，不将其作为成果。相机弱光、反光、失焦和细密纹理可能使统计或观察效果退化；采样区域之外的异常也可能被九块 ROI 漏检。

后续首先复核 CDC 复位告警及多位同步约束，再开展同配置 AUTO 开关对照、至少 30 次端到端延迟测量和持续 30 分钟运行；随后以固定标板补齐画质、阅读正确率与光学合焦测试。机械支架、遮光与散热结构应与算法一起验收。新增分辨率或算法时重新核算带宽、行缓冲和资源，并另存 bit/HWH 指纹与实测记录。

第五部分　参考文献

[1] AMD. Zynq 7000 SoC Technical Reference Manual UG585[EB/OL]. (2026-02-06)[2026-10-29]. https://docs.amd.com/r/en-US/ug585-zynq-7000-SoC-TRM/Documentation

[2] Xilinx. PYNQ v2.4 Base Overlay for PYNQ-Z2[EB/OL]. [2026-10-29]. https://pynq.readthedocs.io/en/v2.4/pynq_overlays/pynqz2/pynqz2_base_overlay.html

[3] 项目组. FPGA Vision 动态 AUTO 源代码与接口约束[CP]. 2026-10-30. visual_aid_auto_dynamic_20261030/runtime/；docs/pins.json；AUTO_MODE_zh.md.

[4] 项目组. 相机清晰版实板验证报告[R]. 2026-10-28. visual_aid_v4_camera_detail_20261028/reports/CAMERA_VALIDATION_zh.md.

[5] 项目组. 网页控制实板验收及运行汇总[R]. 2026-10-28. visual_aid_control_20261028/delivery/board_validation/ACCEPTANCE_zh.md；run_summaries.json.

[6] 项目组. 多参数 AUTO 说明及离线合成场景验证[R]. 2026-10-29. visual_aid_control_20261028/AUTO_MODE_zh.md；delivery/auto_quality/validation.json；REPLAY_zh.md.

[7] 引力边界科技. ZL0008_ALLENTEK_OV5640 原理图 V1.0[Z]. 2026-08-08. ZL0008/SCH_Schematic1_2026-08-08.pdf，第 1 页。

[8] 模块供应商. GY-302 BH1750 光强度光照度模块资料[Z]. GY-302/原理图/GY-302 原理图.jpg。

[9] 模块供应商. EC11 编码器圆板带帽模块原理图[Z]. EC11 编码器模块 带旋钮帽/原理图.docx，第 1 页。

[10] 模块供应商. 五向导航按键模块引脚及 PCB 布线图[Z]. 项目存档 docs/hardware/five_way_module_reference.jpg。

[11] 项目组. 动态 AUTO 实板复验记录[R]. 2026-10-30. report_work/board_20261030/：version_check.json、report_board_test.json、board_run_raw.json、hdmi_observation.json、summary.json。

[12] 项目组. 主机回归与 Vivado XSim 验证记录[R]. 2026-10-30. report_work/board_20261030/host_tests.txt；sim_project/reports/reading_quick.log、xsim_quick.json。

[13] RNIB. Assistive technology in the home. https://www.rnib.org.uk/living-with-sight-loss/assistive-aids-and-technology/everyday-tech/using-technology-at-home/

[14] Kaiming He, Jian Sun, Xiaoou Tang. Guided Image Filtering. ECCV 2010. https://people.csail.mit.edu/kaiming/eccv10/index.html

[15] Xilinx PYNQ. Overlay Design Methodology. https://github.com/Xilinx/PYNQ/blob/master/docs/source/overlay_design_methodology/overlay_design.rst

[16] 项目组. 配套 RTL、完整分辨率仿真与实现原始记录[R/CP]. 2026-10-30. src/pl/rtl/；sim/results/reading_full.log 及 xsim_full.json；build/reference_reports/内 system_utilization.rpt、system_timing_values.json、system_cdc_details.rpt。

[17] 全国大学生嵌入式芯片与系统设计竞赛. 2026 FPGA 赛道选题指南 AMD[Z]. 第 3.3 节，印刷页 19-22（PDF 第 22-25 页）。本报告引用其作品完整性、性能资源、验证与复现要求，不将不同赛道的数值条件混用。

附录 A 相关工作与软硬件划分依据

本项目面向纸面阅读与近距离细节观察。电子助视器已有相机采集、屏幕放大的应用基础，RNIB 将视频放大器列为帮助查看文字和物体的辅助技术[13]。本作品定位为可复现的 FPGA 工程原型，尚未开展用户群体阅读效率或临床评估。

He、Sun、Tang 的 Guided Image Filtering 通过局部线性模型实现与引导图像相关的边缘保持滤波[14]。该工作作为图像增强的相关研究引用；本项目代码中的 Guided 档位为工程内的边缘引导锐化实现，不据名称宣称逐式复现论文或达到其指标。具体运算以 RTL 与 Python 参考模型为准。

PYNQ 的 overlay 方式允许 Python 控制内存映射 IP，HWH 负责描述硬件系统配置[15]。因此本项目将重复逐像素处理放在 PL，将低频策略与交互放在 PS。

表 13 软硬件划分依据与控制接口

功能	实现侧与依据	数据及控制接口
摄像头接收与帧存储	PL；满足像素节拍与帧边界	DVP、AXI、DDR
增强与缩放分屏	PL；连续像素运算和确定时序	像素流、寄存器、LUT 双缓冲
HDMI 显示	PL + 官方视频 IP；固定时序	VDMA、TMDS
AUTO 策略	PS；低频 ROI 统计与可调规则	9×24×24 像素采样、状态提交
网页和实体操作	PS 主循环统一拥有状态	邮箱命令、编码器/按键事件

控制基址为 0x43C00000，显示 VDMA 基址为 0x43000000，ABI 为 0x56410400。bit 与 HWH 必须配套；寄存器定义和访问以 src/ps/runtime/visual_aid/device.py、pl_runtime.py 及 RTL 为准。网页发送命令，主循环统一更新状态，避免并发改写寄存器。

本原型的工程特点包括独立采集/显示计数、PL 实时增强与组合、有限速的动态 AUTO、手动接管保持和可追溯验证。以上属于已实现的功能特点，不宣称未经对比的性能领先或全球首次。

附录 B 优化过程与性能资源对照

采用减少 PS 逐帧搬运、将缩放和分屏移入 PL 的路径，以降低软件重复处理负担；相机时序与 ISP 也随版本调整。历史帧率只能说明工程演进趋势，不能据此归因单项优化效果。下表与趋势图分别保留版本、条件和统计口径，严格同场景 A/B 仍待执行。

表 14 历史版本的性能与资源对照

项目	前项	后项	条件与解释
历史采集 FPS	10.707	16.618	约 55.2% 趋势变化；不同场景/操作，非严格 A/B
历史 PL 链路 FPS	16.618	19.971	不同版本与条件，只说明工程演进
本次采集/渲染 FPS	19.980	19.622	同一次 60 秒运行的两种计数，含冻结恢复
LUT	9957	9957	10-28 硬件与 10-30 AUTO；18.72%
FF	12443	12443	同一 bit；11.69%
BRAM tile	40	40	同一 bit；28.57%
DSP	38	38	同一 bit；17.27%
setup/hold ns	0.189/0.014	0.189/0.014	原已验收 bit 对应报告；DRC 错误 0
AUTO 开/关开销	未测	未测	需固定场景、参数与操作另做对照

资源不变的依据是最新 AUTO 只修改 PS 策略且 bit/HWH 指纹不变。早期 PL 记录为 LUT 9945、FF 12394，与当前 Arduino 接口版不同，不能混填。表中硬件资源取 build/reference_reports/system_utilization.rpt，时序取同目录 system_timing_values.json；若从源码重建产生新 bit，应另建验证记录。

本次直接观察到 contrast 从 1 到 2、color 从 9 到 10；MANUAL 接管保持、恢复 AUTO 和冻结恢复通过。9 个 24×24 ROI 共 5184 像素用于策略统计，更新受限速与滞回约束。功能完成不等同于已经量化画质改善。

严格 A/B 协议：使用同一板卡、bit、输入、灯光、镜头、分辨率、算法和 CPU 状态，不冻结、不操作，AUTO OFF/ON 交替各运行 60 秒，至少 3 轮；记录采集/

渲染唯一帧数、时间、温度和错误增量，给出均值及离散程度。端到端延迟、功耗、阅读速度与客观画质评分未测，不填估计值。




图 19　历史链路记录与当前采集帧率趋势　不同版本与场景　非严格 A/B

历史 A→B 的数值变化为 (16.618−10.707)/10.707≈55.2%，仅描述记录差异。由于相机配置、版本与操作条件同时变化，不将该比例归因于单项硬件优化，也不与 10 月 30 日含冻结的渲染值混算。

附录 C 大模型协作与真实纠错记录

以下表格保留两项协作案例和五条纠错轨迹。用户提示词注明原文，模型回答及处理过程为对话归纳。

摄像头与自动对焦方案比较

表 15　协作案例与纠错记录

记录项目	协作内容
用户提示词	用户提示词原文：“我需要摄像头自动对焦，请推荐适合 PYNQ-Z2 的具体型号、配件和实现难度。”后续补充：“按照方便连接效果良好的要求你最推荐哪一种。”
模型回答	模型回答摘要：比较 USB 自动对焦摄像头与 OV5640 DVP 并口方案。USB 方案可尽量沿用 Linux/UVC 采集方式，接入和软件改动相对较少；DVP 方案可体现 FPGA 直接采集，但涉及引脚、电平、时序、摄像头配置和自动对焦固件。具体模块是否支持自动对焦，需要核对，不能仅凭 OV5640 芯片型号判断。
协作价值	协作价值：模型根据用户对连接方便和图像效果的进一步要求调整比较维度。USB 与 OV5640 DVP 属于不同工程路线，其位流和验证结果需要分别对应。

网页上位机与手动控制

表 16　协作案例与纠错记录

记录项目	协作内容
用户提示词	用户提示词原文：“帮我看看我的项目你觉得是否可以增加一个上位机控制下位机的方式使得展示更加直观，做一个上位机是否困难。”
回答与执行	模型回答与执行摘要：通过网页展示状态并调整画质参数，HDMI 负责实际图像输出；建立电脑侧模拟与板端运行验证方式。用户反馈手动模式不够明显后，将界面调整为明确显示 AUTO 自动和 MANUAL 手动状态。
协作价值	协作价值：将展示体验需求转化为可操作的控制台，并根据实际使用反馈改进状态表达。

纠错轨迹一 自动增强的功能范围

表 17 协作案例与纠错记录

记录项目	协作内容
反馈与检查	用户追问项目是否可以根据感光自动修改所有功能数值，同时支持上位机手动调整。模型重新检查代码，说明当时自动功能主要作用于亮度映射曲线，锐化、降噪、对比度等并未全部自动联动。
修正与意义	模型修正结论为已有自动明暗增强和手动调参；用户明确提出多参数 AUTO 后，再新增相应规则与 AUTO/MANUAL 接管逻辑。纠错意义是避免将局部自动功能扩大描述为完整的全参数自动调节。

纠错轨迹二 照度变化但网页数值不变化

表 18 协作案例与纠错记录

记录项目	协作内容
反馈与检查	用户反馈原文：“为什么环境照度改变了但是我画面参数依旧不改变。”第一次检查发现 AUTO 已开启，但画面冻结，自动调参因此暂停。
再次反馈与修正	用户继续反馈：“取消了还是不变。”再次检查表明 AUTO 已恢复，但照度主要影响内部提亮曲线，降噪和锐化还依赖噪声、边缘统计，因此照度变化不一定使滑块变化。
修正与意义	用户进一步反馈：“我遮暗了还是不变是什么情况。”模型核对日志后发现照度与内部 Gamma 目标发生变化，同时明确目标值变化不能直接证明 HDMI 画面出现可见改善，需要同一画面、不同光照条件下对照观察。纠错过程从冻结状态排查推进到控制策略与界面可见性，并区分计算目标与实际显示效果。

纠错轨迹三 亮度滑块联动的表述修正

表 19 协作案例与纠错记录

记录项目	协作内容
反馈与检查	用户反馈原文：“但是看不到亮度补偿降噪强度的变化。”模型检查发现当时板端程序已停止，网页显示上次运行状态；自动提亮使用内部曲线，亮度补偿滑块在 AUTO 下通常保持或回到 0。

记录项目	协作内容
修正与意义	模型明确修正此前表述，承认没有说清亮度滑块本身不会随内部自动提亮程度变化。后续建议增加独立指标显示自动提亮程度；若要让滑块变化，则需调整策略并避免重复提亮。这一记录体现模型对解释不足的承认，以及对实现和展示差距的识别。

纠错轨迹四 HDMI 黑屏与就绪状态核对

表 20　协作案例与纠错记录

记录项目	协作内容
反馈与检查	用户在第一次上板观察中反馈黑屏或无信号。模型结合程序状态检查，当时摄像头仍在初始化，画面尚未报告就绪。第二轮程序报告画面就绪后，用户确认 HDMI 实时画面正常。
修正与意义	该记录支持短时运行时有实时画面的结论，长期稳定性和各类光照场景下的画质仍需另行验证。纠错意义是结合程序状态、现场显示观察和测试范围作出判断。

纠错轨迹五 过热后调整验证顺序

表 21　协作案例与纠错记录

记录项目	协作内容
反馈与检查	用户反馈原板卡上电后主芯片异常发烫。历史记录出现过高 XADC 温度读数后，模型将工作重点转向停机与硬件安全排查。
修正与意义	更换板卡后，验证顺序调整为先检查网络和只读温度，再进行受控加载与短时运行，并结合用户对 HDMI 的观察。后续某次温度正常不能否定原先的发热异常，更换板卡后的结果也需与原板卡分别记录。硬件异常由此改变了测试优先级与操作顺序。

附录 D 技能包提炼与验证

skill/ 是可直接复用的竞赛技能包，包含 README、提示词工作流、校验脚本、踩坑清单与证据模板。它不依赖某个智能体平台的安装机制，可将提示词交给大模型或人工执行。通用部分不绑定本项目引脚和算法；跨板使用仍需新的板级验证。

表 22 可复用技能及其边界

技能与文件	范围和使用方法	失效条件与边界
verify_hashes.py	根目录 + SHA-256 清单；检查配对、篡改、丢失和越界路径	清单需可信；哈希不证明功能；不检测清单外新增文件
check_timing.py	输入 setup_ns/hold_ns/drc_errors JSON；拒绝负裕量、缺失、NaN、DRC 错误	时钟漏约束仍可能通过；必须审阅 CDC 与时序报告
compare_words.py	独立 expected/actual 十六进制字文件；报告首个差异和截断	不支持 X/Z；顺序/位宽必须一致；不能复制参考冒充输出
workflow.md	版本固定→软件/RTL→板端/人工观察→报告	软件通过不等于板端通过
pitfalls.md	按触发条件定位接口、时间、路径、GUI 和编码问题	新外设需独立原理图与接口确认

可复用规则来自具体失败类型：版本混用对应文件指纹配对，旧时间戳对应原始记录与主机日期索引，截图证据不足对应 PASS 与完整日志核对，交付遗漏对应独立目录复跑。规则及其失败样本保留在技能 README 和协作记录中。

验证方法：test_validators.py 在临时目录改写与删除文件，注入越界路径、负裕量、NaN、DRC 错误、坏像素和截断数据；9 项通过，日志见 build/results/skill_tests.txt。当前时序 JSON 通过门槛检查。此结果证明脚本在这些输入下工作，不证明任意新工程或第二种开发板已经验收。

运行示例：

```
python -m unittest discover -s skill -p test_validators.py -v
python skill/verify_hashes.py . manifest.json
python skill/check_timing.py build/reference_reports/system_timing_values.json
```

本包可作为通用 PYNQ 验证技能的候选提交；尚无第二种开发板的实物记录，不以“已跨板实测”申报。下一项目应替换设备、工具版本、接口映射和阈值，保留工作流与标准库校验器。

附录 E 提交结构与从零复现

提交根目录为 fpga_vision。README.md 提供目录映射，目录/文件采用英文小写规范，README.md 保留指南约定写法。设计报告、机器记录、源文件和校验清单同包提供，不需要原电脑上的 C 盘工程位置。完整命令与故障分支见 report/reproduction.md。

表 23 交付目录及其内容

目录	内容
src/pl	RTL、sim、Python 黄金模型、Vivado Tcl/XDC、第三方 IP 和许可
src/ps	最新 runtime、主机 tests、pins.json；实际部署使用 runtime
build	reproduce.py、原 bit 的实现报告、源码谱系、本次构建日志
sim / data	仿真记录、参考向量、历史与当前优化对照
board	原始板端 JSON、文件版本核对、HDMI 人工观察
skill / report	技能包、设计报告、复现说明和真实大模型协作记录

环境：Windows、Vivado 2018.3 与 xc7z020 支持；主机 Python、NumPy、OpenCV。本次主机为 Python 3.13.2 / NumPy 2.5.3 / OpenCV 5.0.0。板端保持 PYNQ 2.4 / Python 3.6.5 / NumPy 1.13.3，勿用电脑依赖覆盖旧板端环境。先解压到英文路径，再在根目录执行：

```
python skill/verify_hashes.py . manifest.json
python build/reproduce.py host
python build/reproduce.py full --vivado C:/Xilinx/Vivado/2018.3
python build/reproduce.py project --vivado C:/Xilinx/Vivado/2018.3
python build/reproduce.py implement --vivado C:/Xilinx/Vivado/2018.3
```

主机预期 129 项通过；full 对 reading、capture、registers、gamma、fifo、abort、encoder、canvas、kernels 九组执行断言，其中 reading 为 1280×720×4 帧、3686400 像素。构建在独立 build/work 中生成，拒绝覆盖已有项目；需重建时给各步骤统一指定新的 --work 路径。implement 检查完整仿真与当前 RTL 指纹一致后再运行。

独立副本已完成 129 项软件测试、9 项技能校验和九组 XSim。空目录构建与新旧硬件一致性已有原始记录，具体结果见附录 G；这些离线记录不替代新硬件的实板验收。

附录 F 板端复现与提交验收

先核对接口、电压、供电和当前无竞争进程。目标为 Arduino 光照接口版本，SCL=P15、SDA=P16，不可套用旧 PMOD T11/T10 版本。其余 FPGA 管脚、实体连接器和模块电路分别见 pins.json、XDC 与正文图片。接线记录不替代实物核对。

将 src/ps/runtime 整目录复制到板上英文路径，例如 ~/jupyter_notebooks/fpga_vision_runtime。在该目录运行 /usr/bin/python3 preflight.py，预期 outcome=passed、overlay_loaded=false。默认 bit 的 SHA-256 为 c47f82f7ad5bf47483d35763e4a73ce6c638dad67d11aade71085c108c3d343f；HWH 为 45fcd9888bc97d4fc96e810593a9e566eecbe4e1475df04fbe49f9dde89911a9。

网页方式：sudo /usr/bin/python3 control_server.py --host 0.0.0.0 --port 8088。电脑打开终端打印的完整地址，将主机部分换为本次板 IP 并保留临时令牌；选择运行 60 秒、清晰模式。画面从 HDMI 输出，网页为控制界面。运行前人工确认接线；包内不提供账号密码和旧会话令牌。

命令行方式（先确认没有网页启动的图像进程）：

```
mkdir -p logs
sudo /usr/bin/python3 run_board.py --stage live --pipeline pl --camera-fps 20 --mode color --quality-preset detail --tone-profile stable --af continuous --no-distance --io-confirmed --seconds 60 --report logs/validation.json
```

表 24 板端功能验收步骤与记录

验收项	预期与原始记录
真实画面	HDMI 正常显示，移动物体持续更新；人工观察单独保存
AUTO 与接管	观察自动状态；手调后保持至少 2 秒；恢复 AUTO；冻结后恢复
计数与清理	采集/渲染分别统计，DMA/溢出/坏帧增量为零，cleanup_errors 为空
停止	网页停止或 Ctrl+C；等待图像进程结束再退出服务
异常	保留失败日志；异常温升/供电问题停止并断电；不反复施压运行

本次已获得 60 秒运行、当前软件兼容性、AUTO/MANUAL 与 HDMI 动态显示证据。尚未覆盖长时间稳定性、严格同场景 AUTO 性能开销、仪器端到端延迟/功耗和光学重新合焦时间。板时钟未校准时并列主机时间，不改原始记录；新重建 bit 必须另绑文件指纹与实测。

提交前核对：manifest.json 中所有文件哈希匹配；报告与 board/results 指向同一版本；skill/README.md 能独立解释使用和边界；原始输出、黄金参考、第三方许可齐备；文档仅保留队名“别急还在学二进制”，无学校、指导老师等身份栏目。

附录 G 从零构建完成记录

2026 年 10 月 30 日，从独立空目录导入本包 RTL、约束及第三方 IP，创建 BD、综合、布局布线并生成 bit/HWH，14:33 完成。本次未读取旧实现检查点。第二个空目录也通过修复后的交付入口完成 BD 创建；完整过程日志、源指纹与新硬件文件均随包提供。

表 25 从零构建与硬件一致性记录

项目	结果	证据
BD / 综合 / 实现	全部通过	build/results 与 build/rebuilt_reports
建立 / 保持裕量	+0.189 / +0.014 ns	system_timing_values.json
DRC 错误	0；原始告警保留	system_drc.rpt
LUT / FF	9957 / 12443	system_utilization.rpt
BRAM tile / DSP	40 / 38	system_utilization.rpt
五组总线偏斜裕量	最小 +8.228 ns	system_bus_skew.rpt
新旧 bit 配置数据	4045564 字节完全一致	configuration_equivalence.json
HWH 运行时解析	六类字典一致	PYNQ 2.4 离线解析核验

bit 文件本身的 SHA-256 因文件头日期等信息变化而不同，比较采用容器内实际 FPGA 配置数据，逐字节确认一致。HWH 文件存在时间戳、节点顺序、文档路径及 memory_bus 额外未连接读通道描述差异；以 PYNQ 2.4 原解析器核对 IP、时钟、GPIO、中断控制器、中断引脚、层次字典，六类结果全部一致。

配置数据 SHA-256：
aeff3b901bf1335bc8a569137d850d759f2ff6f93c4aaca0bf02ac52e15a15ea

复核命令：

```
python build/compare_hardware.py src/ps/runtime/board/visual_aid_v3.bit build/rebuilt/visual_aid_v3.bit
```

采用 Tcl 显式 UTF-8 与随包 PowerShell 启动入口解决路径和工具启动兼容问题，保留厂商原环境。修正后的 BD、综合与实现记录通过；原始失败日志继续作为纠错证据。实现未通过放宽 DRC、降低目标时钟或导入旧检查点绕过检查。

从零构建与 60 秒实板验收是两类记录。重建阶段未重新连接、加载或运行开发板；新旧配置数据一致性仅作为补充证据，不构成新一轮实板测试。默认部署保留原已验收 bit/HWH，重建文件及独立运行副本另存。

附录 H 专项设计与验证

H.1 选题背景与软硬件划分

采用同源原图与增强图并排观察，服务于小字、说明书和电子元件标识的细节查看。照明不均、反光和笔画过细会共同影响阅读；局部增强只能改善已采集信号的呈现，不能恢复光学失焦或饱和区域已丢失的信息。传统视频放大器与边缘保持滤波的相关工作见附录 A。

相机持续输出且不能被 AXI 背压暂停，故采样、组帧与跨时钟传输放在 PL；逐像素增强适合连续流水。PS 负责外设配置、图像统计、命令和缓冲区调度，低频策略留在软件便于调整。当前选择 720p、20 fps 相机档以支持连续观察，接受部分细节和画质限制；尚无同光源、同纸面、同距离的清晰度与帧率取舍量化对照。

H.2 PC 端角色与替代方案

PC 端运行浏览器，板上 PS 执行 AUTO 统计规则与亮度映射；当前实现没有可复现的 PC 神经网络权重、模型推理基准或推理功耗记录。因而模型名称、量化格式、端侧推理速度均不填写为已实现指标。附录 C 的模型交互用于开发协作。

将视频传到 PC 并由学习模型增强后回传是候选路线，但需要采集、传输、推理和显示回环，以及独立模型测试。目前视频从板端 HDMI 直接输出，未实现该闭环。通用 PC 配合独立采集卡也可能完成视觉增强任务；本项目的工程成果是 PYNQ-Z2 上的直接 DVP 采集、硬件视频通路与嵌入式统一控制，不据此宣称只有 FPGA 能实现该功能。

H.3 两端协同与异常处理

表 26　两端协同路径与异常处理

通路或异常	处理路径或规则	证据与边界
控制路径	浏览器 → HTTP 服务 → 文件邮箱 → 主循环 → 控制寄存器	GET /api/status；POST /api/start、/api/command、/api/stop
视频路径	OV5640 → DVP → 异步 FIFO → DDR → PL 合成增强 → HDMI	图像不通过网页流式传输
时间与帧	持续时间用板端单调时钟；SOF/EOL 与有效数据界定帧	主机日期标记批次；未部署跨机精密授时
输入异常	溢出或格式错误丢弃异常帧并计数	FIFO/capture/abort 仿真与实板错误计数分别记录

通路或异常	处理路径或规则	证据与边界
传感器与冻结	照度失败用图像；无统计等待；冻结保留画面并暂停 AUTO	缺失照度不填零；恢复后继续更新
黑屏与停止	先保存状态日志，再停止并核对初始化、连线、时序及 bit/HWH	不以网页状态正常替代 HDMI 实际观察

H.4 复核指标与失败分析

以下统计字段与 2026 年 10 月 30 日原始板端记录及配套实现报告对应。运行测量与实现静态结果分列，避免将不同证据合并为同一种实测。

表 27　原始记录字段及对应数值

指标	字段或来源	数值及单位
测试持续时间	board_run_seconds	60 s
采集帧数	capture_frames	1199 frames
渲染帧数	render_frames	1176 frames
采集帧率	capture_fps	19.980 FPS
渲染帧率	render_fps	19.622 FPS
DMA / 溢出 / 格式错误	原始计数增量	均为 0
建立 / 保持裕量	system_timing_values.json	+0.189 / +0.014 ns
DRC 错误	实现报告	0
CDC 未关闭项目	system_cdc_details.rpt	CDC-10 Critical 1 项；CDC-6 Warning 6 项

已有现场素材显示在弱光、反光和小字场景下仍可能失去细节或出现噪声。提高局部对比度可以拉开灰度差，但不能重建失焦内容；二值化过强还可能使浅色细笔画消失。60 秒测试包含冻结恢复，不能把采集与渲染差计算为 AUTO 开销。缺少严格画质、辨读正确率和帧率对照时，结论保留在功能可用与短时记录范围。

H.5 从零复现与后续验收

按 2.2 节与 pins.json 核对接口，断电连接相机、EC11、五向键与 BH1750。BH1750 使用 Arduino J3，SCL=P15、SDA=P16，逻辑电平 3.3 V。主机环境、独立仿

真与构建命令见附录 E；板端预检、网页及命令行启动见附录 F；重建文件与原验收文件区别见附录 G。

表 28　后续专项测试方法与记录要求

后续测试	方法与样本	需要补齐的结果
AUTO 开销	固定场景与全部配置，不冻结；OFF/ON 各 60 秒，至少 3 对	FPS 均值、标准差及相对差；分别统计采集与渲染
端到端延迟	同步拍摄可见事件与 HDMI 响应，至少 30 次	时间分辨率、均值、中位数、P95 及最大值
画质与阅读	固定光源/纸面/距离，保存同源原图与增强图	细线、噪声、色块及辨读正确率；适用时再算 PSNR/SSIM
稳定性与功耗	至少 30 分钟；供电端仪表与温度同步记录	错误增量、FPS 趋势、内存、退出、平均/峰值功率
光学合焦	固定近远目标与照明，至少 10 组切换	清晰判据、成功率和合焦时间
CDC 复核	检查复位组合路径及 6 项多位同步	结构解释、约束与复位验证；复核完成前保留告警

图像质量评估中，PSNR 为峰值信噪比（Peak Signal-to-Noise Ratio），SSIM 为结构相似性（Structural Similarity）；只有参考图像可靠配准且评价目标适用时才计算。每次测试保留日期、板卡、软件与 bit/HWH 指纹、参数、环境、原始文件及异常；先约定验收阈值，再执行测量，未执行项目持续标为待测。