Jetson AGX Orin 系列模块

设计指南

DG-10653-001_v1.81 | 2026年5月

文档修订历史

DG-10653-001_v1.81

版本	日期	变更说明
1.0	2022年3月15日	首次发布
1.1	2022年6月24日	电源 • 上电时序（电源按钮情形）图：更新以包含 SYS)VIN_MV/HV 之间的时序，并增加时序参数。 • 断电时序（受控情形）图：更新以包含 SYS)VIN_MV/HV 之间的时序，并增加时序参数。 • SYS_VIN_HV 输入节：更新以添加关于参考设计所用 PD 控制器的说明。 USB、PCIe、MGBE • USB、PCIe 和 MGBE 节：更新，移除 UFS 支持，并将 MGBE 支持缩减为单个 MGBE 接口 (IF)。 • USB 3.2、PCIe 和 MGBE 映射选项表：更新，移除配置 #3，并修正 UPHY0[7:4] 的 PCIe 接口 (IF) 宽度。 • 简单 USB Type A 连接示例图：修正 USB 2.0 引脚的 SoC 引脚名称。 • USB Type C 连接示例图：修正 USB 2.0 引脚的 SoC 引脚名称。 显示 • DP 和 eDP 主链路信号布线要求表：更新谐振凹陷频率，分别列出 HBR2 和 HBR3 要求。 视频输入 • C-PHY 的 CSI 配置图：更新 x2 和 x4 图的标题，并为 x1 和 x3 配置添加表 9-5。 • 摄像头 CSI C-PHY 连接图：更新以包含 x3 和 x1 组合。
1.2	2022年10月18日	• 表 1-2：在表下添加说明，澄清 USB 3.2 命名。 • 图 5-1：添加 MODULE_SHDN_N • 表 5-1： > 将 PMIC_BBAT 电压范围更新为 1.85V-5.5V，并在用法/说明中添加注释，明确其仅为输入。 > 更新 MODULE_SHDN_N 的用法/说明和方向 > 更新 POWER_BTN_N 的用法/说明 • 图 5-1： > 添加 MODULE_SHDN_N > 添加 PRSNT[1:0] 引脚及说明 • 第 5.1 节：更新断电时序说明，与更新后的图一致。 • 第 5.3.1 节：更新说明，包含 MODULE_SHDN_N。 • 表 5-2：更新 ACOK 的说明。

版本	日期	变更说明
		• 图 5-6：更新 MODULE_SHDN_N 的上拉值，并添加 PRSNT[1:0] 及相关说明。 • 第 5.3.2.1 节：更新按钮电源 MCU 的“定义行为”部分。 • 第 5.3.2.2 节：更新文字，描述 上电成功时 FORCE_SHUTDOWN_N 和 CARRIER_POWER_ON 的状态变化。 • 第 5.3.2.4 节：更新以添加 ACOK 相关注释。 • 第 7.1 节：更新 USB 节的引言段落。 • 图 7-2：更新图，显示通往 I2C_INT_CCG4 的信号 经过电平转换器，并更改其使用的模块引脚。 • 图 7-4：修正端点侧接收根端口侧 refclk 的模块引脚。 • 图 7-4：更新，显示 INT_0 所需的上拉。 • 表 11-3：更新 SD/SDIO 最大长度/偏斜 • 图 14-1：移除不受支持的 SPI5。
1.3	2023年4月6日	• 第 1.2 节：将布局检查清单添加到附件列表。 • 表 2-3：将 J62 更新为 RSVD，但应连接至 GND，使用载板上的 0ohm 电阻。 • 第 3.4 节：更新步骤 4 中的安装螺钉扭矩。 • 全面更新第 5.1 节：电源时序。 • 更新 UHPY 表：表 7-4、表 7-5、表 7-6： > 按 UPHY 块将 UPHY 映射选项拆分为独立表格 > 更新表格上方文字，允许更灵活的配置。 > 在表格中将 RP 和 EP 分为独立配置。 • 第 7.1 节：添加 USB 3.2 端口的极性反转支持。 • 图 7-4、表 7-15：添加 PCIe 端点连接图和表。 • 图 7-5：修正根端口模块引脚的 TX/RX 对调。 • 表 7-16： > 更新为支持的 PCIe 接口详情，替代通用 连接。 > 添加 RX/TX 和 REFCLK 连接行。 > 删除表下说明中关于 C6 支持的内容。 • 表 7-18：更新表格，增加连接细节。 • 图 9-1：添加电平转换器详细分解图。 • 图 9-2/表 9-3：添加 DP 连接示例，使用 PI3AUX221 器件。 • 图 9-4：添加 DP_AUX 和 CEC 门控示例分解图。 • 表 9-6：更新端接列。 • 表 10-7：删除 PSFEXT 及相关说明。 • 表 10-7：更新用作损耗示例的 CSI CPHY PCB 类型及最大长度。 • 表 16-3：更新最大数据速率，并修正 CAN SKU（误称为最大长度）

版本	日期	变更说明
1.4	2023年4月28日	• 更新 Excel 电子表格附件：Jetson_AGX_Orin_Series_Pin_Descriptions。 • 更新文档以下部分，将 L53 从 RSVD 更改为 RSVD (VIN_SYS_SV)，并要求连接到 3.3V 电源，以兼容未来的 Industrial 模块： > 表 2-3：连接器引脚分配矩阵第 2 部分：G-L 列。 > 第 5 章引言：电源。 > 表 5-1：电源和系统引脚说明。 > 图 5-1：电源框图。 > 第 5.1 节：电源时序。 • 更新图 5-8 和图 5-9，反映 SYS_VIN_SV 相关变更。 • 更新表 5-3：关电至上电时序（电源按钮情形）和表 5-4：关电至上电时序（自动上电情形），添加 T_SV 时序信息。
1.5	2023年5月10日	• 更新 Excel 电子表格附件：Jetson_AGX_Orin_Series_Pin_Descriptions。 • 更新第 1 章：在引言中添加说明，包含 JAOi。 • 更新以下各节，将 JAOi 的 L53 从 RSVD (VIN_SYS_SV) 更改为 VIN_SYS_SV： > 表 2-3：表 2-3。 连接器引脚分配矩阵第 2 部分：G-L 列。 > 第 5 章引言：电源。 > 表 5-1：电源和系统引脚说明。 > 图 5-1：电源框图。 • 更新第 5.1 节：电源时序。
1.6	2023年6月26日	• 更新附件：Jetson_AGX_Orin_Series_Schematic_Checklist.nvxlsx • 添加关于载板上 699 引脚连接器的“注意”文本框，见第 3.1 节：连接器引脚方向。 • 更新第 5.1 节：电源时序及图示；将电源时序中的信号名从 MOD_SHUTDOWN_N 更改为 MODULE_SHDN_N • 更新图 9-4：HDMI 连接示例；添加从 MODULE_SLEEP_N 到 3.3V 负载开关的连接，以生成 HDMI 5V 电源的使能信号，并将 FET 连接到 499 ohm 端接电阻。 • 将 UART 最大波特率更新为 4.25 Mbps，见表 15-3：UART 接口信号布线要求。
1.7	2024年11月15日	I2C • 表 13-2 I2C 接口映射：更新模块上拉/电压列。 • 图 13-1 I2C 连接 视频输入 • CSI C-PHY 设计指南：在表 10-7 中添加注 4。 电源 • 上电：更新图 5-8 和 5-9，反映 >=1ms 的建议间隔，适用于上电期间 SYS_VIN_MV 与 SYS_VIN_HV 之间。

版本	日期	变更说明
1.8	2025年9月29日	• 全文：添加说明，澄清模块信号 方向与 Orin 引脚复用编程之间的区别 • 引言：将第 1 页第 2 段改为注释，以突出 查阅软件版本文档以获取 受支持功能信息的必要性 • 电源：更新用户发起的 SW 关机电源时序 • DP 和 eDP：在 DP 和 eDP 节添加注释，说明当前 eDP 软件 支持情况。 • PCI Express：添加 SRNS 说明，见 AGX Orin RP 至 AGX Orin EP PCIe 连接示例图和表 • 将 VDDIN_PWR_BAD_N 方向更改为输入，见表 5-1 电源和 系统引脚说明 • 修正 MODULE_SHDN_N 和软件关机的相关内容，见表 5-1 电源和系统引脚说明、第 5.1.2 节用户发起的 SW 关机，以及第 5.1.4 节事件导致的关机 • 图 5-2 上电时序（电源按钮情形） > 移动 VDDIN_PWR_BAD_N，使其与 SYS_VIN_MV 同步 • 图 5-3 断电时序 — 用户发起 — SW 关机情形 > 调整 MODULE_SHDN_N 时序并修正其行为 > 移动 VDDIN_PWR_BAD_N，使其与 SYS_VIN_MV 同步 • 图 5-4 断电时序 — 按钮关机情形 > 调整 MODULE_SHDN_N 时序并修正其行为 > 调整 VDDIN_PWR_BAD_N 时序 > 移动 VDDIN_PWR_BAD_N，使其与 SYS_VIN_MV 同步 • 图 5-5 断电时序 — 事件导致的关机情形 > 调整 VDDIN_PWR_BAD_N 时序并修正其行为 > 移动 VDDIN_PWR_BAD_N，使其与 SYS_VIN_MV 同步
1.81		• 更新表 5-1 中的 VDDIN_PWR_BAD 信号说明和 图 5-2 中的时序 • 在表 17-1 中 FAN_PWM 的引脚类型中添加 CMOS • 在第 19 章绑带引脚中添加 MOD_TEMP_SHDN_EN_N • 删除边界扫描测试模式章

目录

Chapter 1. 引言 1
1.1 参考资料 1
1.2 附件 2
1.3 缩略语和定义 2
Chapter 2. NVIDIA Jetson AGX Orin 4
Chapter 3. 主连接器详情 8
3.1 连接器引脚方向 9
3.2 模块至载板支柱 10
3.3 模块至载板支柱高度建议 11
3.4 模块安装与拆卸 13
Chapter 4. 参考设计注意事项 14
Chapter 5. 电源 16
5.1 电源时序 19
5.1.1 上电时序 19
5.1.2 用户发起的SW 关机 20
5.1.3 用户发起的按钮关机 21
5.1.4 事件导致的关机 22
5.2 SYS_VIN_HV 输入 24
5.3 上电 24
5.3.1 自动上电 24
5.3.2 电源按钮监控 MCU 25
5.3.2.1 定义行为 26
5.3.2.2 关电 -> 上电（电源按钮情形） 26
关电 -> 上电（自动上电情形） 27
5.3.2.3 上电 -> 关电（电源按钮保持低电平 > 10 秒） 28
5.4 电源放电 29
5.5 电源掉电检测 30
5.6 深度睡眠或 SC7 30
Chapter 6. 通用布线指南 31
6.1 信号命名约定 31
6.2 布线指南格式 32
6.3 信号布线约定 32
6.4 布线指南 32
6.5 通用 PCB 布线指南 33

Chapter 7. USB、PCIe 和 MGBE 34
7.1 USB 38
7.1.1 USB 2.0 设计指南 41
7.1.2 USB 3.2 设计指南 41
7.1.3 通用 USB 布线指南 44
7.2 PCI Express 45
7.2.1 最高 Gen4 的 PCIe 设计指南 51
7.3 MGBE 55
7.3.1 MDIO 接口 57
7.3.2 MGBE 设计指南 58
Chapter 8. 千兆以太网 61
8.1 RGMII 设计指南 63
Chapter 9. 显示 65
9.1 DP 和 eDP 66
9.1.1 DP 和 eDP 布线指南 68
9.2 HDMI 72
9.2.1 HDMI 设计指南 73
Chapter 10. 视频输入 78
10.1 CSI D-PHY 设计指南 84
10.2 CSI C-PHY 设计指南 85
Chapter 11. SDIO 和 SD 卡 86
11.1 SD 卡 86
11.1 SDCARD 设计指南 88
Chapter 12. 音频 90
12.1 I2S 设计指南 92
12.2 DMIC 设计指南 93
Chapter 13. I2C 94
13.1 I2C 设计指南 97
13.2 去抖 98
Chapter 14. SPI 99
14.1 SPI 设计指南 101
Chapter 15. UART 102
15.1 UART 设计指南 104
Chapter 16. CAN 105
16.1 CAN 设计指南 106

Chapter 17. 风扇 107
Chapter 18. 调试 108
18.1 USB 恢复模式 108
18.2 JTAG 和调试 UART 109
18.2.1 JTAG 110
18.2.2 调试 UART 111
Chapter 19. 绑带引脚 112
Chapter 20. 焊盘 114
20.1 关联电源轨使能时的 MPIO 焊盘行为 114
20.2 施密特触发器用法 114
20.3 上电期间被上拉/下拉及驱动的引脚 115
Chapter 21. 未使用接口的端接 116
21.1 未使用的 MPIO 接口 116
21.2 未使用的 SFIO 接口引脚 117
Chapter 22. 通用布局指南 118
22.1 过孔指南 118
22.1.1 过孔数量和走线宽度 118
22.1.2 过孔放置 118
22.1.3 过孔放置及电源和地通道 119
22.2 连接过孔 120
22.3 走线指南 120
22.3.1 层叠结构 120
22.3.2 走线长度或延迟 120
Chapter 23. 层叠结构 121
23.1 参考设计层叠结构 121
23.1.1 层叠结构定义的重要性 121
23.1.2 层叠结构定义对设计的影响 121
Chapter 24. USB 3.2 与无线共存 122
24.1 缓解技术 122
Chapter 25. 传输线基础 124
25.1 板级传输线基本理论 124
25.1.1 特性 124
25.2 物理传输线类型 125
25.2.1 微带传输线 125
25.2.2 带状传输线 125
25.3 驱动特性 126

25.4 接收器特性 126
25.5 传输线和参考平面 126
Chapter 26. 设计指南术语表 130

插图目录

图 3-1. 699 引脚连接器尺寸 8
图 3-2. 699 引脚连接器引脚方向 9
图 3-3. 载板上 5.5 mm 高度 10
图 3-4. 载板上 2.5 mm 高度 10
图 3-5. 模块拆卸 13
图 5-1. 电源框图 18
图 5-2. 上电时序（电源按钮情形） 20
图 5-3. 断电时序 — 用户发起 — SW 关机情形 21
图 5-4. 断电时序 — 按钮关机情形 22
图 5-5. 断电时序 — 事件导致的关机情形 23
图 5-6. 简化的 DC 插孔电源连接 24
图 5-7. 上电按钮电路 26
图 5-8. 关电至上电时序（电源按钮情形） 27
图 5-9. 关电至上电时序（自动上电情形） 28
图 5-10. 上电至关电（电源按钮保持低电平 > 10 秒） 29
图 5-11. 电源放电 30
图 5-12. VIN 掉电检测电路 30
图 6-1. 信号布线示例 33
图 7-1. 简单 USB Type A 连接示例 39
图 7-2. USB Type C 连接示例 40
图 7-3. PCIe 信号连接（根端口） 47
图 7-4. PCIe 信号连接（端点） 47
图 7-5. PCIe Jetson AGX Orin RP 至 Jetson AGX Orin EP 连接示例 50
图 7-6. 插入损耗 S 参数图（SDD21） 54
图 7-7. 插入损耗 S 参数图（SDD11） 54
图 7-8. MGBE 连接示例 — 10G 以太网 PHY 56
图 8-1. 以太网连接 62
图 8-2. 千兆以太网磁性元件和 RJ45 连接 62
图 9-1. DP 和 eDP 连接示例 66
图 9-2. 集成 PI3AUX221 器件的 DP 连接示例 67
图 9-3. DP 和 eDP 差分主链路拓扑 68
图 9-4. HDMI 连接示例 72
图 9-5. HDMI CLK 和数据拓扑 73
图 10-1. 摄像头 CSI D-PHY 连接 82
图 10-2. 摄像头 CSI C-PHY 连接 83
图 11-1. Micro SD 卡座连接示例 87
图 12-1. 音频器件连接 91
图 13-1. I2C 连接 96

图 14-1. Orin 模块 SPI 连接 100
图 14-2. 基本 SPI 连接 100
图 14-3. SPI 拓扑 101
图 15-1. Orin 模块 UART 连接 103
图 16-1. Orin 模块 CAN 连接 105
图 17-1. Orin 模块风扇连接示例 107
图 18-1. JTAG 和 UART 调试连接 109
图 18-2. 简单调试 UART 排针连接 109
图 19-1. 用于 SoC 绑带隔离的缓冲器示例 113
图 19-2. Orin 模块绑带引脚 113
图 22-1. 实现良好配电的过孔放置 119
图 22-2. 正确放置过孔所产生的良好电流流动 119
图 22-3. 错误放置过孔所产生的不良电流流动 119
图 25-1. 典型传输线电路 124
图 25-2. 微带传输线 125
图 25-3. 带状传输线 125
图 25-4. 传输线高度 127
图 25-5. 参考平面上的串扰 127
图 25-6. 电源平面分割示例 128
图 25-7. 去耦电容充足时的电源平面分割示例 128
图 25-8. 切换参考平面 129
图 25-9. 使用过孔切换参考平面 129

表格目录

表 1-1. 缩略语和定义 2
表 1-2. 行业标准 3
表 2-1. Orin 模块特性 4
表 2-2. 连接器引脚分配矩阵第 1 部分：A-F 列 5
表 2-3. 连接器引脚分配矩阵第 2 部分：G-L 列 6
表 3-1. 5.5 mm 高连接器情形的支柱高度计算 11
表 3-2. 2.5 mm 高连接器情形的支柱高度计算 12
表 5-1. 电源和系统引脚说明 16
表 5-2. 电源按钮监控控制信号 25
表 5-3. 关电至上电时序（电源按钮情形） 27
表 5-4. 关电至上电时序（自动上电情形） 28
表 5-5. 上电至关电时序（电源按钮保持低电平 > 10 秒） 29
表 6-1. 信号类型代码 31
表 7-1. SoC UPHY0 数据通道引脚说明（USB 3.2 和 PCIe） 34
表 7-2. SoC UPHY1 数据通道引脚说明（PCIe） 35
表 7-3. SoC UPHY2 数据通道引脚说明（PCIe 和 MBGE） 36
表 7-4. UPHY0 映射选项（USB & PCIe） 37
表 7-5. UPHY1 映射选项（PCIe） 37
表 7-6. UPHY2 映射选项（PCIe & MGBE） 37
表 7-7. USB 2.0 引脚说明 38
表 7-8. USB 控制引脚说明 39
表 7-9. USB 2.0 信号连接 40
表 7-10. USB 3.2 信号连接 40
表 7-11. USB 2.0 接口信号布线要求 41
表 7-12. USB 3.2 接口信号布线要求 41
表 7-13. 首批电路板建议的 USB 观测测试点 45
表 7-14. PCIe 时钟引脚说明 45
表 7-15. PCIe 控制引脚说明 46
表 7-16. PCIe 信号连接：模块 I/Fs配置为根端口 48
表 7-17. PCIe 信号连接：模块 I/F配置为端点 49
表 7-18. PCIe 信号连接：AGX Orin RP 至 AGX Orin EP 50
表 7-19. 最高 Gen4 的 PCIe 接口信号布线要求 51
表 7-20. 首批电路板建议的 PCIe 观测测试点 54
表 7-21. MGBE MDIO 引脚说明 55
表 7-22. MGBE 信号连接 56
表 7-23. MGBE MDIO 信号连接 57
表 7-24. MGBE 接口参考时钟振荡器要求 57
表 7-25. MGBE 接口信号布线要求 58

表 8-1. Orin 模块千兆以太网引脚说明 61
表 8-2. 以太网信号连接 62
表 8-3. RGMII 接口信号布线要求 63
表 8-4. 首批电路板建议的以太网测试点 64
表 9-1. Orin 模块 HDMI、eDP 和 DP 引脚说明 65
表 9-2. 基本 DP 和 eDP 信号连接 67
表 9-3. 集成 PI3AUX221 方案的 DP 信号连接 68
表 9-4. DP 和 eDP 主链路信号布线要求 68
表 9-5. 首批电路板建议的 DP 和 eDP 测试点 71
表 9-6. HDMI 信号连接 73
表 9-7. HDMI 接口信号布线要求 74
表 9-8. 首批电路板建议的 HDMI 和 DP 测试点 77
表 10-1. Orin 模块 CSI 引脚说明 78
表 10-2. D-PHY 的 CSI 配置 80
表 10-3. C-PHY 的 CSI 配置 — x2 和 x4 81
表 10-4. C-PHY 的 CSI 配置 — x3 和 x1 81
表 10-5. MIPI CSI 信号连接 84
表 10-6. MIPI CSI D-PHY 接口信号布线要求 84
表 10-7. MIPI CSI C-PHY 接口信号布线要求 85
表 10-8. 首批电路板建议的 CSI 测试点 85
表 11-1. Orin 模块 SDMMC 引脚说明 86
表 11-2. SDCARD 信号连接 87
表 11-3. SD 卡和 SDIO 接口信号布线要求 88
表 11-4. SD 卡负载与驱动类型 89
表 11-5. 首批电路板建议的 SDCARD 测试点 89
表 12-1. Orin 模块音频引脚说明 90
表 12-2. 音频接口信号连接 91
表 12-3. I2S 接口信号布线要求 92
表 12-4. DMIC 接口信号布线要求 93
表 13-1. Orin 模块 I2C 引脚说明 94
表 13-2. I2C 接口映射 95
表 13-3. I2C 信号连接 97
表 13-4. I2C 接口信号布线要求 97
表 13-5. 去抖设置 98
表 14-1. Orin 模块 SPI 引脚说明 99
表 14-2. SPI 信号连接 100
表 14-3. SPI 接口信号布线要求 101
表 14-4. 首批电路板建议的 SPI 测试点 101
表 15-1. Orin 模块 UART 引脚说明 102
表 15-2. UART 信号连接 103
表 15-3. UART 接口信号布线要求 104
表 16-1. Orin 模块 CAN 引脚说明 105

表 16-2. CAN 信号连接 105
表 16-3. CAN 接口信号布线要求 106
表 17-1. Orin 模块风扇引脚说明 107
表 17-2. 风扇信号连接 107
表 18-1. Orin 模块 JTAG 引脚说明 110
表 18-2. JTAG 信号连接 110
表 18-3. 调试 UART 连接 111
表 21-1. 未使用的 MPIO 引脚和引脚组 116
表 21-2. 未使用的 SFIO 引脚端接 117

Chapter 1. 引言

本设计指南包含建议和指导，供工程师遵循并设计出
经过优化的产品，以充分发挥以下模块所支持接口的最佳性能：
NVIDIA® Jetson™ AGX Orin 系列模块，以下简称“Orin 模块”。

重要提示：本设计指南详细介绍了
硬件模块的功能，这些功能可能与所提供软件支持的配置有所不同。
有关受支持功能的信息，请参阅当前版本 NVIDIA Jetson Linux
开发者指南中的“软件功能概述”。

注：除非另有明确说明，Jetson AGX Orin (JAO) 均指 Jetson AGX Orin 系列中的任意模块，
包括 Jetson AGX Orin Industrial (JAOi)。

1.1 参考资料

更多信息请参阅下列文档或模型。始终使用所有文档的最新
修订版。

- Jetson AGX Orin 系列数据手册
- Orin 处理器技术参考手册
- Jetson AGX Orin 开发套件载板规格说明
- Jetson AGX Orin 系列引脚复用配置模板
- Jetson AGX Orin 系列散热设计指南
- Jetson AGX Orin 开发套件载板设计文件
- Jetson AGX Orin 开发套件载板 BOM
- Jetson AGX Orin 系列支持元件列表

1.2 附件

本设计指南附有以下文件。

- Jetson_AGX_Orin_Series_Pin_Descriptions.nvxlsx
- Jetson_AGX_Orin_Series_Schematic_Checklist.nvxlsx
- Jetson_AGX_Orin_Series_Layout_Checklist.nvxlsx
- Jetson_AGX_Orin_Bringup_Checklist.nvxlsx

要访问附件，请点击此 PDF 左侧工具栏上的附件图标（使用 Adobe Acrobat Reader 或 Adobe Acrobat）。选中文件，使用工具栏选项（打开、保存）获取文档。

请注意，扩展名为 .nvxlsx 的 Excel 文件需另存为 .xlsx。

1.3 缩略语和定义

表 1-1 列出了本设计指南中可能使用的缩略语及其定义。

表 1-1. 缩略语和定义

缩略语	定义
CEC	消费电子控制
CAN	控制器局域网
DP	VESA® DisplayPort®（输出）
eDP	嵌入式 DisplayPort
eMMC	嵌入式 MMC
HDMI™	高清多媒体接口
I2C	IC 间互连
I2S	IC 间声音接口
LDO	低压差（稳压器）
LPDDR5	第五代低功耗双倍数据速率 DRAM
MGBE	多千兆位以太网
PCIe (PEX)	高速外围组件互连接口
PDM	脉冲密度调制
PHY	物理层
RGMII	简化千兆位介质无关接口
RTC	实时时钟
SC7	系统核心状态 7（睡眠）
SDIO	安全数字 I/O 接口

缩略语	定义
SPI	串行外设接口
UART	通用异步收发器
USB	通用串行总线

表 1-2. 行业标准

接口	规格说明
CAN	版本 2.0/ISO11898
DP	版本 1.4a
eDP	版本 1.4
ETHER_QOS	RGMII 版本 2.0
HDMI	版本 2.1
I2C	NXP 3.0
MGBE	IEEE 802.3-2015
MIPI CSI	C-PHY 修订版 2.0 / D-PHY 2.1
PCI Express	PCI Express 基本规范修订版 4.0，版本 1.0
SD/SDIO	SD：版本 4.2。SDIO：版本 4.1（不支持 UHS-II）
USB	通用串行总线规范修订版 2.0、3.2；Gen1 和 Gen2
XFI	SFF INF-8077i，修订版 4.5，2005



注意：文中所有 USB 3.2 仅指“USB 3.2 Gen 1x1：SuperSpeed USB 5 Gbps”和“USB 3.2 Gen 2x1：SuperSpeed USB 10 Gbps”。另请注意，Gen 1x1 和 Gen 2x1 在本设计指南中简称 Gen1 和 Gen2。

Chapter 2. NVIDIA Jetson AGX Orin

NVIDIA Jetson AGX Orin 系列模块是嵌入式系统解决方案的核心，包括：

- ▶ 电源（电源时序控制器、稳压器等）
- ▶ DRAM (LPDDR5)
- ▶ QSPI NOR、安全 NOR、eMMC
- ▶ 电源监测器
- ▶ 温度传感器

表 2-1. Orin 模块特性

类别	功能		类别	功能
USB	USB 2.0 USB 3.2 Gen2x1 (10 Gbps)		显示	HDMI / DP（1x – 见注）。DP 支持通过 MST 实现多显示头操作。
PCIe	根端口和端点最高支持 Gen4.		SPI	发起端和目标端
摄像头	CSI（6x2 或 4x4）D-PHY 和 C-PHY		风扇	PWM 和 TACH
LAN	千兆位以太网：RGMII 接口 MGBE 以太网：（USXGMII、XFI、SFI）		调试	JTAG 和 UART
SD 卡	SD 卡或 SDIO		系统	电源控制、复位、警报
音频	I2S、数字麦克风和扬声器接口		电源	主输入（HV 和 MV）
其他	CAN, I2C, UART			

注意：HDMI 和 DP 共用引脚。显示详情见第 9 章：显示。

表 2-2. 连接器引脚分配矩阵第 1 部分：A-F 列

	A	B	C	D	E	F
01			SYS_VIN_HV	SYS_VIN_HV	SYS_VIN_HV	SYS_VIN_HV
02			SYS_VIN_HV	SYS_VIN_HV	SYS_VIN_HV	SYS_VIN_HV
03	PRSNT0/GND_LOOP_0	SYS_VIN_HV	GND	SYS_VIN_HV	GND	SYS_VIN_HV
04	SDCARD_D2	GND	RGMII_RD0	GND	I2S2_FS	GND
05	SDCARD_CMD	RGMII_TXC	RGMII_RXC	RGMII_RX_CTL	RGMII_RD3	I2S2_DOUT
06	UFS0_REF_CLK	SDCARD_CLK	UFS0_RST_N	SDCARD_D3	RGMII_SMA_MDC	I2S2_DIN
07	GPIO29	GND	I2S1_SDOUT	GND	RGMII_SMA_MDIO	GND
08	PEX_WAKE_N	GPIO11	PEX_C5_CLKREQ_N	I2S1_FS	SDCARD_D0	SDCARD_D1
09	GND	PEX_C1_RST_N	GND	PEX_C1_CLKREQ_N	GND	GPIO16
10	USB2_P	RSVD	USB1_N	PEX_C0_RST_N	GPIO12	GPIO15
11	USB2_N	GND	USB1_P	GND	PEX_C0_CLKREQ_N	GND
12	GND	UPHY_RX10_P	GND	UPHY_RX11_P	GND	USB0_P
13	GND	UPHY_RX10_N	GND	UPHY_RX11_N	GND	USB0_N
14	UPHY_RX8_N	GND	UPHY_RX9_N	GND	PEX_CLK0_N	GND
15	UPHY_RX8_P	GND	UPHY_RX9_P	GND	PEX_CLK0_P	GND
16	GND	UPHY_RX6_P	GND	UPHY_RX7_P	GND	PEX_CLK1_P
17	GND	UPHY_RX6_N	GND	UPHY_RX7_N	GND	PEX_CLK1_N
18	UPHY_RX4_P	GND	UPHY_RX5_N	GND	PEX_CLK2_N	GND
19	UPHY_RX4_N	GND	UPHY_RX5_P	GND	PEX_CLK2_P	GND
20	GND	UPHY_RX2_N	GND	UPHY_RX3_P	GND	PEX_CLK3_P
21	GND	UPHY_RX2_P	GND	UPHY_RX3_N	GND	PEX_CLK3_N
22	UPHY_RX0_P	GND	UPHY_RX1_N	GND	PEX_CLK4_N	GND
23	UPHY_RX0_N	GND	UPHY_RX1_P	GND	PEX_CLK4_P	GND
24	GND	UPHY_RX13_N	GND	UPHY_RX12_P	GND	PEX_CLK5_P
25	GND	UPHY_RX13_P	GND	UPHY_RX12_N	GND	PEX_CLK5_N
26	UPHY_RX15_P	GND	UPHY_RX14_N	GND	UPHY_REFCLK1_N	GND
27	UPHY_RX15_N	GND	UPHY_RX14_P	GND	UPHY_REFCLK1_P	GND
28	GND	UPHY_RX17_N	GND	UPHY_RX16_P	GND	UPHY_REFCLK2_P
29	GND	UPHY_RX17_P	GND	UPHY_RX16_N	GND	UPHY_REFCLK2_N
30	UPHY_RX19_P	GND	UPHY_RX18_N	GND	UPHY_REFCLK0_P	GND
31	UPHY_RX19_N	GND	UPHY_RX18_P	GND	UPHY_REFCLK0_N	GND
32	GND	UPHY_RX21_N	GND	UPHY_RX22_N	GND	UPHY_REFCLK3_P
33	GND	UPHY_RX21_P	GND	UPHY_RX22_P	GND	UPHY_REFCLK3_N
34	UPHY_RX23_P	GND	UPHY_RX20_P	GND	RSVD	GND
35	UPHY_RX23_N	GND	UPHY_RX20_N	GND	RSVD	GND
36	GND	PEX_C7_RST_N	GND	RSVD	GND	RSVD
37	GND	PEX_C7_CLKREQ_N	GND	PMIC_BBATT	GND	RSVD
38	PEX_C8_CLKREQ_N	GND	UPHY_REFCLK4_N	GND	CSI0_D1_N	GND
39	PEX_C8_RST_N	GND	UPHY_REFCLK4_P	GND	CSI0_D1_P	GND
40	GND	RSVD	GND	RSVD	GND	RSVD
41	CSI2_D0_P	GND	CSI2_D1_N	GND	CSI0_D0_N	GND
42	CSI2_D0_N	CSI2_CLK_N	CSI2_D1_P	CSI5_D0_P	CSI0_D0_P	CSI0_CLK_N
43	GND	CSI2_CLK_P	GND	CSI5_D0_N	GND	CSI0_CLK_P
44	CSI7_D0_P	GND	CSI5_CLK_P	GND	CSI3_D0_N	GND
45	CSI7_D0_N	CSI7_CLK_P	CSI5_CLK_N	CSI5_D1_N	CSI3_D0_P	CSI3_CLK_N
46	GND	CSI7_CLK_N	GND	CSI5_D1_P	GND	CSI3_CLK_P
47	GPIO38	GND	CSI7_D1_P	GND	CSI4_D1_P	GND
48	GPIO37	RSVD	CSI7_D1_N	PEX_CLK6_N	CSI4_D1_N	CSI4_CLK_P
49	GND	RSVD	GND	PEX_CLK6_P	GND	CSI4_CLK_N
50	HDMI_DP2_TX2_N	GND	HDMI_DP2_TX3_N	GND	RSVD	GND
51	HDMI_DP2_TX2_P	HDMI_DP2_TX1_P	HDMI_DP2_TX3_P	HDMI_DP2_TX0_P	RSVD	DP0_AUX_CH_N
52	GND	HDMI_DP2_TX1_N	GND	HDMI_DP2_TX0_N	GND	DP0_AUX_CH_P
53	I2C5_CLK	GND	I2C5_DAT	GND	I2C3_DAT	I2C3_CLK
54	GPIO17	WDT_RESET_OUT_N	GPIO33	GPIO03	FAN_TACH	GPIO22
55	GPIO34	GPIO30	GPIO18	SPI1_MOSI	SPI1_CS0_N	SPI3_CLK

	A	B	C	D	E	F
56	SPI1_MISO	SPI1_CS1_N	UART2_RX	SPI3_MISO	SPI3_CS1_N	GPIO36
57	UART2_CTS	GND	SPI3_CS0_N	GND	GND	GND
58	GPIO20	GPIO21	UART2_TX	JTAG_TDO	JTAG_TMS	CAN0_DIN
59	GPIO05	GPIO04	I2S3_SCLK	CAN0_DOUT	GPIO06	GPIO07
60	JTAG_TCK	JTAG_TDI	I2S3_FS	SPI2_CS0_N	I2C4_DAT	SPI2_MOSI
61	SYSTEM_OC_N	CAN1_DIN	GPIO09	I2C4_CLK	SPI2_CLK	VCOMP_ALERT_N
62	GPIO10	GPIO08	GND	SPI2_MISO	GND	GND
63	GND	SYS_VIN_HV	SYS_VIN_HV	GND	SYS_VIN_HV	SYS_VIN_HV
64			SYS_VIN_HV	SYS_VIN_HV	SYS_VIN_HV	SYS_VIN_HV
65			SYS_VIN_HV	SYS_VIN_HV	SYS_VIN_HV	SYS_VIN_HV

图例	地	电源	RSVD – 必须保持悬空， 除非另有指示。	JAO 和 JAOi 之间 功能不同	该位置无引脚

表 2-3. 连接器引脚分配矩阵第 2 部分：G-L 列

	G	H	J	K	L
01	SYS_VIN_HV	SYS_VIN_HV	SYS_VIN_HV		
02	SYS_VIN_HV	SYS_VIN_HV	SYS_VIN_HV		
03	GND	SYS_VIN_HV	GND	SYS_VIN_HV	GND
04	I2S2_CLK	GND	GPIO01	GND	UART4_RTS
05	RGMII_TD1	ENET_RST_N	ENET_INT	I2C1_CLK	UART4_TX
06	RGMII_TD3	RGMII_RD2	RGMII_TD0	RGMII_RD1	GPIO02
07	GPIO13	GND	RGMII_TD2	RGMII_TX_CTL	GND
08	PEX_C4_CLKREQ_N	I2S1_SDIN	GND	GND	I2C1_DAT
09	GND	MCLK01	PEX_C4_RST_N	PEX_C3_RST_N	GPIO28
10	USB3_N	PEX_C5_RST_N	PEX_C3_CLKREQ_N	PEX_C2_RST_N	FORCE_RECOVERY_N
11	USB3_P	GND	PEX_C2_CLKREQ_N	GND	SLEEP_REQ_N
12	GND	UPHY_TX11_P	GND	UPHY_TX10_N	GND
13	GND	UPHY_TX11_N	GND	UPHY_TX10_P	GND
14	UPHY_TX9_N	GND	UPHY_TX8_P	GND	I2S1_CLK
15	UPHY_TX9_P	GND	UPHY_TX8_N	GND	GPIO14
16	GND	UPHY_TX7_P	GND	UPHY_TX6_N	GND
17	GND	UPHY_TX7_N	GND	UPHY_TX6_P	GND
18	UPHY_TX5_N	GND	UPHY_TX4_P	GND	PEX_C6_RST_N
19	UPHY_TX5_P	GND	UPHY_TX4_N	GND	PEX_C6_CLKREQ_N
20	GND	UPHY_TX3_P	GND	UPHY_TX2_N	GND
21	GND	UPHY_TX3_N	GND	UPHY_TX2_P	GND
22	UPHY_TX1_N	GND	UPHY_TX0_P	GND	SYS_VIN_MV
23	UPHY_TX1_P	GND	UPHY_TX0_N	GND	SYS_VIN_MV
24	GND	UPHY_TX12_P	GND	UPHY_TX13_N	GND
25	GND	UPHY_TX12_N	GND	UPHY_TX13_P	GND
26	UPHY_TX14_N	GND	UPHY_TX15_P	GND	SYS_VIN_MV
27	UPHY_TX14_P	GND	UPHY_TX15_N	GND	SYS_VIN_MV
28	GND	UPHY_TX16_P	GND	UPHY_TX17_N	GND
29	GND	UPHY_TX16_N	GND	UPHY_TX17_P	GND
30	UPHY_TX18_N	GND	UPHY_TX19_P	GND	SYS_VIN_MV
31	UPHY_TX18_P	GND	UPHY_TX19_N	GND	SYS_VIN_MV
32	GND	UPHY_TX23_P	GND	UPHY_TX20_P	GND
33	GND	UPHY_TX23_N	GND	UPHY_TX20_N	GND
34	UPHY_TX21_N	GND	UPHY_TX22_N	GND	SYS_VIN_MV
35	UPHY_TX21_P	GND	UPHY_TX22_P	GND	SYS_VIN_MV
36	GND	RSVD	GND	RSVD	GND
37	GND	RSVD	GND	RSVD	GND
38	RSVD	GND	RSVD	GND	SYS_VIN_MV
39	RSVD	GND	RSVD	GND	SYS_VIN_MV


	G	H	J	K	L
40	GND	MID1	GND	MID0	GND
41	CSI1_D0_P	GND	CSI1_D1_P	GND	RSVD
42	CSI1_D0_N	CSI1_CLK_N	CSI1_D1_N	GND	RSVD
43	GND	CSI1_CLK_P	GND	CSI6_D0_N	GND
44	CSI3_D1_P	GND	CSI6_CLK_P	CSI6_D0_P	RSVD
45	CSI3_D1_N	CSI6_D1_N	CSI6_CLK_N	GND	RSVD
46	GND	CSI6_D1_P	GND	RSVD	GND
47	CSI4_D0_N	GND	RSVD	RSVD	RSVD
48	CSI4_D0_P	RSVD	RSVD	GND	UART4_RX
49	GND	RSVD	GND	GPIO25	UART4_CTS
50	RSVD	GND	HDMI_CEC	DP2_HPD	GPIO35
51	RSVD	GPIO26	GPIO24	DP1_HPD	UART1_RTS
52	GND	GPIO27	DP1_AUX_CH_P	DP0_HPD	MODULE_SHDN_N
53	DP2_AUX_CH_P	MCLK03	DP1_AUX_CH_N	UART1_TX	JAO 上为 RSVD JAOi 上接至 3.3V
54	DP2_AUX_CH_N	UART1_CTS	MCLK02	UART1_RX	MODULE_POWER_ON
55	GPIO23	MCLK04	GPIO32	GND	VDDIN_PWR_BAD_N
56	SPI3_MOSI	GND	GND	GPIO19	THERM_ALERT_N
57	GND	UART5_CTS	SPI1_CLK	PWM01	MCLK05
58	UART2_RTS	UART5_RX	UART5_TX	UART5_RTS	PERIPHERAL_RESET_N
59	RSVD	NVJTAG_SEL	I2S3_DIN	I2S3_DOUT	RSVD
60	NVDBG_SEL	GPIO31	MODULE_SLEEP_N	UART3_RX_DEBUG	SYS_RESET_N
61	JTAG_TRST_N	CAN1_DOUT	I2C2_CLK	I2C2_DAT	POWER_BTN_N
62	GND	UART3_TX_DEBUG	RSVD 连接至 GND （通过 0Ω 电阻）	FAN_PWM	CARRIER_POWER_ON
63	SYS_VIN_HV	GND	SYS_VIN_HV	GND	PRSNT1/GND_LOOP_1
64	SYS_VIN_HV	SYS_VIN_HV	SYS_VIN_HV		
65	SYS_VIN_HV	SYS_VIN_HV	SYS_VIN_HV		

图例	地	电源	RSVD – 必须保持悬空， 除非另有指示。	JAO 和 JAOi 之间 功能不同	该位置 无引脚

Chapter 3. 主连接器详情

Orin 模块上的主 699 引脚连接器属于 Molex Mirror Mezz 系列。有关载板上可用的兼容模块连接器，请参阅《Jetson AGX Orin 系列支持的组件列表》。
详情请参阅 Molex Mirror Mezz 连接器规格说明。

图 3-1. 699 引脚连接器尺寸



注意：Molex Mirror Mezz 连接器的相关文档见：

Mirror Mezz 连接器 - Molex


包含连接器安装详情的《Molex Mirror Mezz™ 应用指南》
见：https://www.molex.com/pdm_docs/as/2028280001-AS-000.pdf

3.1 连接器引脚方向

载板上 699 引脚连接器的符号引脚分配采用镜像方式，因此模块与载板连接器对接时，引脚编号相匹配（见图 3-2）。所示
方向与载板正面朝上时以及布局文件中的方向一致。

警告：请注意，载板上 699 引脚连接器的引脚分配是 Molex 引脚分配的镜像。
设计人员应对照 Jetson AGX Orin 参考布局核对其设计的引脚分配。

图 3-2. 699 引脚连接器引脚方向



3.2 模块至载板的支撑柱

模块 PCB 与载板 PCB 之间的间距见图 3-3 和图 3-4，以说明以下两种情况：

- 载板上采用 5.5 mm 连接器（标称间距 8 mm）。
- 采用 2.5 mm 连接器（标称间距 5 mm）。

支撑模块的支撑柱位于载板与底板之间。

图 3-3. 载板上高度为 5.5 mm





图 3-4. 载板上高度为 2.5 mm



注意：
支撑柱高度建议见第 3.3 节。
如果使用 2.5 mm 高连接器，由于间隙极小，载板上模块下方不得放置任何组件。

3.3 模块至载板的支撑柱高度建议

模块底板与载板之间必须使用支撑柱和间隔柱。应选择合适的高度，以满足连接器板间距要求，并兼顾底板和支撑柱本身的公差。若支撑柱过短，拧紧安装螺钉时载板 PCB 可能翘曲。若过高，连接器将无法完全对接。本节介绍两种情况（载板上采用 5.5 mm 和 2.5 mm 连接器），并附表显示底板和间隔柱公差的可能组合。平台设计人员可判断其他高度是否更合适，但应同时考虑 PCB 翘曲（支撑柱过短）和连接器触点重叠长度，以取得最佳平衡。

以下示例以 Molex 部件为基础，通过选择间隔柱高度及其公差，得到可行的方案。

高度 5.5 mm – 板间距 8.00+/-0.15 mm 的情况

此情况采用 4.2 mm 高支撑柱，其高度公差为 ±0.13 mm。底板公差为 ±0.1 mm，焊球公差为 ±0.1 mm，焊球位于底板与模块 PCB 之间。表 3-1 使用连接器给出计算示例，板间距、模块底板高度、示例支撑柱高度及所述公差给出计算示例。

表 3-1. 5.5 mm 高连接器情况下的支撑柱高度计算

板间 间距（mm）	底板高度 (mm)	PCB 至底板 间隙（mm）	支撑柱高度 (mm)	超出理想 对接规格的间距（mm）
8	3.8	4.2	4.07	-0.13
8	3.8	4.2	4.33	0.13
8	4.2	3.8	4.07	0.27
8	4.2	3.8	4.33	0.53
相对 -0.15 mm 连接器规格的裕量				0.02
标称连接器擦拭范围				1.5
最坏情况下剩余擦拭/接触长度（mm）				0.97

注意：

1. 正值表示 PCB 无翘曲，但擦拭量较小。负值可能导致 PCB 翘曲。
2. 配对连接器高度公差来自 Molex 连接器规格说明。
3. 连接器触点擦拭范围见 Molex 网站的 Mirror Mezz 专区。
4. 模块底板高度/公差见《Jetson AGX Orin 数据手册》。

高度 2.5 mm – 板间距 5.00+/-0.15 mm 的情况

此情况采用 1.2 mm 高支撑柱，其高度公差为 ±0.13 mm。底板公差为 ±0.1 mm，焊球公差为 ±0.1 mm，焊球位于

底板与模块 PCB 之间。表 3-2 使用连接器给出计算示例
板间距、模块底板高度、示例支撑柱高度及所述公差给出计算示例。

表 3-2. 2.5 mm 高连接器情况下的支撑柱高度计算

板间 间距（mm）	底板高度 (mm)	PCB 至底板 间隙（mm）	支撑柱高度 (mm)	超出理想 对接规格的间距（mm）
5	3.8	1.2	1.07	-0.13
5	3.8	1.2	1.33	0.13
5	4.2	0.8	1.07	0.27
5	4.2	0.8	1.33	0.53
相对 -0.15mm 连接器规格的裕量				0.02
标称连接器擦拭范围				1.5
最坏情况下剩余擦拭/接触长度（mm）				0.97

注意：

1. 正值表示 PCB 无翘曲，但擦拭量较小。负值可能导致 PCB 翘曲。
2. 其他注意事项见表 3-1 的“注意”部分。

3.4 模块安装与拆卸

要正确安装 Orin 模块，请遵循以下步骤和安装硬件
说明：


1. 对接时，连接器应彼此平行。
2. 对接时动作应平稳（不得冲击、敲打或锤击）。
3. 上下 PCB 应用螺栓固定，以提高可靠性。
4. 从模块顶部使用 M3 螺钉（4x）固定。将螺钉拧紧至 4.5 in-lbf。

若使用夹具进行对接，夹具应使配对连接器的平行度
保持在 ± 2 度以内。此外，夹具应允许连接器随对接
过程的进行而逐渐平行。

要正确拆卸 Orin 模块，请遵循以下步骤和安装硬件
说明：

1. PCB 设计应留出足够的手指触及范围和握持电路板所需的空间，
   以便分离连接器。
2. 从模块顶部拆下安装螺钉（4x）。
3. 将上层板轻摇数次，幅度不超过 ± 3 度，使连接器逐渐脱离。

图 3-5. 模块拆卸



Chapter 4. 参考设计注意事项

Jetson AGX Orin 开发套件载板设计文件作为参考设计提供。本章介绍设计人员按需复现某些功能时必须了解的细节。另外，也指出了设计中专用于 NVIDIA 开发套件，但对定制载板无用或不受支持的部分。

Jetson AGX Orin 开发套件载板设计实现的大多数功能，均可通过复制 P3737 载板参考设计的连接方式来复现。下列功能的某些方面需要额外信息。

- 电源按键 MCU：开发套件载板采用电源按键 MCU（EFM8SB10F2G – P3737 载板上的 U79）。该器件烧录的固件可从 Jetson 下载中心获取。发布标题为 NVIDIA Jetson AGX Orin、Jetson Orin Nano、Jetson AGX Xavier 和 Jetson Xavier NX 电源按键监控器固件。必须严格遵循参考设计采用的连接方式，并使用提供的固件，以确保功能正确。
- USB Type C PD 控制器：若设计计划沿用 NVIDIA 载板设计并包含 Type C PD 控制器（CYPD4226 - P3737 载板上的 U513），必须完整复现最新版载板上的电路。用于烧录 Cypress CYPD4226 控制器的固件二进制文件可从 Jetson 下载中心获取，发布标题为 Cypress USB Type-C PD 控制器（CYPD4226）固件二进制文件。客户应从 Cypress 获取烧录说明。此固件不提供支持或源代码。如需修改或源代码，应直接联系 Cypress 寻求支持。此固件二进制文件依照 L4T 固件 EULA 发布。

以下 Jetson AGX Orin 开发套件载板功能不应
照搬，因为定制载板设计无需这些功能或无法从中获益。NVIDIA
不提供相关支持。

- ID EEPROM（P3737 – U501）用于 NVIDIA 内部用途，对
  定制设计无用。定制设计可能需要类似功能，但 NVIDIA
  软件不会与这些器件交互，并应避免使用开发套件载板
  ID EEPROM 在 I2C1 接口上采用的 I2C 地址（7’h56）。
- 调试 MCU（ATSAMD21G16B0AU – U136）、电路及相关 USB Micro B 连接器（J26）：
  这些功能用于 NVIDIA 内部调试和开发。
  这些功能并非必需，实现后也不提供支持。设计人员可选择
  在定制载板上实现类似功能，但应自行开发电路，
  以满足自身需求。

Chapter 5. 电源

本章介绍 Orin 模块的电源规格。

> **!** 警告：Jetson AGX Orin 模块不支持热插拔。安装或拆卸模块前，
> 必须断开主电源（SYS_VIN_HV、SYS_VIN_MV，以及 SYS_VIN_SV（仅 JAOi，如采用）），
> 并等待电源轨放电至 <0.6V。

表 5-1. 电源与系统引脚说明

引脚	模块引脚名称	SoC 信号	用途/说明	方向	引脚类型
注 1	SYS_VIN_HV	–	系统电压输入 - 高压	输入	电源： 7V 至 20V
注 2	SYS_VIN_MV	–	系统电压输入 - 中压	输入	电源： 5.0V
L53	JAO 上为 RSVD JAOi 上为 SYS_VIN_SV	–	JAO：未使用 JAOi：必须接至 3.3V。时序见电源时序说明。	不适用 输入	不适用 电源：3.3V
D37	PMIC_BBATT	–	实时时钟：可选用于为电源时序控制器中的 RTC 提供备用电源。连接锂电池或类似电源，在系统断电时为 RTC 供电。请注意，与之前的 Jetson 模块不同，此 RTC 备用电源引脚仅支持输入。不支持可充电电池或超级电容。	输入	电源： 1.85V 至 5.5V
L60	SYS_RESET_N	–	系统复位：上电时由电源时序控制器的复位信号驱动。载板可使其有效，以复位 SoC、启动器件等，但不复位电源时序控制器。模块上有 10kΩ 电阻上拉至 1.8V。	双向	开漏，1.8V
L55	VDDIN_PWR_BAD_N	–	VDD_IN 电源异常：载板向模块指示 VDD_IN 电源无效。仅当 HV/MV 稳定并达到所需电压水平时，载板才应停止使此信号有效，并允许模块上的上拉电阻将其拉高。此信号表示主输入电源电压已稳定。若发生严重情况且有必要，模块也可驱动此信号。模块上有 10kΩ 电阻上拉至 5V。	输入	开漏 – 5.0V


引脚	模块引脚名称	SoC 信号	用途/说明	方向	引脚类型
L54	MODULE_ POWER_ON	–	模块上电：向模块置位此信号，以启动 上电序列。载板最初应将此信号驱动为低电平， 然后在模块需要 上电时驱动为高电平。	输入	CMOS - 5.0V
L62	CARRIER_ POWER_ON	–	载板上电：用作上电序列的一部分。 此信号有效时，载板可安全上电。 模块上有 10kΩ 电阻上拉至 3.3V。	输出	N/A
L61	POWER_BTN_N	GP04	电源按键：可通过软件配置，用于 关闭系统或进入和退出睡眠模式（SC7）。电平 转换器位于模块引脚（3.3V）与 SoC 引脚（1.8V）之间，设在 模块上。	双向	开漏，3.3V
L58	PERIPHERAL_ RESET_N	–	外设复位：由载板驱动，与 SYS_RESET_N 进行与运算后驱动 Orin SF_SYS_RST_N 引脚。当 PERIPHERAL_RESET_N 有效时，SoC、eMMC 和 QSPI 被复位（不包括电源时序控制器）。有 100kΩ 电阻上拉至 1.8V，位于 模块上。	输入	CMOS – 1.8V
L10	FORCE_ RECOVERY_N	GP107_ RECOVERY0_ STRAP	强制恢复配置引脚：SYS_RESET_N 变为 无效时（上电或按下复位按键），将其保持为低电平以进入强制 恢复模式。	输入	CMOS – 1.8V
L11	SLEEP_REQ_N	GP109	睡眠请求：请求模块进入睡眠模式（SC7 状态）。模块上有 10kΩ 电阻上拉至 1.8V。	输入	CMOS – 1.8V
J60	MODULE_SLEEP_N	SF_PWR_ SOC_EN	睡眠确认：指示模块处于睡眠模式（SC7 状态）。	双向	CMOS – 1.8V
B54	WDT_RESET_OUT_N	GP63	看门狗定时器复位输出。	双向	CMOS – 1.8V
F61	VCOMP_ALERT_N	GP01	支持 GPIO 操作或 SoC 温度过流 警报 #1。	双向	开漏，1.8V （注 3）
L56	THERM_ALERT_N	GP108	来自模块上温度传感器的 ALERT*/THERM2	输出	开漏，1.8V
A61	SYSTEM_OC_N	GP03	系统过流温度警告	输入	CMOS, 1.8V （注 3）
L52	MODULE_SHDN_N	GP67	模块关机请求。用于通知载板， 模块上已发生关机请求（过热 关机）。模块上有 10kΩ 电阻上拉至 1.8V。	输出	CMOS – 1.8V （注 3）
A3	PRSNT0	–	在位 #[1:0]：在模块上相互连接。用于检测 模块是否已连接至载板。可 防止载板在模块完全 安装到位之前为模块供电。如果实现方式遵循参考 设计，则在载板上接至 GND。	N/A	N/A
L63	PRSNT1	–	接至载板上电源按键的一端。		
K40	MID0	–	模块 ID #0	未 连接	N/A
H40	MID1	–	模块 ID #1	接至 GND	不适用

引脚	模块引脚名称	SoC 信号	用途/说明	方向	引脚类型

注意：

1. SYS_VIN_HV 引脚：C65, D65, E65, F65, G65, H65, J65, C64, D64, E64, F64, G64, H64, J64, B63, C63, E63, F63, G63, J63, B3, D3, F3, H3, K3, C2, D2, E2, F2, G2, H2, J2, C1, D1, E1, F1, G1, H1, J1.
2. SYS_VIN_MV 引脚编号：L39、L38、L35、L34、L31、L30、L27、L26、L23、L22。
3. 这些引脚耐受 3.3V，且可承受至 1.8V 的反向驱动。
4. “方向”列中，“输出”指从 Orin 模块输出，“输入”指输入 Orin 模块，“双向”表示双向信号。由于方向针对模块，其不一定与 SoC 层面的 Orin 引脚复用编程完全一致。

图 5-1. 电源框图



5.1 电源时序

5.1.1 上电序列


基本上电时序要求如下：

- 接通系统主电源。SYS_VIN_SV（仅 JAOi）、SYS_VIN_HV 和 SYS_VIN_MV 由此电源产生。SYS_VIN_SV（仅 JAOi）必须首先上电，或可保持上一次电源循环的供电。也可对 SYS_VIN_SV、SYS_VIN_HV 和 SYS_VIN_MV 电源进行门控，仅当信号（如 VIN_PWR_ON）使能时才向模块供电。这有助于防止在主电源接通时插入模块造成损坏。
- VDDIN_PWR_BAD_N 保持有效（低电平），直至 SYS_VIN_MV 有效（且未被门控关闭）。
- VDDIN_PWR_BAD_N 无效（高电平）后，可使 MODULE_POWER_ON 有效（高电平）。
- 模块上电时，3.3V 常供电电源是最后上电的电源之一。CARRIER_POWER_ON 上拉至 3.3V 电源的电源正常引脚。此信号有效（高电平）后，与模块相关的载板电源（1.8V、3.3V）即可上电。
- 上电时，SYS_RESET_N 由模块上的电源时序控制器驱动，无需由载板控制。若上电所需的载板电源需要额外时间，可将 PERIPHERAL_RESET_N 信号保持为低电平。这将使 SoC 和其他启动器件保持复位状态。



注意：《设计指南》的电源时序要求与 Jetson AGX Orin 开发套件上的实际测量结果存在差异，因为开发套件发布后，《设计指南》仍在持续修订更新。对于新载板设计，NVIDIA 强烈建议遵循最新版《设计指南》。

图 5-2. 上电序列（电源按键情况）




注意：

1. 上电序列期间，可选择使 PERIPHERAL_RESET_N 保持高电平。若 SYS_RESET_N 变为无效时载板电源尚未就绪，则必须将 PERIPHERAL_RESET_N 保持为低电平，直至载板准备好使 Orin 退出复位。
2. 上电序列期间，载板必须先将 MODULE_POWER_ON 驱动为低电平，再驱动为高电平，以使模块上电。
3. 模块上的 VDDIN_PWR_BAD_N 上拉至 SYS_VIN_MV。

5.1.2 用户发起的软件关机

1. MODULE_SHDN_N 和 VDDIN_PWR_BAD_N 在此下电序列中不起作用
2. SYS_RESET_N 是第一个变低有效的信号。
3. MODULE_POWER_ON 信号应在 CARRIER_POWER_ON 变低后变低。使用参考设计中的按键 MCU 方案时，当 VDDIN_PWR_BAD_N 通知按键 MCU 进入关机状态后，MODULE_POWER_ON 将经过传播延迟/MCU 响应时间后变低。

图 5-3. 下电序列 – 用户发起 – 软件关机情况




注意：

1. 模块使 CARRIER_POWER_ON 变为无效时，必须已消除从载板向 Orin I/O 的反向驱动。
2. SYS_VIN_MV 必须降至 100 mV 以下，系统才能再次上电。

5.1.3 用户按键关机

1. MODULE_SHDN_N 和 VDDIN_PWR_BAD_N 在此下电序列中不起作用。它们在最后随 MV 电源轨一同下降。
2. 假定采用与参考设计中的按键 MCU 电路类似的方案，且用户按住电源按键 X 时间，MODULE_POWER_ON 信号将变低（见 5.3.2 电源按键监控器 MCU 一节）。
3. MODULE_POWER_ON 变低时，模块上的电源时序控制器即开始下电序列。

图 5-4. 下电序列 – 按键关机情况



注意：
1. 模块使 CARRIER_POWER_ON 变为无效时，必须已消除从载板向 Orin I/O 的反向驱动。
2. SYS_VIN_MV 必须降至 100 mV 以下，系统才能再次上电。

5.1.4 事件触发的关机

1. VDDIN_PWR_BAD_N、MODULE_SHDN_N 和 TEMP_THERM 信号实际上全部相连。如果其中任一信号变低，则所有信号一同变低，触发基于事件的关机。


2. 上述 4 个信号及其各自触发条件说明如下：

▶ VDDIN_PWR_BAD_N = 此信号来自载板。如果电压轨低于阈值，电压监测电路会将此信号拉低以触发关机。此信号应连接至载板上的电路，同时将 MODULE_POWER_ON 拉低，从而使模块与载板上的逻辑一致（处于关机状态）。参考设计通过电源按键 MCU 电路实现此功能。

▶ MODULE_SHDN_N = 模块通过 MODULE_SHDN_N 向模块上的电源时序控制器和载板通知其需要立即关机（由模块温度传感器触发）。该信号单向从模块传至载板。此信号会同时通知模块上的电源时序控制器关机，载板应具备相应逻辑，以关闭 MODULE_POWER_ON。

▶ TEMP_THERM = 温度传感器监测临界温度并触发过热关机 -
与上述情况相同。

图 5-5. 下电序列 – 事件触发关机情况



注意：

1. 模块使 CARRIER_POWER_ON 变为无效时，必须已消除从载板向 Orin I/O 的反向驱动。
2. SYS_VIN_MV 必须降至 100 mV 以下，系统才能再次上电。
3. 如果主电源轨（SYS_VIN_HV/MV）未断电，系统可能根据信号状态再次上电。如果系统因某关机条件而下电，此条件清除后系统可能再次上电。除非希望如此，否则应提供使模块保持断电的方法。一种方法是在 CARRIER_POWER_ON 从高变低（模块断电）时锁存其状态，并以此使 MODULE_POWER_ON 保持无效（低电平）。


5.2 SYS_VIN_HV 输入

Jetson AGX Orin 开发套件载板允许通过其中一个 USB Type C 连接器或直流电源插孔为系统提供主电源。使用 Type C 实现供电等功能的详情见 P3737 参考原理图。若设计仅需简单的直流电源插孔，可采用图 5-6 所示电路。

> 注意：若设计计划沿用 NVIDIA 载板设计并包含 Type C PD 控制器（CYPD4226 - NVIDIA 载板上的 U513），则必须完整复现最新版 P3737 载板上的电路。NVIDIA 将提供二进制文件，客户应从 Cypress 获取烧录说明。

图 5-6 所示示例通过直流电源插孔为载板提供系统主电源。该电路是基于载板参考设计的简化示例。

图 5-6. 简化的直流插孔电源连接



> 注意：若设计在模块输入电源轨上采用 eFUSE 或限流器件，应选择不限制反向电流的部件。

5.3 上电

本节提供 Orin 模块的上电示例。

- 自动上电要求
- 电源按键监控器 MCU 电路

5.3.1 自动上电

如果系统不需要电源按键或类似器件，且应在接通主电源时上电，则应满足以下要求：

- SYS_VIN_HV、SYS_VIN_MV 和 SYS_VIN_SV（仅 JAOi）应上电。这些电源可选择进行门控，并在检测到模块正确安装时用信号使其使能，检测使用 PRSNT[1:0]。
- SYS_VIN_HV/MV 电源使能并稳定后，VDDIN_PWR_BAD_N 应变为无效（高电平）。
- MODULE_POWER_ON 应有效（高电平）

注意：若 VDDIN_PWR_BAD_N 有效（低电平）、CARRIER_POWER_ON 无效（低电平），或 MODULE_SHDN_N 有效（低电平），设计应使 MODULE_POWER_ON 无效（低电平）。

5.3.2 电源按键监控器 MCU

Jetson AGX Orin 开发套件载板采用电源按键监控器。此监控器为低功耗器件，用于接收（瞬时）按键开关信号，控制模块 PMIC 和主处理器的开启或使能信号。此监控器始终供电，允许系统近乎完全断电，同时为系统的开启和关闭信号提供正确时序。执行此功能的 MCU 选用 EFM8SB10F8G-A-QFN20，供应商为 Silicon Labs。


注意：若设计计划沿用 NVIDIA 载板设计，并使用 EFM8SB10F8G-A-QFN20 MPU 控制电源按键，则需复现最新版 P3737 载板上的电路。NVIDIA 将提供二进制文件，客户应从 Silicon 获取烧录说明 Labs。

表 5-2. 电源按键监控器控制信号

信号名称	关联的模块引脚编号	I/O 类型	触发电平	驱动模式	说明	MCU 引脚
BUTTON_POWER_ON*		输入（去抖动）	电平	OD (HiZ)	电源按键	P0.0
ACOK		输入（去抖动）	边沿	OD (HiZ)	确定电源何时接通	P0.6
CARRIER_POWER_ON	L62	输入	电平	OD (HiZ)	电源输出闭环	P0.7
SYS_RESET_N	L60	输入	边沿	OD (HiZ)	监测/电源正常屏蔽	P1.1
FORCE_SHUTDOWN_N (OVERTEMP_N)	L52	输入	电平	OD (HiZ)	触发关机序列	P1.0
BRD_SEL		输入		OD (HiZ)	电路板选择配置引脚	P1.2
VIN_PWR_ON		输出		PP	使模块供电使能	P1.3
MODULE_POWER_ON	L54	输出		PP	PMIC 使能输入	P1.5
POWER_BTN_N	L61	输出		OD	电源按键信号的缓冲输出	P1.6

注意： OD – 开漏。PP = 推挽。

图 5-7. 上电按键电路



注意：

1. 最新连接详情（包括 ACOK 的不同来源）
   请参阅载板参考设计。
2. 可选用模块上的在位引脚，确保仅当
   模块正确安装。PRSNT[1:0] 引脚分处相对的两个角；这两个角属于模块
   连接器。

5.3.2.1 规定行为

对于 BUTTON_POWER_ON* 或 ACOK 触发的所有动作，在
触发任何输出信号前均有去抖时间。因此，这些信号的最小 I/O 延迟为去抖时间。
去抖时间为 20 ms。如果第一个检测到的信号启动 20 ms 去抖计时，且两个信号均在该时间内触发，
则后续信号的去抖时间可能延长至 25 ms。

注意：以下时序图中的时间值精度为 ± 10%。

5.3.2.2 断电 -> 上电（电源按键情况）

按下电源按键的用例：用户短按电源按键，MCU 向模块
（VIN_PWR_ON）和模块上的 PMIC（MODULE_POWER_ON）发送电源使能信号。
向 Orin 模块表示电源按键状态的信号（POWER_BTN_N），其持续时间与
输入 MCU 的电源按键信号相同（短暂）。按下电源按键后，将忽略电源正常
输入（ACOK），因为电源按键已启动上电序列。

如果上电成功，FORCE_SHUTDOWN_N 和 CARRIER_POWER_ON 均变高。

图 5-8. 断电至上电序列：电源按键情况




表 5-3. 断电至上电时序：电源按键情况

时序	参数	典型值	单位
T_ON	BUTTON_POWER_ON* 最短有效时间	20	ms
T_PB_OUT	至 POWER_BTN_N 有效的延迟（仅去抖）	20	ms
T_VPWR_ON	至首个电源轨开启的延迟	0	ms
T_SV	SYS_VIN_SV 上电并稳定后，SYS_VIN_MV 和 SYS_VIN_HV 开始上电前所需的延迟。	20（最小值）	ms
T_MPO	MODULE_POWER_ON（模块 PMIC 使能）相对电源 VIN_PWR_ON 上升沿的延迟	80	ms
T_CPO	至 CARRIER_POWER_ON 有效的最大允许延迟	100	ms

注意：SYS_VIN_MV 上升并稳定后，SYS_VIN_HV 必须等待 1 ms 才能开始上升。

断电 -> 上电（自动上电情况）

用户接通主电源时，MCU 向模块发送电源使能信号（VIN_PWR_ON），并使能 MODULE_POWER_ON。通过将 ACOK 信号驱动为高电平而非拉至 GND 来实现此功能。

向 Orin 模块表示电源按键状态的信号（POWER_BTN_N）将继续跟随电源按键（BUTTON_POWER_ON*）的行为。不过，一旦上电序列

因接通主电源而启动，且 ACOK 被驱动为高电平（由推挽驱动器驱动，其电源为 3V3_AO），则电源按键信号不会影响 MCU 行为，直至 PWR_GOOD 信号验证完成。

图 5-9. 断电至上电序列：自动上电情况




表 5-4. 断电至上电时序：自动上电情况

时序	参数	典型值	单位
T_VPWR_ON_AC	从接通主电源且检测到 ACOK 为高电平，到首个电源轨开启的延迟（仅去抖）	20	ms
T_SV	SYS_VIN_SV 上电并稳定后，SYS_VIN_MV 和 SYS_VIN_V 开始上电前所需的延迟。	20（最小值）	ms
T_MPO_AC	MODULE_POWER_ON 有效相对 VIN_PWR_ON 上升沿的延迟	80	ms
T_CPO_AC	至 CARRIER_POWER_ON 有效的最大允许延迟	100	ms

注意：SYS_VIN_MV 上升并稳定后，SYS_VIN_HV 必须等待 1 ms 才能开始上升。

5.3.2.3 上电 -> 断电（电源按键保持低电平 > 10 秒）

系统处于上电状态时，用户按住电源按键超过 10 秒。
同一按键信号通过缓冲信号 POWER_BTN_N 转发至 Orin 模块。

系统在达到 10 秒时强制关机。由于序列由
电源按键启动，因此忽略 ACOK。

图 5-10. 上电至断电：电源按键保持低电平 > 10 秒





表 5-5. 上电至断电时序：电源按键保持低电平 > 10 秒

时序	参数	典型值	单位
T_ON	强制关机所需的电源按键有效持续时间 (T_PWR_ON + T_MPO_ON + T_CPO + T_MPO_OFF1)	> 10	s
T_VPWR_ON	至首个电源轨开启的延迟（仅去抖）	20	ms
T_MPO_OFF1	强制关闭 MODULE_POWER_ON 的等待时间	10	s
T_MPO	相对 VIN_PWR_ON 上升沿的使能延迟	80	ms
T_CPO	检测到 CARRIER_POWER_ON 的最大允许延迟	100	ms
T_VPWR_OFF1	至首个电源轨关闭的延迟	10	ms

5.4 电源放电

可能需要放电电路才能满足下电要求。图 5-11 显示了
简化放电电路的示例。DISCHARGE 信号基于
CARRIER_POWER_ON 信号的跳变或主电源（VDD_SRC）的断开而产生。当 DISCHARGE 有效时，
需放电的各载板电源轨被拉至 GND。

图 5-11. 电源放电




注意：应调整各电源轨放电电路中的电阻值，使电源轨在适当时间内降下。

5.5 掉电检测

Orin 模块载板上采用图 5-12 中的电路，检测主电源输入（VCC_SRC）的掉电或不可接受的压降。

图 5-12. VIN 掉电检测电路



5.6 深度睡眠或 SC7

Jetson AGX Orin 支持称为深度睡眠或 SC7 的低功耗状态，可在软件控制下进入，并通过多种机制退出，包括引脚复用表中所列的可唤醒引脚。SC7 的更多详情见：l4t 文档。

Chapter 6. 通用布线指南

6.1 信号命名约定

描述 Orin 模块信号时采用以下约定：

- 信号名称使用助记符表示信号功能。例如，安全数字接口命令信号表示为 SDCARD_CMD，并使用不同字体以区别于其他文本。所有低电平有效信号均在信号名称后加下划线和大写 N（_N）标识。例如，SYS_RESET_N 表示低电平有效信号。高电平有效信号的名称后没有下划线和 N（_N）。例如，SDCARD_CMD 表示高电平有效信号。差分信号以同名的一对信号表示，名称末尾为 _P 和 _N、仅 P 和 N，或 + 和 -（分别表示正和负）。例如，USB1_P 和 USB1_N 表示一对差分信号。
- I/O 类型：信号 I/O 类型用代码表示，以指示信号的工作特性。

表 6-1 列出信号说明表中使用的 I/O 代码。

表 6-1. 信号类型代码

代码	定义
A	模拟
DIFF I/O	双向差分输入/输出
DIFF IN	差分输入
DIFF OUT	差分输出
I/O	双向输入/输出
I	输入
O	输出
OD	开漏输出
I/OD	双向输入/开漏输出
P	电源

6.2 布线指南格式

布线指南采用以下格式，规定信号的布线方式。

▶ 扇出走线是从 BGA 或其他引脚阵列引出的走线，可引至
阵列外部，或引至能够满足完整常规间距要求的其他层。扇出走线延迟
限制为 12.5 mm，除非另有说明。

▶ 扇出后，信号应根据所规定的差分、单端
或两者（例如 HDMI）的阻抗进行布线，同时规定与其他信号的走线间距。

▶ 如有规定，应遵守最大和最小走线延迟要求。走线延迟通常以 mm 或
以皮秒（ps）表示的信号延迟，或同时用两者表示。

- 对于差分信号，与其他信号的走线间距必须取规定倍数 × 介质
高度与对间距中的较大值。
- 与其他信号或信号对的间距不得小于互补
信号之间的间距（对内间距）。
- 总走线延迟取决于信号传播速度，PCB 的外层（微带线）和
内层（带状线）中的传播速度不同。

6.3 信号布线约定

本设计指南全文采用以下信号布线约定：

在 x 倍介质高度间距下的单端阻抗（/差分阻抗）

▶ 通过间距要求实现走线的单端（SE）阻抗（以及差分对的差分阻抗）。
间距要求以介质高度的倍数表示。
微带线与带状线的介质高度通常不同。



注意：走线间距要求适用于单端走线或差分对与其他单端走线或差分
对之间的间距，不适用于组成一个差分对的走线。后者的间距/走线宽度
应根据差分阻抗要求选择。

6.4 布线指南

为 HDMI、DP、USB 3.2、PCIe 或 CSI 等高速接口布线时，应格外注意。每种
接口对走线阻抗、宽度、间距、总延迟，以及
延迟或飞行时间匹配均有严格的布线规则。以下指南概述本设计指南中采用的布线指南
及符号表示。

▶ 受控阻抗
各接口对走线阻抗及与其他走线的间距要求不同。设计人员需
计算达到所规定单端（SE）和
差分（Diff）阻抗所需的走线宽度与间距。除非另有说明，走线阻抗公差为 ±15%。

▶ 最大走线长度与延迟
走线长度和延迟应包括主 PCB 布线，以及连接主 PCB 的柔性板或
次级 PCB 段上的任何附加布线。最大长度或延迟应从 Orin

模块计算至实际连接器（如 USB、HDMI、SD 卡等）或器件（如板载 USB 器件、显示驱动 IC、摄像头图像传感器 IC 等）。

▶ 走线延迟或飞行时间匹配


信号飞行时间是信号从一端（驱动端）传播到另一端（接收端）所需的时间。使信号组内信号的飞行时间相同的一种方法，是在规定延迟范围内匹配走线长度或信号组内的延迟。

- 总走线延迟 = 仅载板 PCB 走线延迟。不得超过所规定的最大走线延迟值。
- 建议根据信号飞行时间匹配走线延迟。例如，外层信号速度可为 5.9 ps/mm，内层为 6.9 ps/mm。若一个信号在外层布线 250 mm，另一个信号在内层布线 250 mm，则两个信号的飞行时间相差 250 ps！若要求匹配精度为 15 ps（走线延迟匹配），这就是很大的差异。为解决此问题，内层走线需缩短 36 mm，或外层走线需加长 42 mm。
- 本设计指南描述差分对延迟时，使用“对内”和“对间”等术语。“对内”指差分对内部的走线匹配（例如，正相信号与互补信号走线匹配）。“对间匹配”指差分对平均延迟与其他差分对平均延迟的匹配。对于 CSI CPHY，“三线组内”和“三线组间”描述三线组的相对延迟。“三线组内”指 CPHY 三线组内部的走线匹配。“三线组间匹配”指三线组平均延迟与其他三线组平均延迟的匹配。

6.5 通用 PCB 布线指南

对于 GSSG 叠层，为尽量减小串扰，布线时应使两布线层中的信号彼此不直接重叠（图 6-1）。

图 6-1. 信号布线示例



不要在关键高速接口信号的正上方或正下方布设其他信号或电源走线及铜区域。

注意：所实现的所有接口都必须满足接口信号布线要求表中的详细要求，否则无法保证正常工作。

Chapter 7. USB、PCIe 和 MGBE

Orin 模块支持以不同配置在模块上引出多个高速接口。本章各表列出 UPHY 通道的基本通用用法与说明。

表 7-1. SoC UPHY0 数据通道引脚说明（USB 3.2 和 PCIe）

引脚	模块引脚名称	SoC 信号	用途/说明	方向	引脚类型
A23	UPHY_RX0_N	HS_UPHY0_L0_RX_N	UPHY 模块 0，接收通道 0	输入	UPHY 差分对
A22	UPHY_RX0_P	HS_UPHY0_L0_RX_P		输入	UPHY 差分对
C22	UPHY_RX1_N	HS_UPHY0_L1_RX_N	UPHY 模块 0，接收通道 1	输入	UPHY 差分对
C23	UPHY_RX1_P	HS_UPHY0_L1_RX_P		输入	UPHY 差分对
C35	UPHY_RX20_N	HS_UPHY0_L2_RX_N	UPHY 模块 0，接收通道 2	输入	UPHY 差分对
C34	UPHY_RX20_P	HS_UPHY0_L2_RX_P		输入	UPHY 差分对
B32	UPHY_RX21_N	HS_UPHY0_L3_RX_N	UPHY 模块 0，接收通道 3	输入	UPHY 差分对
B33	UPHY_RX21_P	HS_UPHY0_L3_RX_P		输入	UPHY 差分对
D32	UPHY_RX22_N	HS_UPHY0_L4_RX_N	UPHY 模块 0，接收通道 4	输入	UPHY 差分对
D33	UPHY_RX22_P	HS_UPHY0_L4_RX_P		输入	UPHY 差分对
A35	UPHY_RX23_N	HS_UPHY0_L5_RX_N	UPHY 模块 0，接收通道 5	输入	UPHY 差分对
A34	UPHY_RX23_P	HS_UPHY0_L5_RX_P		输入	UPHY 差分对
B13	UPHY_RX10_N	HS_UPHY0_L6_RX_N	UPHY 模块 0，接收通道 6	输入	UPHY 差分对
B12	UPHY_RX10_P	HS_UPHY0_L6_RX_P		输入	UPHY 差分对
D13	UPHY_RX11_N	HS_UPHY0_L7_RX_N	UPHY 模块 0，接收通道 7	输入	UPHY 差分对
D12	UPHY_RX11_P	HS_UPHY0_L7_RX_P		输入	UPHY 差分对
J23	UPHY_TX0_N	HS_UPHY0_L0_TX_N	UPHY 模块 0，发送通道 0	输出	UPHY 差分对
J22	UPHY_TX0_P	HS_UPHY0_L0_TX_P		输出	UPHY 差分对
G22	UPHY_TX1_N	HS_UPHY0_L1_TX_N	UPHY 模块 0，发送通道 1	输出	UPHY 差分对
G23	UPHY_TX1_P	HS_UPHY0_L1_TX_P		输出	UPHY 差分对
K33	UPHY_TX20_N	HS_UPHY0_L2_TX_N	UPHY 模块 0，发送通道 2	输出	UPHY 差分对
K32	UPHY_TX20_P	HS_UPHY0_L2_TX_P		输出	UPHY 差分对
G34	UPHY_TX21_N	HS_UPHY0_L3_TX_N	UPHY 模块 0，发送通道 3	输出	UPHY 差分对
G35	UPHY_TX21_P	HS_UPHY0_L3_TX_P		输出	UPHY 差分对
J34	UPHY_TX22_N	HS_UPHY0_L4_TX_N	UPHY 模块 0，发送通道 4	输出	UPHY 差分对
J35	UPHY_TX22_P	HS_UPHY0_L4_TX_P		输出	UPHY 差分对
H33	UPHY_TX23_N	HS_UPHY0_L5_TX_N	UPHY 模块 0，发送通道 5	输出	UPHY 差分对
H32	UPHY_TX23_P	HS_UPHY0_L5_TX_P		输出	UPHY 差分对
K12	UPHY_TX10_N	HS_UPHY0_L6_TX_N	UPHY 块 0，发送通道 6	输出	UPHY 差分对

引脚	模块引脚名称	SoC 信号	用途/说明	方向	引脚类型
K13	UPHY_TX10_P	HS_UPHY0_L6_TX_P		输出	UPHY 差分对
H13	UPHY_TX11_N	HS_UPHY0_L7_TX_N	UPHY 块 0，发送通道 7	输出	UPHY 差分对
H12	UPHY_TX11_P	HS_UPHY0_L7_TX_P		输出	UPHY 差分对

注意：

1. 方向列中，输出表示从 Orin 模块输出，输入表示输入 Orin 模块，双向表示双向信号。由于方向针对模块，可能与 Orin 引脚复用的编程设置不完全一致，因为后者针对 SoC 层面。
2. Orin SoC 和所连接 PCIe 设备的 PCIe TX 信号都需要 AC 耦合电容。如果所连接的 PCIe 设备位于连接器另一侧，AC 电容应与 PCIe 设备位于连接器同一侧。

表 7-2. SoC UPHY1 数据通道引脚说明（PCIe）

Pin #	Module Pin Name	SoC 信号	用途/说明	方向	引脚类型
D25	UPHY_RX12_N	HS_UPHY1_L0_RX_N	UPHY 块 1，接收通道 0	输入	UPHY 差分对
D24	UPHY_RX12_P	HS_UPHY1_L0_RX_P		输入	UPHY 差分对
B24	UPHY_RX13_N	HS_UPHY1_L1_RX_N	UPHY 块 1，接收通道 1	输入	UPHY 差分对
B25	UPHY_RX13_P	HS_UPHY1_L1_RX_P		输入	UPHY 差分对
C26	UPHY_RX14_N	HS_UPHY1_L2_RX_N	UPHY 块 1，接收通道 2	输入	UPHY 差分对
C27	UPHY_RX14_P	HS_UPHY1_L2_RX_P		输入	UPHY 差分对
A27	UPHY_RX15_N	HS_UPHY1_L3_RX_N	UPHY 块 1，接收通道 3	输入	UPHY 差分对
A26	UPHY_RX15_P	HS_UPHY1_L3_RX_P		输入	UPHY 差分对
D29	UPHY_RX16_N	HS_UPHY1_L4_RX_N	UPHY 块 1，接收通道 4	输入	UPHY 差分对
D28	UPHY_RX16_P	HS_UPHY1_L4_RX_P		输入	UPHY 差分对
B28	UPHY_RX17_N	HS_UPHY1_L5_RX_N	UPHY 块 1，接收通道 5	输入	UPHY 差分对
B29	UPHY_RX17_P	HS_UPHY1_L5_RX_P		输入	UPHY 差分对
C30	UPHY_RX18_N	HS_UPHY1_L6_RX_N	UPHY 块 1，接收通道 6	输入	UPHY 差分对
C31	UPHY_RX18_P	HS_UPHY1_L6_RX_P		输入	UPHY 差分对
A31	UPHY_RX19_N	HS_UPHY1_L7_RX_N	UPHY 块 1，接收通道 7	输入	UPHY 差分对
A30	UPHY_RX19_P	HS_UPHY1_L7_RX_P		输入	UPHY 差分对
H25	UPHY_TX12_N	HS_UPHY1_L0_TX_N	UPHY 块 1，发送通道 0	输出	UPHY 差分对
H24	UPHY_TX12_P	HS_UPHY1_L0_TX_P		输出	UPHY 差分对
K24	UPHY_TX13_N	HS_UPHY1_L1_TX_N	UPHY 块 1，发送通道 1	输出	UPHY 差分对
K25	UPHY_TX13_P	HS_UPHY1_L1_TX_P		输出	UPHY 差分对
G26	UPHY_TX14_N	HS_UPHY1_L2_TX_N	UPHY 块 1，发送通道 2	输出	UPHY 差分对
G27	UPHY_TX14_P	HS_UPHY1_L2_TX_P		输出	UPHY 差分对
J27	UPHY_TX15_N	HS_UPHY1_L3_TX_N	UPHY 块 1，发送通道 3	输出	UPHY 差分对
J26	UPHY_TX15_P	HS_UPHY1_L3_TX_P		输出	UPHY 差分对
H29	UPHY_TX16_N	HS_UPHY1_L4_TX_N	UPHY 块 1，发送通道 4	输出	UPHY 差分对
H28	UPHY_TX16_P	HS_UPHY1_L4_TX_P		输出	UPHY 差分对
K28	UPHY_TX17_N	HS_UPHY1_L5_TX_N	UPHY 块 1，发送通道 5	输出	UPHY 差分对
K29	UPHY_TX17_P	HS_UPHY1_L5_TX_P		输出	UPHY 差分对
G30	UPHY_TX18_N	HS_UPHY1_L6_TX_N	UPHY 块 1，发送通道 6	输出	UPHY 差分对
G31	UPHY_TX18_P	HS_UPHY1_L6_TX_P		输出	UPHY 差分对
J31	UPHY_TX19_N	HS_UPHY1_L7_TX_N	UPHY 块 1，发送通道 7	输出	UPHY 差分对
J30	UPHY_TX19_P	HS_UPHY1_L7_TX_P		输出	UPHY 差分对

注意：

1. 方向列中，输出表示从 Orin 模块输出，输入表示输入 Orin 模块，双向表示双向信号。由于方向针对模块，可能与 Orin 引脚复用的编程设置不完全一致，因为后者针对 SoC 层面。
2. Orin SoC 和所连接 PCIe 设备的 PCIe TX 信号都需要 AC 耦合电容。如果所连接的 PCIe 设备位于连接器另一侧，AC 电容应与 PCIe 设备位于连接器同一侧。

表 7-3. SoC UPHY2 数据通道引脚说明（PCIe 和 MBGE）

引脚	模块引脚名称	SoC 信号	用途/说明	方向	引脚类型
B20	UPHY_RX2_N	HS_UPHY2_L0_RX_N	UPHY 块 2，接收通道 0	输入	UPHY 差分对
B21	UPHY_RX2_P	HS_UPHY2_L0_RX_P		输入	UPHY 差分对
D21	UPHY_RX3_N	HS_UPHY2_L1_RX_N	UPHY 块 2，接收通道 1	输入	UPHY 差分对
D20	UPHY_RX3_P	HS_UPHY2_L1_RX_P		输入	UPHY 差分对
A19	UPHY_RX4_N	HS_UPHY2_L2_RX_N	UPHY 块 2，接收通道 2	输入	UPHY 差分对
A18	UPHY_RX4_P	HS_UPHY2_L2_RX_P		输入	UPHY 差分对
C18	UPHY_RX5_N	HS_UPHY2_L3_RX_N	UPHY 块 2，接收通道 3	输入	UPHY 差分对
C19	UPHY_RX5_P	HS_UPHY2_L3_RX_P		输入	UPHY 差分对
B17	UPHY_RX6_N	HS_UPHY2_L4_RX_N	UPHY 块 2，接收通道 4	输入	UPHY 差分对
B16	UPHY_RX6_P	HS_UPHY2_L4_RX_P		输入	UPHY 差分对
D17	UPHY_RX7_N	HS_UPHY2_L5_RX_N	UPHY 块 2，接收通道 5	输入	UPHY 差分对
D16	UPHY_RX7_P	HS_UPHY2_L5_RX_P		输入	UPHY 差分对
A14	UPHY_RX8_N	HS_UPHY2_L6_RX_N	UPHY 块 2，接收通道 6	输入	UPHY 差分对
A15	UPHY_RX8_P	HS_UPHY2_L6_RX_P		输入	UPHY 差分对
C14	UPHY_RX9_N	HS_UPHY2_L7_RX_N	UPHY 块 2，接收通道 7	输入	UPHY 差分对
C15	UPHY_RX9_P	HS_UPHY2_L7_RX_P		输入	UPHY 差分对
K20	UPHY_TX2_N	HS_UPHY2_L0_TX_N	UPHY 块 2，发送通道 0	输出	UPHY 差分对
K21	UPHY_TX2_P	HS_UPHY2_L0_TX_P		输出	UPHY 差分对
H21	UPHY_TX3_N	HS_UPHY2_L1_TX_N	UPHY 块 2，发送通道 1	输出	UPHY 差分对
H20	UPHY_TX3_P	HS_UPHY2_L1_TX_P		输出	UPHY 差分对
J19	UPHY_TX4_N	HS_UPHY2_L2_TX_N	UPHY 块 2，发送通道 2	输出	UPHY 差分对
J18	UPHY_TX4_P	HS_UPHY2_L2_TX_P		输出	UPHY 差分对
G18	UPHY_TX5_N	HS_UPHY2_L3_TX_N	UPHY 块 2，发送通道 3	输出	UPHY 差分对
G19	UPHY_TX5_P	HS_UPHY2_L3_TX_P		输出	UPHY 差分对
K16	UPHY_TX6_N	HS_UPHY2_L4_TX_N	UPHY 块 2，发送通道 4	输出	UPHY 差分对
K17	UPHY_TX6_P	HS_UPHY2_L4_TX_P		输出	UPHY 差分对
H17	UPHY_TX7_N	HS_UPHY2_L5_TX_N	UPHY 块 2，发送通道 5	输出	UPHY 差分对
H16	UPHY_TX7_P	HS_UPHY2_L5_TX_P		输出	UPHY 差分对
J15	UPHY_TX8_N	HS_UPHY2_L6_TX_N	UPHY 块 2，发送通道 6	输出	UPHY 差分对
J14	UPHY_TX8_P	HS_UPHY2_L6_TX_P		输出	UPHY 差分对
G14	UPHY_TX9_N	HS_UPHY2_L7_TX_N	UPHY 块 2，发送通道 7	输出	UPHY 差分对
G15	UPHY_TX9_P	HS_UPHY2_L7_TX_P		输出	UPHY 差分对

注意：

1. 方向列中，输出表示从 Orin 模块输出，输入表示输入 Orin 模块，双向表示双向信号。由于方向针对模块，可能与 Orin 引脚复用的编程设置不完全一致，因为后者针对 SoC 层面。
2. Orin SoC 和所连接 PCIe 设备的 PCIe TX 信号都需要 AC 耦合电容。如果所连接的 PCIe 设备位于连接器另一侧，AC 电容应与 PCIe 设备位于连接器同一侧。

表 7-4、表 7-5 和表 7-6 列出了 UPHY 块 [2:0] 支持的 UPHY 映射。映射表指出各 UPHY 块中哪些通道可分配给 USB、PCIe 或 MGBE。设计中每个 UPHY 块只能采用一种受支持的配置。每个 UPHY 块独立编程，无需为全部 3 个 UPHY 块选择相同配置。

表 7-4. UPHY0 映射选项（USB 和 PCIe）

Jetson AGX Orin 引脚名称	UPHY0 通道	Jetson AGX Orin 功能	
		配置 #1	配置 #2
UPHY_RX0/TX0	通道 0	USB 3.2 (P0)	PCIe x1 (C0), RP
UPHY_RX1/TX1	通道 1	USB 3.2 (P1)	USB 3.2 (P1)
UPHY_RX20/TX20	通道 2	USB 3.2 (P2)	USB 3.2 (P2)
UPHY_RX21/TX21	通道 3	PCIe x1 (C1), RP	PCIe x1 (C1), RP
UPHY_RX22/TX22	通道 4	PCIe x4 (C4), RP	PCIe x4 (C4), RP
UPHY_RX23/TX23	通道 5		
UPHY_RX10/TX10	通道 6		
UPHY_RX11/TX11	通道 7		

表 7-5. UPHY1 映射选项（PCIe）

Jetson AGX Orin 引脚名称	UPHY1 通道	Jetson AGX Orin 功能	
		配置 #1	配置 #2
UPHY_RX12/TX12	通道 0	PCIe x8 (C5), RP	PCIe x8 (C5), EP
UPHY_RX13/TX13	通道 1		
UPHY_RX14/TX14	通道 2		
UPHY_RX15/TX15	通道 3		
UPHY_RX16/TX16	通道 4		
UPHY_RX17/TX17	通道 5		
UPHY_RX18/TX18	通道 6		
UPHY_RX19/TX19	通道 7		

表 7-6. UPHY2 映射选项（PCIe 和 MGBE）

Jetson AGX Orin 引脚名称	UPHY2 通道	Jetson AGX Orin 功能		
		配置 #1	配置 #2	配置 #3
UPHY_RX2/TX2	通道 0		PCIe x8 (C7), RP	PCIe x8 (C7), EP
UPHY_RX3/TX3	通道 1			
UPHY_RX4/TX4	通道 2			
UPHY_RX5/TX5	通道 3			
UPHY_RX6/TX6	通道 4	MGBE (C0)		
UPHY_RX7/TX7	通道 5			
UPHY_RX8/TX8	通道 6			
UPHY_RX9/TX9	通道 7			

7.1 USB

Orin 模块支持多个 USB 2.0 和 USB 3.2 端口。各 USB 2.0 或 USB 3.2 端口均可支持主机或设备模式。同一时间只能有一个 USB 2.0 或 USB 3.2 端口用作设备。USB 3.2 接口支持极性反转（P/N 交换）。本节提供连接示例，实现到 USB 3.2 Type A 连接器的简单 USB 3.2/2.0 连接，或到 Type C 连接器的连接（基于 NVIDIA 开发套件载板参考设计）。

注意：
1. 某些不合规的 USB 3.0 设备可能无法工作，除非禁用 USB 3.2 Gen2。
2. USB 恢复模式的要求见第 18.1 节“USB 恢复模式”。

USB 3.2 高速接口引脚与 PCIe 共用 UPHY 通道。引脚说明见第 7 章。

表 7-7. USB 2.0 引脚说明

引脚	模块引脚名称	SoC 信号	用途/说明	方向	引脚类型
F13	USB0_N	HS_USB0_P0_N	USB 2.0 端口 0 数据	双向	USB2 差分对
F12	USB0_P	HS_USB0_P0_P			
C10	USB1_N	HS_USB0_P1_N	USB 2.0，端口 1 数据	双向	USB2 差分对
C11	USB1_P	HS_USB0_P1_P			
A11	USB2_N	HS_USB0_P2_N	USB 2.0，端口 2 数据	双向	USB2 差分对
A10	USB2_P	HS_USB0_P2_P			
G10	USB3_N	HS_USB0_P3_N	USB 2.0，端口 3 数据	双向	USB2 差分对
G11	USB3_P	HS_USB0_P3_P			

注：方向列中，输出表示从 Orin 模块输出，输入表示输入 Orin 模块，双向表示双向信号。由于方向针对模块，可能与 Orin 引脚复用的编程设置不完全一致，因为后者针对 SoC 层面。


表 7-8. USB 控制引脚说明

引脚	模块引脚名称	SoC 信号	用途/说明	方向（注 1）	引脚类型（注 2）
F54	GPIO22	GP45_USB_VBUS_EN0	USB 电源使能 #0 或 GPIO #22	双向	开漏，1.8V（耐受 3.3V，可反向驱动至 1.8V）
G55	GPIO23	GP46_USB_VBUS_EN1	USB 电源使能 #1 或 GPIO #23	双向	

注意：

1. 输出表示从 Orin 模块输出，输入表示输入 Orin 模块，双向表示双向信号。
2. 引脚类型为引脚复用配置后的类型，POR 状态请参见引脚复用表。

图 7-1. 简单 USB Type A 连接示例



注意：

1. 负载开关的使能和过流连接需要弱上拉。
2. 载板电源与 USB VBUS 电源之间需要负载开关。该负载开关应具有过流保护。图 7-1 中，通过将负载开关的过流（OC）引脚连接至用于使能的同一引脚（GPIO23 – GP46_USB_VBUS_EN1）实现此功能；该引脚为双向，可用于检测过流状况。

图 7-2. USB Type C 连接示例




表 7-9. USB 2.0 信号连接

模块引脚名称	类型	端接	说明
USB[3:0]_N/P	DIFF I/O	90Ω 共模扼流圈，靠近连接器放置。 ESD 保护位于扼流圈与连接器之间，在每条线与 GND 之间	USB 差分数据对：连接至 USB 连接器、Mini-Card 插座、集线器或 PCB 上的其他设备。

表 7-10. USB 3.2 信号连接

模块引脚名称	类型	端接	说明
UPHY_TX[20,1:0]_N/P（USB 3.2 端口 #[2:0]	DIFF 输出	串联 0.1uF AC 电容。见注 1。	USB 3.2 差分发送数据对： 连接至 USB 连接器、集线器或 PCB 上的其他设备。
UPHY_RX[20,1:0]_N/P（USB 3.2 端口 #[2:0]	DIFF 输入	串联 0.1uF AC 电容。见注 1 和 2。	USB 3.2 差分接收数据对： 连接至 USB 连接器、集线器或 PCB 上的其他设备。

注意：

1. 根据需要使用共模扼流圈（不推荐）和 ESD 保护。
2. TX 和 RX 走线均需要 AC 电容。如果布线至 USB 连接器，仅应在 SoC TX 走线上放置 AC 电容。SoC RX 走线的 AC 电容位于外设侧。

7.1.1 USB 2.0 设计指南

这些要求适用于 USB 2.0 控制器 PHY 接口：USB[3:0]

表 7-11. USB 2.0 接口信号布线要求

参数	要求	单位	注释
最高频率（高速）：比特率/UI 周期/频率	480/2.083/240	Mbps/ns/MHz	
最大负载：高速 / 全速 / 低速	10 / 150 / 600	pF	最大负载应包含走线上的所有无源和有源元件，例如 CMC、开关、ESD 等。
参考平面	GND		
走线阻抗：差分对 / 单端	90 / 50	Ω	±15%
最大过孔邻近距离（信号过孔至 GND 回流过孔）	24 (3.8)	ps（mm）	
最小对间间距 微带线 带状线	 4x 3x	介质厚度	
最大走线延迟 有 CMC 或 SW（微带线 / 带状线） 无 CMC 或 SW（微带线 / 带状线）	 900/1050 (150) 1475/1720 (250)	ps（mm）	假定传播延迟：带状线 6.9/mm，微带线 5.9ps/mm。见注 3
USBx_P 与 USBx_N 之间的最大对内偏斜	7.5	ps	

注意：




1. 若部分布线经过柔性电缆，该长度应计入最大走线长度/延迟计算，且差分对建议采用 85Ω 走线阻抗。
2. 最多四个信号过孔可共用一个 GND 回流过孔。
3. CMC = 共模扼流圈。SW = 模拟开关
4. 通常无需调整 USB 驱动强度、压摆率和端接值设置；如需调整，必须采用相对于默认值的偏移量，不可覆盖这些默认值。





7.1.2 USB 3.2 设计指南


以下要求适用于 USB 3.2 PHY 接口。Jetson AGX Orin 最高支持 USB Gen2x1（10 Gbps）。

表 7-12. USB 3.2 接口信号布线要求

参数	要求	单位	注释
规格说明			
数据速率 / UI 周期 GEN1 GEN2	 5.0 / 200 10.0 / 100	 Gbps / ps	设备模式仅支持 GEN1 速率。
最大负载数量	1	负载	
端接	90 差分	Ω	TX 和 RX 的片上端接
插入损耗（IL） GEN1 主机（Type C） GEN1 主机（Type A） GEN1 设备（Type C） GEN1 设备（Micro AB） GEN2 双角色模式） 谐振凹陷频率	 ≥ -3.8 ≥ -7.3 ≥ -3.8 ≥ -2.5 [*] ≥ -4.5 > 8	 dB @ 2.5GHz dB @ 2.5GHz dB @ 2,5GHz dB @ 2.5GHz dB @ 5GHz GHz	仅考虑 PCB（和连接器），不包含 CMC、ESD 和 Mux 等附加元件。包含连接器。对于 Gen2，各类连接器的损耗预算相同。对于双角色模式，主机和设备的损耗预算相同 [*] 考虑 Gen1 测试夹具损耗

参数	要求	单位	注释
时域反射计（TDR）凹陷 GEN1 GEN2	 75 75	 Ω	 @ Tr = 200ps（10%-90%） @ Tr = 61ps（10%-90%）
近端串扰（NEXT）	≤ –45	dB	每组 TX-RX NEXT 的 DC – 5GHz
IL/NEXT 曲线 		TDR 曲线 	
阻抗			
走线阻抗：差分对 / 单端	85 / 43	Ω	±15%。固有差分阻抗，不考虑其他走线对的耦合
参考平面	GND		
走线长度（延迟）/偏斜			
走线损耗特性： GEN1 GEN2	 < 0.6 < 1	 dB/in @ 2.5 GHz dB/in @ 5G Hz	基于介质材料 EM370(Z)。 以下最大长度依据此 特性推导。若损耗特性变化， 必须重新定义长度约束。 注意，受湿度影响，微带线损耗可能与带状线相近。
以下最大长度（延迟）依据上述走线损耗特性推导。若损耗 特性变化，必须重新定义长度（延迟）约束。 支持 Gen2 的走线损耗曲线基于介质材料 EM370(5)。损耗曲线见“USB3 LOSS BUDGET”工作表。 注意，受湿度影响，微带线损耗可能与带状线相近			
扇出区域 – 最大长度	11	mm	最小走线宽度和间距
最大走线长度（延迟） GEN1 主机 GEN1 设备 GEN2 主机或设备	 160 (1071) 107 (714) 114 (765)	 mm（ps）	假定使用带状线（6.7ps/mm）。 使用 CMC 时长度减少 = 30mm（GEN1/2） 使用 ESD 时长度减少 = 10mm（GEN1）， 12.5mm（GEN2）。
最大对内偏斜（RX/TX_N 至 RX/TX_P）	0.15 (1)	mm（ps）	不要在扇出区域内进行 等长匹配。走线长度（延迟）匹配 应在不连续点之前完成。见 注 2
差分对非耦合长度（延迟）	6.29 (41.9)	mm（ps）	
TX/RX 不交错时的走线间距			
TX-RX 串扰对 PCB 走线布线至关重要。理想方案是将 TX 和 RX 布设在不同层。			
若布设在同一层，强烈建议不要交错布设 TX 和 RX 通道			
若扇出区域必须交错布线，所有对间间距应遵循 inter-SNEXT（TX/RX 对间间距）规则			
建议扇出走线采用最小宽度，以增大对间间距			
不要在扇出区域使用蛇形布线补偿对内偏斜			
			

参数	要求	单位	注释
最小 inter-SNEXT（TX/RX 之间） 扇出 主布线	 4.85x 3x	介质厚度	这是推荐的尺寸，用于 满足 NEXT 要求。 假定采用 GSSG 结构中的 带状线结构（也适用于宽边耦合带状线 结构）
最大长度 扇出（LBRK） 主布线	 11 最大走线长度 - L_{BRK}	mm	
TX/RX 交错时的走线间距			
最大对间间距、至平面和 SMT 焊盘的间距， 以及至无关高速信号的间距 微带线 . 带状线	 4x / 3x	 介质厚度	
过孔			
拓扑	推荐 Y 形布局。保持 对称		Y 形布局有助于 抑制串扰。它 可降低 对间距离的 限制。审查 是必需的（NEXT/FEXT 检查），若过孔 放置未采用 Y 形布局。 
GND 过孔	GND 过孔应尽可能相对于 数据对过孔对称放置。最多 4 个信号 过孔（2 个差分对）可共用一个 GND 回流过孔		GND 过孔用于维持回流路径，但 其抑制串扰的能力有限
最大过孔数量 PTH 过孔 微孔	 若全部为 PTH 过孔，则为 4 不限		 只要总通道损耗满足 IL 规格
最大过孔残桩长度	0.4	mm	较长过孔残桩需审查（检查 IL 和谐振 凹陷）
蛇形线			
最小弯曲角度	135	deg（a）	
尺寸 最小 A 间距 最小 B、C 长度 最小迂回宽度	 4x 1.5x 3x	 走线宽度	必须注意 S1 ，以 考虑与 相邻对的串扰。 
附加元件			
放置顺序	SoC – AC 电容 – 共模扼流圈 – ESD – 设备/连接器		
			
AC 电容			
TX 电容值 – 最小/最大	100/265	nF	推荐 100nF。仅 TX 对需要 ，当布线至连接器时。
RX 电容值（连接器情形）– 最小/最大	297/363	nF	可选。若放置，推荐 330nF。
位置（至相邻不连续点的最大长度）	8	mm	不连续点指连接器、过孔或元件 焊盘

参数	要求	单位	注释
挖空	建议在电容下方/上方的 GND/PWR 挖空		若 AC 电容封装为 0603 或更大，则必须挖空
ESD			
最大结电容（IO 至 GND） GEN1 GEN2	 0.8 0.35	 pF	GEN1：例如 SEMTECH RClamp0524p GEN2：例如 TPD4E02B04DQA
封装焊盘	焊盘应位于网络路径上，不应位于走线残桩上		
位置（至相邻不连续点的最大长度）	8	mm	不连续点指连接器、过孔或元件焊盘
共模扼流圈			
共模阻抗 @ 100 MHz（最小/最大） GEN1 GEN2	 65/90 5/35	 Ω	Gen1：TDK ACM2012D-900-2P 或其他 Sdd21 更小的器件 Gen2：选型优先顺序从最小 Sdd21 至最大 Sdd21 NFG0QHB542HS2 -> TCM0605S_120 -> NFG0QHB372HS2 -> NFG0QHB242HS2 -> TCM0605S_350 添加 CMC 解决 wifi 灵敏度下降问题 - Wifi/BT 2.4G：NFG0QHB242HS2 - Wifi 5.0G：NFG0QHB542HS2 - 若 2.4G 和 5G 均有问题，尝试 NFG0QHB372HS2
最大 Rdc	0.3	Ω	
差分 TDR 阻抗	90	Ω @TR-200 ps (10%-90%)	
最小 Sdd21 @ 2.5 GHz	2.22	dB	
最大 Scc21 @ 2.5 GHz	19.2	dB	
位置（靠近任一相邻不连续点）	8	mm	不连续点：连接器、过孔或其他附加元件。
FPC（柔性印制电路板的额外长度）			
PCB 走线计算（最大长度/延迟等）应包含 FPC 布线			
特性阻抗	与 PCB 相同		
损耗特性	强烈建议性能相当于 PCB 或更好		若性能比 PCB 差，则 PCB 和 FPC 的长度（延迟）必须重新估算
连接器			
SMT 连接器 GND 挖空			信号焊盘下方的 GND 平面应挖空。挖空尺寸应与焊盘尺寸相同。
连接器类型			使用的连接器必须通过 USB-IF 认证

注意：

1. 最多四个信号过孔可共用一个 GND 回流过孔
2. 建议在过孔或任何不连续点之前，将走线长度/延迟匹配至 <1ps，以尽量降低共模转换。
3. GND 过孔应尽可能相对于数据对过孔对称放置。

7.1.3 通用 USB 布线指南

若至 USB 设备或 USB 连接器的布线包含柔性电缆或第 2 块 PCB，计算最大走线和偏斜时，必须采用包括所有 PCB 和柔性电缆在内的总布线。

关键 USB 相关走线应远离其他信号走线、无关电源走线和区域或电源元件。

表 7-13. 首版电路板推荐的 USB 观测测试点

推荐测试点	位置
每条 USB 2.0 数据线（USBx_N/P）各一个	靠近 Orin 模块连接器和 USB 设备。USB 连接器引脚可作为测试点。
每条使用的 USB 3.2 输出线（TXn_N/P）各一个	靠近 USB 设备。USB 连接器引脚可作为测试点
每条 USB 3.2 输入线（RXn_N/P）各一个	靠近 Orin 模块连接器。

7.2 PCI Express

Orin 模块提供 22 条可用于 PCIe 的通道。所有 PCIe 接口均支持根端口。仅接口 C5 和 C7 支持端点模式。RX/TX 通道引脚说明见表 7-1、表 7-2 和表 7-3。支持通道反转和极性反转（P/N 交换）。

表 7-14. PCIe 时钟引脚说明

引脚	模块引脚名称	SoC 信号	用途/说明	方向	引脚类型
E14	PEX_CLK0_N	SF_PCIE7_CLK_N	控制器 #7 的 PCIe 输出参考时钟。	输出	PCIe 差分对
E15	PEX_CLK0_P	SF_PCIE7_CLK_P			
F17	PEX_CLK1_N	SF_PCIE0_CLK_N	控制器 #0 的 PCIe 输出参考时钟。	输出	PCIe 差分对
F16	PEX_CLK1_P	SF_PCIE0_CLK_P			
E18	PEX_CLK2_N	SF_PCIE8_CLK_N	控制器 #8 的 PCIe 输出参考时钟。未使用	输出	PCIe 差分对
E19	PEX_CLK2_P	SF_PCIE8_CLK_P			
F21	PEX_CLK3_N	SF_PCIE10_CLK_N	控制器 #10 的 PCIe 输出参考时钟。未使用	输出	PCIe 差分对
F20	PEX_CLK3_P	SF_PCIE10_CLK_P			
E22	PEX_CLK4_N	SF_PCIE4_CLK_N	控制器 #4 的 PCIe 输出参考时钟。	输出	PCIe 差分对
E23	PEX_CLK4_P	SF_PCIE4_CLK_P			
F25	PEX_CLK5_N	SF_PCIE5_CLK_N	控制器 #5 的 PCIe 输出参考时钟。	输出	PCIe 差分对
F24	PEX_CLK5_P	SF_PCIE5_CLK_P			
F33	UPHY_REFCLK3_N	SF_PCIE6_CLK_N	控制器 #6 的 PCIe 输出参考时钟。未使用	输出	PCIe 差分对
F32	UPHY_REFCLK3_P	SF_PCIE6_CLK_P			
D48	PEX_CLK6_N	SF_PCIE1_CLK_N	控制器 #1 的 PCIe 输出参考时钟。	输出	PCIe 差分对
D49	PEX_CLK6_P	SF_PCIE1_CLK_P			
E26	UPHY_REFCLK1_N	HS_UPHY2_REFCLK1_N	UPHY 块 2 参考时钟 1。这是控制器 #7 用作以下类型时的 REFCLK：端点。	输入	PCIe 差分对
E27	UPHY_REFCLK1_P	HS_UPHY2_REFCLK1_P			
F29	UPHY_REFCLK2_N	HS_UPHY2_REFCLK2_N	UPHY 块 2 参考时钟 2。这是 MGBE 的 REFCLK。	输入	PCIe 差分对
F28	UPHY_REFCLK2_P	HS_UPHY2_REFCLK2_P			
E31	UPHY_REFCLK0_N	HS_UPHY1_REFCLK0_N	UPHY 块 1 参考时钟 0。这是控制器 #5 用作以下类型时的 REFCLK：端点。	输入	PCIe 差分对
E30	UPHY_REFCLK0_P	HS_UPHY1_REFCLK0_P			
C38	UPHY_REFCLK4_N	HS_UPHY1_REFCLK1_N	UPHY 块 1 参考时钟 1。这是控制器 #6 用作以下类型时的 REFCLK：端点。未使用。	输入	PCIe 差分对
C39	UPHY_REFCLK4_P	HS_UPHY1_REFCLK1_P			

注：方向列中，输出表示从 Orin 模块输出，输入表示输入 Orin 模块，双向表示双向信号。由于方向针对模块，可能与 Orin 引脚复用的编程设置不完全一致，因为后者针对 SoC 层面。

表 7-15. PCIe 控制引脚说明

引脚	模块引脚名称	SoC 信号	用途/说明	方向	引脚类型
E11	PEX_C0_CLKREQ_N	GP187_PCIE7_CLKREQ_N	控制器 #7 的 PCIe 时钟请求。47KΩ 在模块上拉至 3.3V。	双向	开漏，3.3V
D9	PEX_C1_CLKREQ_N	GP175_PCIE0_CLKREQ_N	控制器 #0 的 PCIe 时钟请求。47KΩ 上拉至模块上的 3.3V。	双向	
J11	PEX_C2_CLKREQ_N	GP189_PCIE8_CLKREQ_N	控制器 #8 的 PCIe 时钟请求。未使用。模块上以 47KΩ 上拉至 3.3V。	双向	
J10	PEX_C3_CLKREQ_N	GP193_PCIE10_CLKREQ_N	控制器 #10 的 PCIe 时钟请求。未使用。模块上以 47KΩ 上拉至 3.3V。	双向	
G8	PEX_C4_CLKREQ_N	GP183_PCIE4_CLKREQ_N	控制器 #4 的 PCIe 时钟请求。47KΩ 在模块上拉至 3.3V。	双向	
C8	PEX_C5_CLKREQ_N	GP210_PCIE5_CLKREQ_N	控制器 #5 的 PCIe 时钟请求。47KΩ 上拉至模块上的 3.3V。	双向	
L19	PEX_C6_CLKREQ_N	GP212_PCIE6_CLKREQ_N	控制器 #6 的 PCIe 时钟请求。未使用。模块上以 47KΩ 上拉至 3.3V。	双向	
B37	PEX_C7_CLKREQ_N	GP177_PCIE1_CLKREQ_N	控制器 #1 的 PCIe 时钟请求。47KΩ 在模块上拉至 3.3V。	双向	
A38	PEX_C8_CLKREQ_N	GP181_PCIE3_CLKREQ_N	控制器 #3 的 PCIe 时钟请求。未使用。模块上以 47KΩ 上拉至 3.3V。	双向	
D10	PEX_C0_RST_N	GP188_PCIE7_RST_N	控制器 #7 的 PCIe 复位。4.7KΩ 上拉至模块上的 3.3V。	输出	开漏，3.3V
B9	PEX_C1_RST_N	GP176_PCIE0_RST_N	控制器 #0 的 PCIe 复位。4.7KΩ 上拉至模块上的 3.3V。	输出	
K10	PEX_C2_RST_N	GP190_PCIE8_RST_N	控制器 #8 的 PCIe 复位。未使用。4.7KΩ 在模块上拉至 3.3V。	输出	
K9	PEX_C3_RST_N	GP194_PCIE10_RST_N	控制器 #10 的 PCIe 复位。未使用。4.7KΩ 在模块上拉至 3.3V。	输出	
J9	PEX_C4_RST_N	GP184_PCIE4_RST_N	控制器 #4 的 PCIe 复位。4.7KΩ 上拉至模块上的 3.3V。	输出	
H10	PEX_C5_RST_N	GP211_PCIE5_RST_N	控制器 #5 的 PCIe 复位。4.7KΩ 上拉至模块上的 3.3V。	输出	
L18	PEX_C6_RST_N	GP213_PCIE6_RST_N	控制器 #6 的 PCIe 复位。未使用。4.7KΩ 在模块上拉至 3.3V。	输出	
B36	PEX_C7_RST_N	GP178_PCIE1_RST_N	控制器 #1 的 PCIe 复位。4.7KΩ 上拉至模块上的 3.3V。	输出	
A39	PEX_C8_RST_N	GP182_PCIE3_RST_N	控制器 #3 的 PCIe 复位。未使用。4.7KΩ 在模块上拉至 3.3V。	输出	
A8	PEX_WAKE_N	GP185_PCIE_WAKE_N	PCIe 唤醒。所有 PCIe 接口共用唤醒信号。模块上以 47KΩ 上拉至 3.3V。	输入	

注意：

1. 方向列中，输出表示从 Orin 模块输出，输入表示输入 Orin 模块，双向表示双向信号。由于方向针对模块，可能与 Orin 引脚复用的编程设置不完全一致，因为后者针对 SoC 层面。
2. 本表中 PEX_Cx_RST_N 和 PCIE_WAKE_N 信号的方向适用于其用作对应 PCIe 功能时。若用作 GPIO，则为双向。

图 7-3. PCIe 信号连接（根端口）





图 7-4. PCIe 信号连接（端点）



注意：

- 若直接连接设备，载板上的 SoC RX 线（设备 TX 线）需要 AC 电容。以下情况不在载板上放置：连接至 PCIe 或 M.2 连接器。此时，AC 电容位于插入这些连接器的适配板上。
- 正确的 AC 电容值请参见设计指南。
- PCIe RX/TX 信号符合 PCIe SIG 要求，并兼容 HCSL。
- PCIe REFCLK 输入和 PCIEx_CLK 时钟输出符合 PCIe CEM 规格说明的“REFCLK DC 规格和 AC 时序要求”。这些时钟兼容 HCSL。

表 7-16. 模块接口配置为根端口时的 PCIe 信号连接

模块引脚名称	类型	端接	说明
PCIe 接口 C0（x1）– 用作根端口（仅支持根端口）			
UPHY_TX0_P/N（SoC UPHY0 通道 0）	DIFF OUT	串联电容（见设计指南中的电容值）	差分发送数据对：连接至 PCIe 连接器的 TX+/– 引脚，或 PCIe 设备的 RX_+/– 引脚，设备，通过 AC 电容连接。
UPHY_RX0_P/N（SoC UPHY0 通道 0）	DIFF IN	串联电容（见设计指南中的电容值），若设备位于主 PCB 上。	差分接收数据对：连接至 PCIe 连接器的 RX_+/– 引脚，或 PCIe 设备的 TX_+/– 引脚，设备，通过 AC 电容连接。
PEX_CLK1_N/P	DIFF OUT	通常不需要串联电容。请检查端点设备的要求。	差分参考时钟输出：连接至 PCIe 设备/连接器的 REFCLK_+/– 引脚。
PEX_C1_CLKREQ_N	I/O	模块上以 47 kΩ 上拉至 VDDIO_AO_3V3.	UPHY_REFCLKx 的 PEX 时钟请求：连接至设备/连接器的 CLKREQ 引脚
PEX_C1_RST_N	O	模块上以 4.7 kΩ 上拉至 VDDIO_AO_3V3	PEX 复位：连接至 PERST 引脚，位于设备/连接器。
PCIe 接口 C1（x1）– 用作根端口（仅支持根端口）			
UPHY_TX21_P/N（SoC UPHY0 通道 1）	DIFF OUT	串联电容（见设计指南中的电容值）	差分发送数据对：连接至 PCIe 连接器的 TX+/– 引脚，或 PCIe 设备的 RX_+/– 引脚，设备，通过 AC 电容连接。
UPHY_RX21_P/N（SoC UPHY0 通道 1）	DIFF IN	串联电容（见设计指南中的电容值），若设备位于主 PCB 上。	差分接收数据对：连接至 PCIe 连接器的 RX_+/– 引脚，或 PCIe 设备的 TX_+/– 引脚，设备，通过 AC 电容连接。
PEX_CLK6_N/P	DIFF OUT		差分参考时钟输出：连接至 PCIe 设备/连接器的 REFCLK_+/– 引脚。
PEX_C7_CLKREQ_N	I/O	模块上以 47 kΩ 上拉至 VDDIO_AO_3V3.	UPHY_REFCLKx 的 PEX 时钟请求：连接至设备/连接器的 CLKREQ 引脚
PEX_C7_RST_N	O	模块上以 4.7 kΩ 上拉至 VDDIO_AO_3V3	PEX 复位：连接至 PERST 引脚，位于设备/连接器。
PCIe 接口 C4（最高 x4）– 用作根端口（仅支持根端口）			
UPHY_TX[11:10,23:22]_P/N（SoC UPHY0 通道 [7:4]	DIFF OUT	串联电容（见设计指南中的电容值）	差分发送数据对：连接至 PCIe 连接器的 TX+/– 引脚，或 PCIe 设备的 RX_+/– 引脚，设备，通过 AC 电容连接。
UPHY_RX[11:10,23:22]_P/N（SoC UPHY0 通道 [7:4]	DIFF IN	串联电容（见设计指南中的电容值），若设备位于主 PCB 上。	差分接收数据对：连接至 PCIe 连接器的 RX_+/– 引脚，或 PCIe 设备的 TX_+/– 引脚，设备，通过 AC 电容连接。
PEX_CLK4_N/P	DIFF OUT		差分参考时钟输出：连接至 PCIe 设备/连接器的 REFCLK_+/– 引脚。
PEX_C4_CLKREQ_N	I/O	模块上以 47 kΩ 上拉至 VDDIO_AO_3V3.	UPHY_REFCLKx 的 PEX 时钟请求：连接至设备/连接器的 CLKREQ 引脚
PEX_C4_RST_N	O	模块上以 4.7 kΩ 上拉至 VDDIO_AO_3V3	PEX 复位：连接至 PERST 引脚，位于设备/连接器。
PCIe 接口 C5（最高 x8）– 用作根端口			
UPHY_TX[19:12]_P/N（SoC UPHY1 通道 [7:0]	DIFF OUT	串联电容（见设计指南中的电容值）	差分发送数据对：连接至 PCIe 连接器的 TX+/– 引脚，或 PCIe 设备的 RX_+/– 引脚，设备，通过 AC 电容连接。


模块引脚名称	类型	端接	说明
UPHY_RX[19:12]_P/N （SoC UPHY1 通道 [7:0]	DIFF IN	串联电容（见设计指南中的电容值），若设备位于主 PCB 上。	差分接收数据对：连接至 PCIe 连接器的 RX_+/– 引脚，或 PCIe 设备的 TX_+/– 引脚，设备，通过 AC 电容连接。
PEX_CLK5_N/P	DIFF OUT		差分参考时钟输出：连接至 PCIe 设备/连接器的 REFCLK_+/– 引脚。
PEX_C5_CLKREQ_N	I/O	模块上以 47 kΩ 上拉至 VDDIO_AO_3V3.	UPHY_REFCLKx 的 PEX 时钟请求：连接至设备/连接器的 CLKREQ 引脚
PEX_C5_RST_N	O	模块上以 4.7 kΩ 上拉至 VDDIO_AO_3V3	PEX 复位：连接至 PERST 引脚，位于设备/连接器。
PCIe 接口 C7（最高 x8）– 用作根端口			
UPHY_TX[9:2]_P/N （SoC UPHY2 通道 [7:0]	DIFF OUT	串联电容（见设计指南中的电容值）	差分发送数据对：连接至 PCIe 连接器的 TX+/– 引脚，或 PCIe 设备的 RX_+/– 引脚，设备，通过 AC 电容连接。
UPHY_RX[9:2]_P/N （SoC UPHY2 通道 [7:0]	DIFF IN	串联电容（见设计指南中的电容值），若设备位于主 PCB 上。	差分接收数据对：连接至 PCIe 连接器的 RX_+/– 引脚，或 PCIe 设备的 TX_+/– 引脚，设备，通过 AC 电容连接。
PEX_CLK0_N/P	DIFF OUT		差分参考时钟输出：连接至 PCIe 设备/连接器的 REFCLK_+/– 引脚。
PEX_C0_CLKREQ_N	I/O	模块上以 47 kΩ 上拉至 VDDIO_AO_3V3.	UPHY_REFCLKx 的 PEX 时钟请求：连接至设备/连接器的 CLKREQ 引脚
PEX_C0_RST_N	O	模块上以 4.7 KΩ 上拉至 VDDIO_AO_3V3	PEX 复位：连接至 PERST 引脚，位于设备/连接器。
共用			
PEX_WAKE_N	I	以 47 KΩ 上拉至模块上的 VDDIO_AO_3V3。	PEX 唤醒：连接至 WAKE 引脚，位于设备或连接器

表 7-17. 模块接口配置为端点时的 PCIe 信号连接

模块引脚名称	类型	端接	说明
PCIe 接口 C5（最高 x8）– 用作端点			
UPHY_TX[19:12]_P/N （SoC UPHY1 通道 [7:0]	DIFF OUT	串联电容（见设计指南中的电容值）	差分发送数据对：连接至 PCIe 连接器的 TX+/– 引脚，或以下器件的 RX_+/– 引脚：PCIe 设备，通过 AC 电容连接。
UPHY_RX[19:12]_P/N （SoC UPHY1 通道 [7:0]	DIFF IN	串联电容（见设计指南中的电容值），若设备位于主 PCB 上。	差分接收数据对：连接至 PCIe 连接器的 RX_+/– 引脚，或以下器件的 TX_+/– 引脚：PCIe 设备，通过 AC 电容连接。
UPHY_REFCLK0_N/P	DIFF IN	33 Ω 串联电阻靠近时钟源。49.9Ω 电阻接 GND，每条线上均有，靠近端点设备。若下述器件要求，则需 AC 电容：时钟源器件。	差分参考时钟输入：连接至 100 MHz 时钟源，或 REFCLK_+/– 引脚，位于 PCIe 连接器。
PEX_C5_CLKREQ_N	I/O	模块上以 47 kΩ 上拉至 VDDIO_AO_3V3.	PEX 时钟请求：连接至 CLKREQ 引脚，位于设备/连接器。
PEX_C5_RST_N	I	模块上以 4.7 kΩ 上拉至 VDDIO_AO_3V3	PEX 复位：连接至 PERST 引脚，位于设备/连接器。
PCIe 接口 C7（最高 x8）– 用作端点			
UPHY_TX[9:2]_P/N （SoC UPHY2 通道 [7:0]	DIFF OUT	串联电容（见设计指南中的电容值）	差分发送数据对：连接至 PCIe 连接器的 TX+/– 引脚，或以下器件的 RX_+/– 引脚：PCIe 设备，通过 AC 电容连接。
UPHY_RX[9:2]_P/N （SoC UPHY2 通道 [7:0]	DIFF IN	串联电容（见设计指南中的电容值），若设备位于主 PCB 上。	差分接收数据对：连接至 PCIe 连接器的 RX_+/– 引脚，或以下器件的 TX_+/– 引脚：PCIe 设备，通过 AC 电容连接。
UPHY_REFCLK1_N/P	DIFF IN	33 Ω 串联电阻靠近时钟源。49.9Ω 电阻接 GND，每条线上均有，靠近端点设备。若下述器件要求，则需 AC 电容：时钟源器件。	差分参考时钟输入：连接至 100 MHz 时钟源，或 REFCLK_+/– 引脚，位于 PCIe 连接器。
PEX_C0_CLKREQ_N	I/O	模块上以 47 kΩ 上拉至 VDDIO_AO_3V3.	PEX 时钟请求：连接至 CLKREQ 引脚，位于设备/连接器。

模块引脚名称	类型	端接	说明
PEX_C0_RST_N	I	模块上以 4.7 kΩ 上拉至 VDDIO_AO_3V3	PEX 复位：连接至 PERST 引脚，位于设备/连接器。
共用			
PEX_WAKE_N	I	47 kΩ 上拉至 VDDIO_AO_3V3，位于模块上。	PEX 唤醒：接口配置为以下类型时不使用：端点

图 7-5. PCIe Jetson AGX Orin RP 至 Jetson AGX Orin EP 连接示例



注意：
配置：图 7-5 示例中，根端口和端点均采用 PCI 控制器 #5（C5）。
根端口或端点也可采用 C5 或 C7 的其他配置。

SRNS：使用独立参考时钟无扩频（SRNS）会禁用扩频时钟（SSC）；因此，必须考虑禁用 SSC 后的 EMI 影响。

表 7-18. AGX Orin RP 至 AGX Orin EP 的 PCIe 信号连接

模块引脚名称	类型	端接	说明
UPHY_TX[19:12]_P/N UPHY_RX[19:12]_P/N （SoC UPHY1 通道 [7:0]	DIFF OUT	串联电容（见设计指南中的电容值）	差分发送/接收数据对：通过 AC 电容将 AGX Orin 根端口 TX 引脚连接至 AGX Orin 端点 RX 引脚。通过 AC 电容将 AGX Orin 端点 TX 引脚通过 AC 电容连接至 AGX Orin 根端口 RX 引脚。
PEX_CLK5_P/N	DIFF OUT		PCIe 参考时钟（控制器 C5）。将根端口 AGX Orin 的 PEX_CLK5 从根端口 AGX Orin 连接至 UPHY_REFCLK0_P/N，位于端点 AGX Orin。若采用 SRNS 选项，则用作备用。
UPHY_REFCLK0_P/N	DIFF IN		

模块引脚名称	类型	端接	说明
PEX_C5_CLKREQ_N（控制器 C5） 根端口 端点	 I O	RP 与 EP 之间隔离（见图 7-5）。	PEX_CLK5_P/N 的 PCIe 时钟请求（控制器 C5）。连接至每个 Orin 设备的 CLKREQ_N 引脚，相连（RP 至 EP）。
PEX_C5_RST_N（控制器 C5） 根端口 端点	 O I	RP 与 EP 之间隔离（见图 7-5）。	PCIe 复位：连接至每个 Orin 的 RST_N 引脚设备，相连（RP 至 EP）。
PEX_WAKE_N 根端口 端点	 I O	RP 与 EP 之间隔离（见图 7-5）。	PCIe 唤醒：连接至每个 ORIN 的 WAKE 引脚设备，相连（RP 至 EP）。
端点就绪（EP_READY_N） GPIO38（控制器 C5） 根端口 端点 这些引脚为推荐值。也可使用其他 GPIO。见说明。	 I O	RP 与 EP 之间隔离 通过 4.7 kΩ 上拉至 1.8V 电源轨，该电源轨与 GPIO 对应，位于两侧（见图 7-5）。	EP 就绪：从 Orin 根端口（RP）连接至 Orin 端点（EP）上的对应引脚。引脚类型应为 DD，上电复位值应为三态。EP 将信号驱动为低，向 RP 表示已准备好建立链路。 根端口（RP）。RP 应已将 GPIO 配置为中断并设置上拉。当信号变低时，RP 将尝试与 EP 建立链路。

注意：
端点：表中仅提及 C5；C7 也可作为端点。若使用，应使用该控制器对应的 CLKREQ 和 RST 引脚。若本配置未使用该控制器，可采用 C5 所示的端点就绪信号。也可选择其他一个或多个 GPIO。所用 GPIO 均应为 DD 类型，并在上电时呈三态。


SRNS：使用独立参考时钟无扩频（SRNS）会禁用扩频时钟（SSC）；因此，禁用 SSC 后的 EMI 影响必须予以考虑。




7.2.1 最高 Gen4 的 PCIe 设计指南

表 7-19 详细列出了最高 Gen4 的 PCIe 设计指南。

表 7-19. 最高 Gen4 的 PCIe 接口信号布线要求

参数	要求	单位	注释
规格说明			
数据速率 / UI 周期	16.0 / 62.5	Gbps / ps	
拓扑	点对点		单向、差分。由 100MHz 公共参考时钟驱动
端接	43	Ω	P 和 N 对 GND 的单端值
阻抗			
走线阻抗 差分 / 单端	 85 / 50	 Ω	±15%
参考平面	GND		
玻纤编织效应（仅 GEN4 需要）	• 使用展开玻纤（更密的编织），替代普通玻纤（稀疏编织），以尽量降低对内偏斜		之字形布线示例

参数	要求	单位	注释
	• 使用之字形走线替代直线，以尽量降低偏斜，这是 PCIe gen4 设计的强制要求		
间距			
走线间距（带状线） 对 – 对 至平面和电容焊盘 至无关高速信号	 4x 4x 4x	介质厚度	TX 和 RX 不应布设在同一层。若设计必须如此，则不应交错布线，且最近的 RX 与 TX 通道之间的间距必须为 9x 介质厚度。
长度/偏斜			
扇出区域（最大延迟）	41.9	ps	最小宽度和间距。4x 或更大介质厚度的间距更佳
Gen 4.0 最大走线： 直连设备： 插入损耗 / 长度（延迟） 布线至第 2 个 Orin 模块 插入损耗 / 长度（延迟） 布线至 M.2（NVMe）连接器/卡： 插入损耗 / 长度（延迟）	 -20.51 / 345 (2208) -14.74 / 248 (1587) -11.01 / 185 (1185)	dB / mm（ps）	直连设备的插入损耗预算适用于 PCB 布线、连接器和终端设备（见注 1）。假定采用 EM-370(Z) PCB 材料进行长度/延迟计算： Gen 4.0：-1.51 dB/in @ 8Ghz Gen 3.0：-0.86 dB/in @ 4GHz 长度转延迟计算假定为 6.4 ps/mm（带状线和微带线的平均值）。 第 2 个 Orin 模块的假定损耗为： Gen 4.0：-8 dB @ 8GHz Gen 3.0：-6.5 dB @4GHz M.2 连接器/卡的假定损耗为： Gen 4.0：-9.5 dB @ 8GHz Gen 3.0：-8.2 dB @4GHz
Gen 3.0 最大走线： 直连设备： 插入损耗 / 长度（延迟） 布线至第 2 个 Orin 模块 插入损耗 / 长度（延迟） 布线至 M.2（NVMe）连接器/模块： 插入损耗 / 长度（延迟）	 -15.8 / 467 (2987) -10.5 / 310 (1985) -7.6 / 224 (1437)	dB / mm（ps）	
从设备/连接器到 PCB 过孔的最大延迟	41.9	ps	最大距离：设备焊球或连接器引脚至首个 PCB 过孔。
PCB 对内偏斜	0.15 (1)	mm（ps）	进行走线长度（延迟）匹配，须在遇到不连续点之前。
在以下位置之间进行对内匹配： 相邻不连续点	0.15 (1)	mm（ps）	
差分对非耦合延迟	41.9	ps	
过孔			
过孔放置	GND 过孔应尽可能相对于数据对过孔对称放置。GND 过孔距离应小于 1x 差分对过孔间距		
最大过孔数量	4		使用微孔或背钻过孔；不允许存在过孔残桩。
最大过孔残桩长度	N/A		不允许

参数	要求	单位	注释
AC 电容			
数值　　最小/最大	0.22	uF	20%，0402 X5R 或更好。仅在布线至连接器时 TX 对需要。应靠近 TX 侧放置。
挖空	焊盘正下方的平面挖空， 尺寸比焊盘大 ~0.1mm， 是必需的。		
蛇形线（见 USB 3.2 指南）			
蛇形线			
最小弯曲角度	135	deg（a）	必须注意 S1， 以考虑 与相邻对的串扰 
尺寸 最小 A 间距 最小 B、C 长度 最小迂回宽度	 4x 1.5x 3x	走线宽度	
其他			
GND 填充规则	移除悬浮或起天线作用的不必要 GND 填充		
连接器			
挖空	金手指区域焊盘下方的所有层挖空， 尺寸比焊盘大 ~0.15mm， 为推荐做法。		
PEX_TX/RX 等关键 PCIe 走线应远离其他信号走线、无关电源走线/区域或电源元件			

注：“直连设备”的走线长度/延迟未计入终端设备和所用连接器的损耗。应先减去终端设备/连接器损耗以调整损耗预算。若 PCB 材料损耗不同于假定的 EM-370(Z) PCB 材料，可能也需调整长度/延迟。

图 7-6. 插入损耗 S 参数曲线（SDD21）




图 7-7. 插入损耗 S 参数曲线（SDD11）




表 7-20. 首版电路板推荐的 PCIe 观测测试点

推荐测试点	位置
每条使用的 PCIe TX_+/– 输出线各一个。	靠近 PCIe 设备。连接器引脚可作为测试点，若可触及。
每条使用的 PCIe RX_+/– 输入线各一个。	靠近 Orin 模块连接器。

7.3 MGBE

Orin 模块支持 Orin SoC 上的一个多千兆以太网（MGBE）接口：MGBE 控制器 #0。Orin MGBE 控制器与外部设备（例如以太网 PHY 和交换机）可通过 XFI 或 SFI 差分连接通信，支持 5 Gbps 和 10 Gbps 的 XFI 或 SFI 通道线路速率。


表 7-21. MGBE MDIO 引脚说明

引脚	模块引脚名称	SoC 信号	用途/说明	方向	引脚类型
H51	GPIO26	GP86_XFI0_MDC	MGBE C0 管理时钟	双向	CMOS – 1.8V
K49	GPIO25	GP85_XFI0_MDIO	MGBE C0 管理数据	双向	CMOS – 1.8V

注：方向列中，输出表示从 Orin 模块输出，输入表示输入 Orin 模块，双向表示双向信号。由于方向针对模块，可能与 Orin 引脚复用的编程设置不完全一致，因为后者针对 SoC 层面。

Orin 模块 MGBE 与 10G 以太网 PHY 之间的 MGBE 连接示例见图 7-8。

图 7-8. MGBE 连接示例 – 10G 以太网 PHY



注：正确的 AC 电容值见表 7-25。

表 7-22. MGBE 信号连接

引脚（功能）名称	类型	端接	说明
MGBE0			
UPHY_RX6_N/P	DIFF IN	100nF	MGBE0 RX 差分信号：连接至外部设备的 TX_P/N（PHY/交换机），通过 AC 电容连接
UPHY_TX6_N/P	DIFF OUT	100nF	MGBE0 TX 差分信号：连接至外部设备的 RX_P/N（PHY/交换机），通过 AC 电容连接
SPI3_MISO (RST_0)	O		连接至外部 PHY 或交换机的复位输入
SPI3_CS0_N (INT_0)	I		连接至外部 PHY 或交换机的中断输出
共用			
UPHY_REFCLK2_P/N	DIFF IN		MGBE 参考时钟：连接至外部 156.25 MHz 振荡器，规格见表 7-24。连接详情请参见图 7-8。

7.3.1 MDIO 接口

管理数据输入/输出（MDIO）接口是双信号串行总线，由以太网系列 IEEE 802.3 标准定义。Orin 模块 MGBE 接口具有 MDIO 接口，如表 7-23 所示。该接口可连接至外部 PHY 或交换机，使 Orin 能访问这些设备的控制和状态寄存器。

表 7-23. MGBE MDIO 信号连接

信号名称	类型	端接	说明
MGBE0			
GPIO25 (MDIO_0)	I/O	1.5kΩ 接至 1.8V，位于模块上	MGBE0 MD IO：连接至外部 PHY 或交换机的 MDIO 引脚。
GPIO26 (MDC_0)	O		MGBE0 MD 时钟：连接至外部 PHY 或交换机的 MDC 引脚
注：根据 IEEE 802.3 标准，MD 时钟的最高工作频率为 2.5 MHz			

表 7-24. MGBE 接口参考时钟振荡器要求




参数	最小	典型	最大	单位	条件
输出频率		156.250000		MHz	
输出驱动器类型		HCSL			
频率稳定性	-100	–	+100	ppm	包括初始容差、老化、工作温度、额定电源电压和负载变化。
L_100k		-120		dBc/Hz	100 kHz 处的相位噪声（典型值供参考）
占空比	45	–	55	%	
JITrefclk	–	0.5	1.2	ps	从 12 kHz 积分至 20 MHz
AMPrefclk	0.3	-	1.8	Vppd	差分电压摆幅
VCMrefclk	0.25		0.55	Vcm	共模
TRrefclk	0.2	1	2	ns	上升/下降时间，10 至 90%
Zdiff_reclk	78	85	105	Ohm	差分走线阻抗
Zcm_refclk	22.5	25	27.5	Ohm	CM 走线阻抗

7.3.2 MGBE 设计指南

以下指南主要适用于以 10.3125 Gbps 数据速率工作的 XFI（或 SFI）接口。虽然较为保守，这些指南也适用于 5,15625 Gbps 数据速率。

表 7-25. MGBE 接口信号布线要求

参数	要求	单位	注释
规格说明			
数据速率 / UI 周期	10.3125 / 97	Gbps / ps	
配置 / 设备组织	1	负载	
拓扑	点对点		单向、差分
端接	50	Ω	P 和 N 对 GND 的单端值
传输线	带状线		见注 1
阻抗控制			
目标阻抗（差分）	100	Ω	见注 2
主走线阻抗（差分）	95 至 105 90 至 100	Ω Ω	适用于 100Ω 目标阻抗 适用于 95Ω 目标阻抗
连接器区域阻抗（差分）	85 至 110	Ω	
参考平面	GND		参考地应为完整平面。 参考电源平面或局部 地平面（部分为电源 平面、部分为地 平面）在任何 情况下均不允许。
间距			
以下各项间的最小走线间距： TX 和 RX 对 TX/RX 对与无关高速结构 TX/RX 对与其他低速结构 TX/RX 对与参考平面边缘 TX/RX 对与电源结构（平面、过孔或走线）	（带状线/MS） 7x / 10x 9x / 12x 7x / 10x 4x / 8x 7x / 10x	介质厚度	定义带状线间距时， 应考虑至相邻 参考平面的最短距离。 尽可能将 TX 和 RX 布设于不同层。见注 3 和 注 4。
长度（延迟）和偏斜			
走线损耗预算	4.6	dB @5.5GHz	见注 5
最大走线长度（延迟）	106 (730)	mm（ps）	见注 5 和注 6。
PCB 对内偏斜	≤ 0.13 (1)	mm（ps）	走线长度（延迟）匹配 应在遇到不连续点之前完成。见注 7.
差分对非耦合总延迟	41.9	ps	
玻纤编织补偿	为尽量降低对内偏斜，建议： • 使用展开玻纤（更密编织）PCB 材料，替代普通玻纤（稀疏编织）。 • 使用之字形布线替代直线布线。之字形布线的角度（α）应大于或等于 10 度。		

参数	要求	单位	注释
	之字形布线示例： 		
蛇形线几何形状	蛇形线几何形状见右图，且必须满足 以下要求： $L1 \geq 3 \times W2$ $L2 \geq 1.5 \times L1$ $SS \leq 2 \times S$ SP 应符合主布线间距规则。		
	蛇形线几何形状示例： 		
过孔			
GND 过孔放置	GND 过孔应尽可能相对于数据对过孔对称放置。应至少有 一个 GND 过孔对应差分对的一个信号过孔。GND 过孔 距离应小于 1x 差分对过孔间距。		
TX/RX 的最大换层次数	4		不要将 微孔之间或微孔与芯板过孔之间的连接 在 HDI 设计中计为换层。
最大过孔残桩长度	0.3	mm	• 更长的过孔残桩需 审查。 • 推荐对 PTH 叠层背钻，除非阻抗 目标无需背钻即可满足。
过孔挖空	• 对于 PTH（镀通孔）设计：叠层中的所有层均挖空。 • 对于 HDI 设计：所有信号层均挖空，包括换层过孔焊盘 下方（或上方）的区域。		
过孔参考平面	过孔应仅参考一种平面，例如 GND 平面（或不推荐的电源平面）， 如下方案 1 所示。不建议将过孔参考至 局部平面或多个平面（见方案 2）。 		
缝合过孔（过孔围栏）	当 TX/RX 对主布线靠近其他信号且信号间距勉强满足要求时，建议 使用此方法提高隔离度。		
AC 电容			
数值	100	nF	AC 耦合电容应 靠近接收设备放置。

参数	要求	单位	注释
距不连续点的最大距离	6.5	mm	
挖空	焊盘正下方的平面挖空， 尺寸比焊盘大 ~0.1mm， 为推荐值。		电容焊盘下方挖空 示例： 
其他			
导线转弯	转弯处应采用圆角或斜角，如下方方案 2 所示。不接受 90 度布线（方案 1）。  Scenario 1 Scenario 2		
信号跨越挖空区、焊盘和反焊盘布线	任何情况下均不允许		

注意：

1. 强烈建议采用带状线布线，以获得更好的串扰性能。带状线的两个参考平面应为完整地层。扇出区域（通常连接 AC 电容）使用微带线布线。若整个通道必须采用微带线，应使用更严格的走线间距规格。
2. 对于主布线，若因叠层限制无法实现 100Ω，可将目标阻抗放宽至 95Ω。
3. 若因其他布线约束无法在不同层布线，可将 TX 和 RX 对布设于同一层，但带状线和微带线的对间间距必须分别至少为 7x 和 10x。
4. 若通道两端的元件位于同一层（如全部在顶层或全部在底层），RX 布线层应更靠近元件放置层，而 TX 布线层可距元件放置层更远（例如元件全部位于顶层，RX 在 L3，TX 在 L5）。
5. 最大走线长度/延迟和插入损耗已计入 Orin 模块板对板连接器的影响。若在 Orin 模块 MGBE 信号与以太网 MAC/PHY 设备之间的路径上添加额外连接器或设备，必须重新评估最大走线长度（及延迟）和插入损耗。
6. 走线长度/延迟按 PCB 材料在 5.5GHz 时损耗为 1.1dB/inch 定义。对于损耗更高的 PCB 材料，最大走线长度/延迟必须缩短。对于损耗更低的 PCB 材料，可放宽最大走线长度/延迟。
7. 差分 P/N 匹配仅计入 PCB 走线长度/延迟。SoC 封装的差分信号对延迟已充分匹配。在过孔换层或任何不连续点之前进行长度/延迟匹配，以尽量降低共模转换。

Chapter 8. 千兆以太网

Orin 模块提供 RGMII 接口，支持 1 千兆以太网功能。如
图 8-1 和图 8-2 所示，Orin 模块不包含以太网 PHY、磁性器件和 RJ45 连接器，
必须在 Orin 模块外部实现。

表 8-1. Orin 模块千兆以太网引脚说明

引脚	模块引脚名称	SoC 信号	用途/说明	方向	引脚类型
K7	RGMII_TX_CTL	GP152_RGMII0_TX_CTL	以太网发送控制	输出	CMOS – 1.8V
B5	RGMII_TXC	GP147_RGMII0_TXC	以太网发送时钟	输出	CMOS – 1.8V
J6	RGMII_TD0	GP148_RGMII0_TD0	以太网发送数据位 0	输出	CMOS – 1.8V
G5	RGMII_TD1	GP149_RGMII0_TD1	以太网发送数据位 1	输出	CMOS – 1.8V
J7	RGMII_TD2	GP150_RGMII0_TD2	以太网发送数据位 2	输出	CMOS – 1.8V
G6	RGMII_TD3	GP151_RGMII0_TD3	以太网发送数据位 3	输出	CMOS – 1.8V
D5	RGMII_RX_CTL	GP157_RGMII0_RX_CTL	以太网接收控制	输入	CMOS – 1.8V
C5	RGMII_RXC	GP158_RGMII0_RXC	以太网接收时钟	输入	CMOS – 1.8V
C4	RGMII_RD0	GP153_RGMII0_RD0	以太网接收数据位 0	输入	CMOS – 1.8V
K6	RGMII_RD1	GP154_RGMII0_RD1	以太网接收数据位 1	输入	CMOS – 1.8V
H6	RGMII_RD2	GP155_RGMII0_RD2	以太网接收数据位 2	输入	CMOS – 1.8V
E5	RGMII_RD3	GP156_RGMII0_RD3	以太网接收数据位 3	输入	CMOS – 1.8V
E6	RGMII_SMA_MDC	GP160_RGMII0_SMA_MDC	以太网管理时钟	输出	CMOS – 1.8V
E7	RGMII_SMA_MDIO	GP159_RGMII0_SMA_MDIO	以太网管理数据	双向	CMOS – 1.8V
H5	ENET_RST_N	GP112	以太网复位	双向	CMOS – 1.8V
J5	ENET_INT	GP111	以太网中断	双向	CMOS – 1.8V

注：方向列中，输出表示从 Orin 模块输出，输入表示输入 Orin 模块，双向表示双向信号。由于方向针对
模块，可能与 Orin 引脚复用的编程设置不完全一致，因为后者针对 SoC 层面。

图 8-1. 以太网连接





图 8-2. 千兆以太网磁性器件和 RJ45 连接



注：图 8-2 的连接与载板所用连接相同，所示连接供参考而已。

表 8-2. 以太网信号连接

模块引脚名称	类型	端接	说明
RGMII_TXC	O		RGMII 发送时钟：连接至 GbE 收发器的 TXCLK 引脚。
RGMII_TD[3:0]	O		RGMII 发送数据：连接至 GbE 收发器的 TXD[3:0] 引脚。
RGMII_TX_CTL	O		RGMII 发送控制：连接至 GbE 收发器的 TXEN 引脚。
RGMII_RXC	I		RGMII 接收时钟：连接至 GbE 收发器的 RXCLK 引脚。
RGMII_RD[3:0]	I		RGMII 接收数据：连接至 GbE 收发器的 RXD[3:0] 引脚。

模块引脚名称	类型	端接	说明
RGMII_RX_CTL	I		RGMII 接收控制：连接至 GbE 收发器的 RXDV 引脚。
RGMII_MDC	O		MDC：连接至 GbE 收发器的 MDC 引脚。
RGMII_MDIO	I/O	以 1.5kΩ 上拉至 VDD_1V8_HS，位于模块上	MDIO：连接至 GbE 收发器的 MDIO 引脚。
ENET_RST_N	O		以太网复位：连接至以太网 PHY 的复位输入。
ENET_INT	I	以 10kΩ 上拉至 VDD_1V8	以太网中断：连接至以太网 PHY 的中断输出。

注：SoC 输入和输出时钟、数据、控制的正确连接请参见相应设备厂商指南
器件。

8.1 RGMII 设计指南

表 8-3 列出了 RGMII 接口的信号布线要求。

表 8-3. RGMII 接口信号布线要求

参数	要求	单位	注释
最高频率	125	MHz	
拓扑	点对点		单向、源端端接、源端同步
参考平面	GND		
走线阻抗	50	Ω	±15%
最大扇出距离	12 (75)	mm（ps）	
过孔邻近距离（信号过孔至 GND 回流过孔）	< 3.8 (24)	mm（ps）	见注 1
走线间距：微带线 / 带状线	4x / 3x	介质厚度	
最大走线长度（延迟）	265 (1670)	mm（ps）	假定传播延迟为 6.3 ps/mm。
时钟与数据之间的最大走线延迟偏斜 MAC/PHY 支持 RGMII-ID（内部延迟） MAC/PHY 不支持 RGMII-ID	 8 (50) 见注 2	mm（ps）	
TX 和 RX CLK 信号隔离	TX_CLK 和 RX_CLK 信号采用以下选项之一： 彼此之间及与任何其他信号之间采用 GND 屏蔽，或 彼此之间及与任何其他信号之间保持 >5x 间距，或 布设于不同层，且与其他信号保持 >5x 间距。		
TX 和 RX 组隔离	TX 信号组和 RX 信号组采用以下选项之一： 彼此之间采用 GND 屏蔽，或 彼此之间保持 >5x 间距，或 彼此布设于不同层		

参数	要求	单位	注释
避免噪声耦合	关键走线应远离其他信号走线、无关电源走线/区域或电源元件		

注意：

1. 最多 4 个信号过孔可共用一个 GND 回流过孔
2. NVIDIA Orin SoC 不支持 RGMII-ID（内部延迟）功能，即 Orin RGMII TX CLK 和 DATA 为边沿对齐，而 Orin RGMII RX CLK 和 DATA 必须中心对齐。因此，CLK-to-DATA 偏斜必须大于 1.5ns 且小于 2.0ns，必须在 Orin RGMII RX 信号上保证，可通过 MAC/PHY RGMII-ID（若支持）或 PCB 走线延迟实现。MAC/PHY RGMII 接收器的要求和建议应适用于以下信号的 CLK-to-DATA 偏斜：Orin RGMII TX 信号。

表 8-4. 首版电路板推荐的以太网测试点

推荐测试点	位置
每条 RGMII 线各一个。	TX 靠近设备，RX 靠近 Orin 模块连接器

Chapter 9. 显示

Orin 模块支持标准 DP 1.4 或 HDMI™ v2.1 接口。它们共用同一组接口引脚，因此可原生支持 DisplayPort 或 HDMI。还包含通过 MST 实现的多显示头支持。请参见 NVIDIA Jetson AGX Orin 模块数据手册，了解哪些最高分辨率受支持。



注：仅 DisplayPort 支持 MST。

表 9-1. Orin 模块 HDMI、eDP 和 DP 引脚说明

模块引脚	SoC 引脚	模块引脚名称	SoC 信号	用途/说明	方向	引脚类型
D52	F49	HDMI_DP2_TX0_N	HS_DISP0_HDMI_D2_DP0_N	DisplayPort 2 通道 0 或 HDMI 通道 2。AC 耦合位于载板上。	输出	HDMI/DP 差分对
D51	F50	HDMI_DP2_TX0_P	HS_DISP0_HDMI_D2_DP0_P			
B52	H51	HDMI_DP2_TX1_N	HS_DISP0_HDMI_D1_DP1_N	DisplayPort 2 通道 1 或 HDMI 通道 1。AC 耦合位于载板上。	输出	HDMI/DP 差分对
B51	H50	HDMI_DP2_TX1_P	HS_DISP0_HDMI_D1_DP1_P			
A50	F51	HDMI_DP2_TX2_N	HS_DISP0_HDMI_D0_DP2_N	DisplayPort 2 通道 2 或 HDMI 通道 0。AC-耦合位于载板上。	输出	HDMI/DP 差分对
A51	F52	HDMI_DP2_TX2_P	HS_DISP0_HDMI_D0_DP2_P			
C50	G49	HDMI_DP2_TX3_N	HS_DISP0_HDMI_CK_DP3_N	DisplayPort 2 通道 3 或 HDMI 时钟通道。AC-耦合位于载板上。	输出	HDMI/DP 差分对
C51	G50	HDMI_DP2_TX3_P	HS_DISP0_HDMI_CK_DP3_P			
K50		DP2_HPD	GP74_HPD0_N	Display Port/HDMI 2 热插拔检测	双向	CMOS – 1.8V
J50		HDMI_CEC	GP05_HDMI_CEC	HDMI CEC	双向	开漏，1.8V (3.3V 耐受
G53		DP2_AUX_CH_P	SF_DPAUX01_P	Display Port 2 Aux+ 或 HDMI DDC SCL。AC-在载板上耦合，用于 DP AUX (eDP/DP)，或为 DDC/I2C 上拉至高电平。	双向	开漏，1.8V (3.3V 耐受)
G54		DP2_AUX_CH_N	SF_DPAUX01_N	Display Port 2 Aux– 或 HDMI DDC SDA。AC-在载板上耦合，用于 DP AUX (eDP/DP)，或为 DDC/I2C 上拉至高电平。	双向	开漏，1.8V (3.3V 耐受)

注意：


1. 方向列中，输出表示从 Orin 模块输出，输入表示输入 Orin 模块，双向表示双向信号。由于方向针对模块，可能与 Orin 引脚复用的编程设置不完全一致，因为后者针对 SoC 层面。
2. 本表所示 DPx_HPD 方向适用于热插拔检测；用作 GPIO 时为双向。

9.1 DP 和 eDP

注意：JetPack SDK 目前不支持 eDP 软件。支持功能的信息请参阅《NVIDIA Jetson Linux 开发者指南》中的“软件功能概述”。

图 9-1 展示了连接 DP 或 eDP 连接器的基本示例。


图 9-1. DP 和 eDP 连接示例



注意：
1. HPD 需要电平转换器，防止模块断电时引脚被驱动。电平转换器必须为同相型（保持显示器信号极性）。电平转换器详图见主图下方。
2. 仅 DP 需要上拉/下拉，eDP 不需要。
3. 如需 EMI 器件，必须调谐以减小对信号质量的影响；信号质量必须满足 DisplayPort 规格说明针对所支持模式规定的时序和电气要求。任何 ESD 方案也必须保持信号完整性，并满足 DisplayPort 针对所支持模式的要求。

图 9-2 展示了采用集成 PIAUX221 器件连接 DP 连接器的示例，以减少电平转换和上拉电阻所需的元件。该设计还支持 DP++ 和 CEC（可选）。

图 9-2. 采用集成 PI3AUX221 器件的 DP 连接示例



注意：
1. CEC 为可选功能。如不需要，可移除所示电路，并将 DP 连接器的 CEC_DP 引脚（引脚 14）通过弱下拉电阻接地（参考设计采用 5.1MΩ）
2. 如需 EMI 器件，必须调谐以减小对信号质量的影响；信号质量必须满足 DisplayPort 规格说明针对所支持模式规定的时序和电气要求。任何 ESD 方案也必须保持信号完整性，并满足 DisplayPort 针对所支持模式的要求。

表 9-2. 基本 DP 和 eDP 信号连接

模块引脚名称	类型	端接	说明
HDMI_DP2_TX[3:0]_P/N	O	所有线路串联 0.1uF 电容	DP/eDP 差分数据通道：连接至显示连接器上的对应引脚。详情参见 DP/HDMI 引脚说明和连接图。
DP2_AUX_CH_P/N	I/OD	串联 0.1uF 电容 DP2_AUX_CH_P 下拉至 GND，通过 100kΩ 电阻。 DP2_AUX_CH_N 上拉至 VDD_3V3_DP，通过 100kΩ 电阻。	DP/eDP：辅助通道：连接至 AUX_CH+/–，位于显示连接器上。
DP2_HPD	I	串联 100kΩ 电阻，并以 100kΩ 电阻接 GND，再接电平转换器	DP/eDP：热插拔检测：连接至显示连接器的 HPD 引脚。详情参见连接示例图。

		（同相），位于 连接器与模块引脚之间。	
VDD_3V3_EDP	P	来自电平转换器	DP/eDP 3.3V 电源：将负载开关输出连接至 DP/eDP 连接器 +3.3V 引脚。将负载 开关输入连接至 VDD_3V3。将负载开关使能端连接至 VDD_3V3_PGOOD.

表 9-3. 集成 PI3AUX221 方案的 DP 信号连接

模块引脚名称 （其他）	类型	端接	说明
HDMI_DP2_TX[3:0]_N/P	O	所有线路串联 0.1uF 电容。可选配 ESD 至 GND。	DP/eDP 差分数据通道：连接至显示连接器上的对应 在显示连接器上。
DP2_AUX_CH_N/P	I/OD	连接至 PI3AUX221，串联 0.1uF 电容位于 AUX2A_N/P 路径，至 连接器。	DP 辅助通道：连接至 PI3AUX221 器件的 AUX1_N/P 引脚。将 PI3xxx 器件 AUX2B_N/P 引脚连接至 DP 连接器的 AUX_CH–/P 引脚。将 PI3xxx 器件 AUX2A_N/P 引脚通过串联 AC 电容接至 AUX_CH– /P 引脚，位于 DP 连接器上。
DP2_HPD	I	经反相器连接至 PI3AUX221， 再连接至 DP 连接器 HPD 引脚。	DP 热插拔检测：连接至反相器输出，再接 HPD1 引脚（PI3AUX221 器件）。将 PI3xxx HPD2 引脚连接至 显示连接器的 HPD 引脚。
HDMI_CEC	I/OD	门控电路。	消费电子控制（可选）：通过电路连接至 DP 连接器的 CEC_DP 引脚。详情参见 连接图下方说明或参考设计。
VDD_3V3_EDP	P	来自电平转换器	DP 3.3V 电源：将负载开关输出连接至 DP 连接器 +3.3V 引脚。将负载开关输入连接至 VDD_3V3。将负载开关使能端连接至 VDD_3V3_PGOOD.
(PI3AUX221 VREF1)	P		PI3AUX221 电压参考 1：连接至 VDD_1V8。
(PI3AUX221 VREF2)	P		PI3AUX221 电压参考 2：连接至 VDD_3V3_DP.
(PI3AUX221 SEL)	I		PI3AUX221 模式选择：连接至 DP 的 MODE 引脚 连接器。

9.1.1 DP 和 eDP 布线指南

图 9-3 展示了 DisplayPort 和嵌入式 DisplayPort 的拓扑。下图列出了包括 DP_AUX 在内的信号布线要求。

图 9-3. DP 和 eDP 差分主链路拓扑








表 9-4. DP 和 eDP 主链路信号布线要求

参数	要求	单位	注释
规格说明			

参数	要求	单位	注释
最大数据速率 / 最小 UI HBR3 HBR2 HBR RBR	 8.1 / 123 5.4 / 185 2.7 / 370 1.62 / 617	Gbps / ps	每个数据通道
负载数量 / 拓扑	1	负载	点对点、差分、单向
端接	100	Ω	TX/RX 芯片内部
电气规格			
插入损耗 E-HBR @ 0.675GHz PBR 0.68GHz HBR 1.35GHz HBR2 @ 2.7GHz HBR3 @ 4.05GHz	 <=0.7 <=0.7 <=1.2 <=4.5 <=5.5	dB	
谐振凹陷频率 HBR2 HBR3	 >8 >12	GHz	
TDR 凹陷	>85	Ω	@ Tr-200ps (10%-90%)
FEXT @ DC @ 2.7GHz @ 5.4GHz	 <= -40dB <= -30dB <= -30dB	IL/FEXT 曲线 – 最高 HBR2  IL/FEXT 曲线 – HBR3 	
阻抗			
走线阻抗（差分对）	100 90 85	Ω (±10%)	100Ω 为规格目标。95/85Ω 为实现选项（Zdiff 未计入走线耦合） 支持 DP-HDMI 共用布局应采用 95Ω，因为 HDMI 2.0 要求 100Ω 阻抗（串联电阻的添加方法参见 HDMI 部分：RS）。 仅使用 eDP/DP 时可采用 85Ω，且更为推荐，因为其走线损耗特性更佳。见注 1。
参考平面	**GND**		

参数	要求	单位	注释
走线长度（延迟）、间距和偏斜			
走线损耗特性 HBR2 或更低（@ 2.7GHz） HBR3 (@405GHz)	 < 0.64 <=0.9	 dB/in	以下最大长度（延迟）基于 此特性推导。若损耗改变，必须重新定义长度（延迟）限制 特性变化，必须重新定义长度（延迟）约束。
PCB 过孔距模块连接器的最大距离 **RBR/HBR** **HBR2 和 HBR3**	 无要求 7.62	 mm	
模块至连接器的最大走线长度（延迟） **RBR/HBR** 带状线 微带线 **HBR2** 带状线 微带线 **HBR3** 带状线 微带线	 215 (1137.5) 215 (975) 184 (1260) 178 (1050) 162 (1120) 155 (900)	 mm（ps）	假设带状线为 6.9ps/mm，5.9ps/mm 适用于微带线。
走线间距（线对间） 带状线 微带线 (HBR/RBR) 微带线 (HBR2/HBR3)	 3x 4x 5x 至 7x	 介质厚度	
走线间距（主链路至 AUX）：带状线/微带线	3x / 5x	介质厚度	
最大对内（线对内部）偏斜	0.15 (1)	mm（ps）	勿在扇出区域内进行长度（延迟）匹配。应在到达不连续处之前进行走线长度（延迟）匹配（即在过孔或任何不连续处之前匹配至 <1ps，以尽量减小共模转换）。
最大对间（线对间）偏斜	150	ps	
过孔			
最大 GND 转换过孔距离	< 1x	差分对间距	信号切换参考层时，在信号过孔附近添加对称的 GND 缝合过孔。
阻抗凹陷 用于阻抗控制的推荐过孔尺寸 钻孔/焊盘 反焊盘 过孔间距	≥97 ≥92 200/400 >840 ≥880	Ω @ 200ps Ω @ 35ps um um um	过孔尺寸必须满足 HDMI-DP 共用布局条件。
拓扑	建议采用 Y 形图案保持对称 Y 形图案的串扰抑制效果最佳，也能减小线对间距限制。		
	对于直线排列过孔，一个通道的过孔与另一通道相邻过孔的中心间距 >= 1.2 mm。		

参数	要求	单位	注释
GND 过孔	GND 过孔应尽可能相对于 数据对过孔对称放置。最多 4 个信号 过孔（2 个差分对）可共用一个 GND 回流过孔		GND 过孔用于维持回流路径，但 其抑制串扰的能力有限
最大过孔数量 PTH 过孔 微孔	 若全部为 PTH 过孔，则为 4 只要总通道损耗满足 IL 规格，便无限制		
最大过孔残桩长度	0.4	mm	
AC 电容			
数值	0.1	uF	分立式 0402
AC 电容至连接器的最大距离 RBR/HBR HBR2/HBR3	 无要求 0.5	 in	
挖空 RBR/HBR HBR2/HBR3	 无要求 要求挖空		HBR2：挖空焊盘正下方平面 尺寸比焊盘大 ~0.1mm， 为推荐值。
蛇形线（见 USB 3.2 指南）			
连接器			
挖空 RBR/HBR HBR2/HBR3	 无要求 要求挖空		HBR2：标准 DP 连接器：挖空 要求取决于叠层。对于典型 叠层，连接器焊盘下方层的 挖空区域须大 5.7mil， 相较于连接器焊盘。
通用			
关键 PCIe 走线须远离其他信号走线、无关电源走线/区域或电源元件			

注意：

1. eDP/DP 规格对走线损耗特性的重视高于阻抗。但是，选用 85Ω
阻抗之前，必须确保所选叠层、材料和走线尺寸能达到所需的低损耗特性。
2. 采用差分信号的平均值进行长度/延迟匹配。
3. 勿在扇出区域内进行长度/延迟匹配。建议在过孔或任何不连续处之前将走线长度/延迟匹配至 <1ps，
以尽量减小共模转换

表 9-5. 首批板卡推荐 DP 和 eDP 测试点


推荐测试点	**位置**
每条信号线一个。	靠近显示连接器。若可接触，可使用连接器引脚。

注意：测试点须谨慎设计，以减小对信号完整性的影响。避免支桩，焊盘应小巧且靠近
信号走线

9.2 HDMI

图 9-4 展示了 HDMI 连接器的连接示例。

图 9-4. HDMI 连接示例



注意：

1. 负载开关电路用于切断 HDMI 连接器等的电源，以防信号反向驱动模块。可采用其他机制，但必须防止模块断电时引脚被驱动。
2. DDC/HPD 需要电平转换器。Orin 模块焊盘不耐受 5V，无法直接满足 HDMI VIL/VIH 要求。HPD 电平转换器可为同相或反相型。
3. 如需 EMI/ESD 器件，必须调谐以减小对信号质量的影响；信号质量必须满足 HDMI 规格说明针对所支持模式规定的时序和电气要求。参见表 9-7 相关部分的要求和建议。
4. HDMI_DP2_TXx 焊盘为原生 DP 焊盘，须串联 AC 电容并下拉，以符合 HDMI 要求。SoC 断电时必须禁用 499Ω、1% 下拉电阻，以满足 HDMI VOFF 要求。FET 在使用 HDMI 接口时启用下拉电阻。标准工艺设计必须在下拉电阻与 FET 之间设置扼流圈，HDI 设计建议设置。
5. 参见表 9-7 的 RS 部分。

表 9-6. HDMI 信号连接


模块引脚名称	类型	端接（见 ESD 说明）	说明
HDMI_DP2_TX3_N/P	DIFF OUT	串联 0.1uF ACCAP → 500Ω 接 GND (RPD)（由 FET 控制）→ EMI/ESD（如需要），再接 ≤6Ω 串联电阻（RS，如需要）。	HDMI 差分时钟：连接至 C–/C+ 及 HDMI 连接器上的引脚
HDMI_DP2_TX[2:0]_N/P	DIFF OUT		HDMI 差分数据：连接至 D[2:0]+/– 引脚。见表 9-1 和连接图。
DP2_HPD	I	Orin 模块至连接器：10kΩ 上拉 (PU) 至 1.8V → 电平转换器 → 串联 100kΩ 电阻。100kΩ 接 GND，位于连接器侧。	HDMI 热插拔检测：连接至 HPD 引脚，位于 HDMI 连接器
HDMI_CEC	I/OD	门控电路。详情参见连接图下方说明或参考设计详情。	HDMI 消费电子控制：通过电路连接至 HDMI 连接器的 CEC。
DP2_AUX_CH_N/P	I/OD	从 Orin 模块至连接器：10kΩ 上拉至 3.3V → 电平转换 → 1.8kΩ 上拉至 5V → 连接器引脚；推荐电平转换器电路详见连接图下方说明。	HDMI：DDC 接口 – 时钟和数据：将 DPx_AUX_CH+ 接至 SCL，DPx_AUX_CH– 接至 SDA，均位于 HDMI 连接器上
HDMI 5V 电源	P	电源应充分去耦（建议 0.1uF 和 10uF），靠近连接器。	至连接器的 HDMI 5V 电源：连接至 +5V，位于 HDMI 连接器上。

注意：任何 ESD 和/或 EMI 方案必须支持目标模式（频率）。

9.2.1 HDMI 设计指南

图 9-5 展示了 HDMI 时钟和数据拓扑。



图 9-5. HDMI CLK 和数据拓扑










注意：
1. RPD 焊盘必须位于主走线上。RPD 和 ACCAP 必须在同一层。
说明（续）：
2. 标准工艺（通孔）设计必须在下拉电阻与 FET 之间设置扼流圈（600 Ω @ 100 MHz）或细走线（1 uH@DC-100 MHz），HDI 设计建议设置。



3. 主走线过孔后的走线应布置于 PCB 顶层或底层，采用 100 Ω 差分阻抗（适用于 HDMI 2.0 HF 1-9 测试），或非耦合的 50 Ω 单端走线。
4. 仅满足 HDMI 2.0 合规性时需要串联电阻 (RS)。HDMI 2.1 无需这些电阻即可满足阻抗要求。详情参见表 9-7 的 RS 部分。

表 9-7. HDMI 接口信号布线要求

参数	要求	单位	注释
电气规格			
IL 谐振凹陷频率	<= 1.7 <= 2 <= 3 < 4.3 > 12	dB @ 1GHz dB @ 1.5GHz dB @ 3GHz dB @ 6GHz GHz	HDMI 2.0 支持 6dB 和 6GHz。
TDR 凹陷	>= 85	Ω @ Tr=200ps	10%-90%。若 TDR 凹陷为 75~85ohm，其凹陷宽度应 < 250ps
FEXT	<= -50 <= -40 <= -40	DC 时的 dB 3GHz 时的 dB 6GHz 时的 dB	
	IL/FEXT 曲线 		TDR 曲线 
阻抗			
走线阻抗　　差分对	100	Ω	±10%。目标为 100Ω。95Ω 用于扇出和主走线是一种实现选项。
参考平面	GND		
走线长度（延迟）、间距和偏斜			
走线损耗特性：	< 1.1 < 0.8 < 0.4	dB/in. @ 6GHz dB/in. @ 3GHz dB/in. @ 1.5GHz	最大长度（延迟）基于此特性推导。若损耗特性改变，必须重新定义长度（延迟）限制。
最小走线间距（线对间） 带状线：2.1 带状线：1.4b/2.0 微带线：2.1 微带线：1.4b/2.0	 4x 3x 7x 5x 至 7x	 介质厚度	对于带状线，此值为较薄者的 3x，比较上方和下方。
最小走线间距（主链路至 DDC） 带状线 微带线	 3x 5x	介质厚度	对于带状线，此值为较薄者的 3x，比较上方和下方。
最大总延迟 (2.1) 带状线（4x 间距） 微带线（7x 间距）	 76 (535) 63.5 (375)	 mm（ps）	传播延迟：假设带状线为 6.9ps/mm，微带线为 5.9ps/mm。
最大总延迟 (1.4b/2.0) 带状线 微带线（5x 间距） 微带线（7x 间距）	 101 (700) 88.5 (525) 101 (600)	 mm（ps）	传播延迟：假设带状线为 6.9ps/mm，微带线为 5.9ps/mm。

参数	要求	单位	注释
最大对内（线对内部）偏斜	0.15 (1)	mm（ps）	见注 1、2 和 3
最大对间（线对之间）偏斜	150	ps	见注 1、2 和 3
最大 GND 转换过孔距离	1x	差分对过孔间距	信号切换参考层时，添加一个 或两个接地缝合过孔。建议 其相对于信号过孔对称布置。
过孔			
拓扑	建议采用 Y 形图案 保持对称		Y 形图案的串扰抑制效果最佳，还能 减小线对间距限制。 需审查（检查 NEXT/FEXT），若过孔 布局非 Y 形。 
最小阻抗凹陷 用于阻抗控制的推荐过孔尺寸 钻孔/焊盘 反焊盘 过孔间距	≥97 ≥92 200/400 >840 ≥880	Ω @ 200ps Ω @ 35ps um um um	
GND 过孔	GND 过孔应尽可能相对于 数据对过孔对称放置。最多 4 个信号 过孔（2 个差分对）可共用一个 GND 回流过孔		GND 过孔用于维持回流路径，但 其抑制串扰的能力有限
连接器引脚过孔	进入连接器引脚 过孔的走线应布置于底层， 以避免过孔残桩效应。相邻 信号过孔等间距（0.8mm） 信号过孔。x 轴距离在 信号与 GND 过孔间应 > 0.6mm		
最大过孔数量 PTH 过孔 微孔	若全部为 PTH 过孔，则为 4 只要总通道损耗满足 IL 规格，便无限制		
	无扇出：≤ 3 个过孔 		扇出与主干在同一层：≤ 4 个 过孔 
最大过孔残桩长度	0.4	mm	较长过孔残桩需审查（检查 IL 和谐振 凹陷）
蛇形线（参见 USB 3.2 指南） 拓扑（表 9-6）			
主走线过孔尺寸应符合过孔结构规则（见过孔部分）			
连接器引脚过孔应遵循连接器引脚过孔规则（见过孔部分）			
主走线过孔后的走线应在 PCB 顶层或底层布置为 100Ω 差分走线或非耦合 50ohm 单端走线。			
RPD 至主走线的最大距离（B 段）	1	mm	
AC 电容至 RPD 支桩点的最大距离（A 段）~0		mm	
ESD 与信号过孔之间的最大距离	3	mm	

参数	要求	单位	注释
附加元件			
元件放置空间有限时的示例 元件。	顶层 		底层 
AC 电容			
数值	0.1	uF	
距 BGA 的最大过孔距离	7.62 (52.5)	mm（ps）	
位置	必须放置于下拉 电阻之前		AC 电容与 HDMI 连接器之间的距离不受限。
放置 PTH 设计 微过孔设计	主走线在芯层上方时，电容放在底层 主走线在芯层下方时，电容放在顶层 不受限制		
挖空	须挖空电容下方/上方的 GND（或 PWR）。挖空尺寸 = SMT 区域 + 1x 介质厚度的禁布距离		
下拉电阻 (RPD)、扼流圈/FET			
数值	500	Ω	
位置	必须放置于 AC 电容之后		
放置层	与 AC 电容同层。FET 和扼流圈可放置于相对层，通过 PTH 过孔		
RPD 与 FET 之间的扼流圈 扼流圈 最大走线 Rdc 最大走线长度	 600 或 1 ≤20 4	 Ω@100MHz uH@DC-100MHz mΩ mm	可用扼流圈或走线。为改善 HDMI2.0 HF1-9 而推荐的选项。
挖空	建议在电容下方/上方的 GND/PWR 挖空		
共模扼流圈（选装件 – 出现 EMI 问题时才加装）			
100MHz 时的共模阻抗 最小 最大	 65 90	 Ω	TDK ACM2012D-900-2P 
RDC	<=0.3ohm		
差分 TDR 阻抗	90ohm +/-15% @ Tr=200ps (10%-90%)		
2.5GHz 时的最小 Sdd21	2.22	dB	
2.5GHz 时的最大 Scc21	19.2	dB	
位置	靠近任一相邻不连续处（< 8mm），如连接器、过孔等。		

参数	要求	单位	注释
ESD（片上保护二极管可耐受 2kV HMM。外部 ESD 可选。设计应预留 ESD 封装焊盘作为选装件）			
最大结电容（IO 至 GND）	0.35	pF	例如 ON-semiconductor ESD8040
封装焊盘	焊盘直接位于网络上，避免支线残桩上		
位置	在下拉电阻/CMC 之后、RS 之前		
挖空	须挖空电容下方/上方的 GND/PWR。挖空尺寸 = 1mm x 2mm，适用于 1 对		
串联电阻 (RS) HDMI 2.0 的 P/N 路径上需串联电阻，HDMI 2.1 无需（满足 HDMI 2.0 合规性所必需。			
数值	≤ 6	Ω	± 10%。若设计通过下述测试，0ohm 可接受：HDMI2.0 HF1-9 测试。否则调整 RS 值，确保通过 HDMI2.0 测试：眼图、Vlow 测试和 HF1-9 TDR 测试
位置	在所有元件之后、HDMI 连接器之前		
挖空	须挖空 RS 器件下方/上方的 GND/PWR。挖空尺寸 = SMT 区域 + 1x 介质厚度的禁布距离。		
连接器			
连接器挖空	挖空位于信号通道下方的挖空比引脚大 0.1448(5.7mil) 本身		
通用			
跨挖空区布线	除所连接器件球/引脚周围的挖空区外，禁止跨挖空区布线。		
噪声耦合	关键 HDMI 相关走线，包括差分时钟/数据走线和 RSET 走线，须远离其他信号走线、无关电源走线/区域或电源元件		

注意：

1. 采用差分信号的平均值进行长度/延迟匹配。
2. 勿在扇出区域内进行长度/延迟匹配。建议在过孔或任何不连续处之前将走线长度/延迟匹配至 <1ps，以尽量减小共模转换
3. 若布线包含柔性板或第 2 块 PCB，最大走线延迟和偏斜计算须包含所有 PCB/柔性板布线。采用柔性板/第 2 块 PCB 的方案可能无法达到最高工作频率。

表 9-8. 首批板卡推荐 HDMI 和 DP 测试点

推荐测试点	位置
每条信号线一个。	靠近显示连接器。若可接触，可使用连接器引脚。

注意：测试点须谨慎设计以提高完整性。避免支桩，焊盘应小巧且靠近信号走线。

Chapter 10. 视频输入

Orin 模块支持四个 MIPI CSI x4 单元，可支持多种器件类型及组合。可用配置包括最多四个四通道摄像头，或四个双通道加两个四通道摄像头，或六个双通道摄像头（任意配置总计六个）。支持 MIPI D-PHY 和 C-PHY 模式。D-PHY 模式下，每个数据通道峰值带宽高达 2.5 Gbps。C-PHY 模式下，每个通道 (三线组) 支持高达 4.5 Gsps。



注意：最大数据速率可能受用例和内存带宽限制。

表 10-1. Orin 模块 CSI 引脚说明

引脚	模块引脚名称	SoC 信号	用途/说明（见注 2）	方向	引脚类型
E42	CSI0_D0_P	HS_CSI0_D0_P	摄像头，CSI 0: DPHY 数据 0+, CPHY 通道 0:A	输入	MIPI D-PHY/ C-PHY
E41	CSI0_D0_N	HS_CSI0_D0_N	摄像头，CSI 0: DPHY 数据 0–, CPHY 通道 0:B		
F43	CSI0_CLK_P	HS_CSI0_CLK_P	摄像头，CSI 0: DPHY 时钟+, CPHY 通道 0:C		
F42	CSI0_CLK_N	HS_CSI0_CLK_N	摄像头，CSI 0: DPHY 时钟–, CPHY 通道 1:C		
E39	CSI0_D1_P	HS_CSI0_D1_P	摄像头，CSI 0: DPHY 数据 1+, CPHY 通道 1:A		
E38	CSI0_D1_N	HS_CSI0_D1_N	摄像头，CSI 0: DPHY 数据 1–, CPHY 通道 1:B		
G41	CSI1_D0_P	HS_CSI1_D0_P	摄像头，CSI 1: DPHY 数据 0+, CPHY 通道 0:A	输入	MIPI D-PHY/ C-PHY
G42	CSI1_D0_N	HS_CSI1_D0_N	摄像头，CSI 1: DPHY 数据 0–, CPHY 通道 0:B		
H43	CSI1_CLK_P	HS_CSI1_CLK_P	摄像头，CSI 1: DPHY 时钟+, CPHY 通道 0:C		
H42	CSI1_CLK_N	HS_CSI1_CLK_N	摄像头，CSI 1: DPHY 时钟–, CPHY 通道 1:C		
J41	CSI1_D1_P	HS_CSI1_D1_P	摄像头，CSI 1: DPHY 数据 1+, CPHY 通道 1:A		
J42	CSI1_D1_N	HS_CSI1_D1_N	摄像头，CSI 1: DPHY 数据 1–, CPHY 通道 1:B		
A41	CSI2_D0_P	HS_CSI2_D0_P	摄像头，CSI 2: DPHY 数据 0+, CPHY 通道 0:A	输入	MIPI D-PHY/ C-PHY
A42	CSI2_D0_N	HS_CSI2_D0_N	摄像头，CSI 2: DPHY 数据 0–, CPHY 通道 0:B		
B43	CSI2_CLK_P	HS_CSI2_CLK_P	摄像头，CSI 2: DPHY 时钟+, CPHY 通道 0:C		
B42	CSI2_CLK_N	HS_CSI2_CLK_N	摄像头，CSI 2: DPHY 时钟–, CPHY 通道 1:C		
C42	CSI2_D1_P	HS_CSI2_D1_P	摄像头，CSI 2: DPHY 数据 1+, CPHY 通道 1:A		
C41	CSI2_D1_N	HS_CSI2_D1_N	摄像头，CSI 2: DPHY 数据 1–, CPHY 通道 1:B		
E45	CSI3_D0_P	HS_CSI3_D0_P	摄像头，CSI 3: DPHY 数据 0+, CPHY 通道 0:A	输入	MIPI D-PHY/ C-PHY
E44	CSI3_D0_N	HS_CSI3_D0_N	摄像头，CSI 3: DPHY 数据 0–, CPHY 通道 0:B		
F46	CSI3_CLK_P	HS_CSI3_CLK_P	摄像头，CSI 3: DPHY 时钟+, CPHY 通道 0:C		
F45	CSI3_CLK_N	HS_CSI3_CLK_N	摄像头，CSI 3: DPHY 时钟–, CPHY 通道 1:C		
G44	CSI3_D1_P	HS_CSI3_D1_P	摄像头，CSI 3: DPHY 数据 1+, CPHY 通道 1:A		
G45	CSI3_D1_N	HS_CSI3_D1_N	摄像头，CSI 3: DPHY 数据 1–, CPHY 通道 1:B		
G48	CSI4_D0_P	HS_CSI4_D0_P	摄像头，CSI 4: DPHY 数据 0+, CPHY 通道 0:A	输入	

引脚	模块引脚名称	SoC 信号	用途/说明（见注 2）	方向	引脚类型
G47	CSI4_D0_N	HS_CSI4_D0_N	摄像头，CSI 4: DPHY 数据 0–, CPHY 通道 0:B		MIPI D-PHY/ C-PHY
F48	CSI4_CLK_P	HS_CSI4_CLK_P	摄像头，CSI 4: DPHY 时钟+, CPHY 通道 0:C		
F49	CSI4_CLK_N	HS_CSI4_CLK_N	摄像头，CSI 4: DPHY 时钟–, CPHY 通道 1:C		
E47	CSI4_D1_P	HS_CSI4_D1_P	摄像头，CSI 4: DPHY 数据 1+, CPHY 通道 1:A		
E48	CSI4_D1_N	HS_CSI4_D1_N	摄像头，CSI 4: DPHY 数据 1–, CPHY 通道 1:B		
D42	CSI5_D0_P	HS_CSI5_D0_P	摄像头，CSI 5: DPHY 数据 0+, CPHY 通道 0:A	输入	MIPI D-PHY/ C-PHY
D43	CSI5_D0_N	HS_CSI5_D0_N	摄像头，CSI 5: DPHY 数据 0–, CPHY 通道 0:B		
C44	CSI5_CLK_P	HS_CSI5_CLK_P	摄像头，CSI 5: DPHY 时钟+, CPHY 通道 0:C		
C45	CSI5_CLK_N	HS_CSI5_CLK_N	摄像头，CSI 5: DPHY 时钟–, CPHY 通道 1:C		
D46	CSI5_D1_P	HS_CSI5_D1_P	摄像头，CSI 5: DPHY 数据 1+, CPHY 通道 1:A		
D45	CSI5_D1_N	HS_CSI5_D1_N	摄像头，CSI 5: DPHY 数据 1–, CPHY 通道 1:B		
K44	CSI6_D0_P	HS_CSI6_D0_P	摄像头，CSI 6: DPHY 数据 0+, CPHY 通道 0:A	输入	MIPI D-PHY/ C-PHY
K43	CSI6_D0_N	HS_CSI6_D0_N	摄像头，CSI 6: DPHY 数据 0–, CPHY 通道 0:B		
J44	CSI6_CLK_P	HS_CSI6_CLK_P	摄像头，CSI 6: DPHY 时钟+, CPHY 通道 0:C		
J45	CSI6_CLK_N	HS_CSI6_CLK_N	摄像头，CSI 6: DPHY 时钟–, CPHY 通道 61:C		
H46	CSI6_D1_P	HS_CSI6_D1_P	摄像头，CSI 6: DPHY 数据 1+, CPHY 通道 1:A		
H45	CSI6_D1_N	HS_CSI6_D1_N	摄像头，CSI 6: DPHY 数据 1–, CPHY 通道 1:B		
A44	CSI7_D0_P	HS_CSI7_D0_P	摄像头，CSI 7: DPHY 数据 0+, CPHY 通道 0:A	输入	MIPI D-PHY/ C-PHY
A45	CSI7_D0_N	HS_CSI7_D0_N	摄像头，CSI 7: DPHY 数据 0–, CPHY 通道 0:B		
B45	CSI7_CLK_P	HS_CSI7_CLK_P	摄像头，CSI 7: DPHY 时钟+, CPHY 通道 0:C		
B46	CSI7_CLK_N	HS_CSI7_CLK_N	摄像头，CSI 7: DPHY 时钟–, CPHY 通道 1:C		
C47	CSI7_D1_P	HS_CSI7_D1_P	摄像头，CSI 7: DPHY 数据 1+, CPHY 通道 1:A		
C48	CSI7_D1_N	HS_CSI7_D1_N	摄像头，CSI 7: DPHY 数据 1–, CPHY 通道 1:B		

注意：

1. 方向列中，输出为从 Orin 模块输出，输入为输入 Orin 模块，双向为双向信号。由于方向适用于模块，其不一定与 SoC 层面的 Orin 引脚复用编程完全一致。
2. Orin 内部 CSI CPHY 信号至 Orin 引脚的映射可编程。图中为默认映射。还可采用其他映射，有些情况下可能需要。

表 10-2. D-PHY 的 CSI 配置

信号名称	x2 配置						x4 配置			
	#1	#2	#3	#4	#5	#6	#1	#2	#3	#4
CSI_0_D0_P/N	数据						数据			
CSI_0_D1_P/N										
CSI_1_D0_P/N		数据								
CSI_1_D1_P/N										
CSI_2_D0_P/N			数据					数据		
CSI_2_D1_P/N										
CSI_3_D0_P/N				数据						
CSI_3_D1_P/N										
CSI_4_D0_P/N					数据				数据	
CSI_4_D1_P/N										
CSI_5_D0_P/N										
CSI_5_D1_P/N										
CSI_6_D0_P/N						数据				数据
CSI_6_D1_P/N										
CSI_7_D0_P/N										
CSI_7_D1_P/N										
CSI_0_CLK_P/N	时钟						时钟			
CSI_1_CLK_P/N		时钟								
CSI_2_CLK_P/N			时钟					时钟		
CSI_3_CLK_P/N				时钟						
CSI_4_CLK_P/N					时钟				时钟	
CSI_5_CLK_P/N										
CSI_6_CLK_P/N						时钟				时钟
CSI_7_CLK_P/N										

注意：

1. 表中每个 2 通道选项也可用于一个单通道摄像头。
2. 支持 1、2 和 4 通道摄像头组合，但所有 4 通道摄像头均须符合四种配置之一。

表 10-3. C-PHY 的 CSI 配置 -x2 和 x4

		2 三线组配置						4 三线组配置			
摄像头编号 SoC 焊球	C-PHY 通道	#1	#2	#3	#4	#5	#6	#1	#2	#3	#4
CSI_0_CLK_P, CSI_0_D0_P/N	0:0	√						√			
CSI_0_CLK_N, CSI_0_D1_P/N	0:1	√						√			
CSI_1_CLK_P. CSI_1_D0_P/N	1:0		√					√			
CSI_1_CLK_N, CSI_1_D1_P/N	1:1		√					√			
CSI_2_CLK_P, CSI_2_D0_P/N	2:0			√					√		
CSI_2_CLK_N, CSI_2_D1_P/N	2:1			√					√		
CSI_3_CLK_P, CSI_3_D0_P/N	3:0				√				√		
CSI_3_CLK_N, CSI_3_D1_P/N	3:1				√				√		
CSI_4_CLK_P, CSI_4_D0_P/N	4:0					√				√	
CSI_4_CLK_N, CSI_4_D1_P/N	4:1					√				√	
CSI_5_CLK_P, CSI_5_D0_P/N	5:0									√	
CSI_5_CLK_N, CSI_5_D1_P/N	5:1									√	
CSI_6_CLK_P, CSI_6_D0_P/N	6:0						√				√
CSI_6_CLK_N, CSI_6_D1_P/N	6:1						√				√
CSI_7_CLK_P, CSI_7_D0_P/N	7:0										√
CSI_7_CLK_N, CSI_7_D1_P/N	7:1										√


注意：每个 x2 配置也可用于一个单通道摄像头（x1 配置）。
配置可共存以支持 x1、x2 和 x4 通道混合使用，前提是每个信号未在多个配置中共享。

表 10-4. C-PHY 的 CSI 配置 – x3 和 x1

摄像头编号 SoC 焊球	x4 单元	C-PHY 通道	#1	#2	#3	#4	#5	#6
CSI_0_CLK_P, CSI_0_D0_P/N	0	0:0	√					
CSI_0_CLK_N, CSI_0_D1_P/N		0:1	√					
CSI_1_CLK_P. CSI_1_D0_P/N		1:0	√					
CSI_1_CLK_N, CSI_1_D1_P/N		1:1		√				
CSI_2_CLK_P, CSI_2_D0_P/N	1	2:0			√			
CSI_2_CLK_N, CSI_2_D1_P/N		2:1			√			
CSI_3_CLK_P, CSI_3_D0_P/N		3:0			√			
CSI_3_CLK_N, CSI_3_D1_P/N		3:1				√		
CSI_4_CLK_P, CSI_4_D0_P/N	2	4:0					√	
CSI_4_CLK_N, CSI_4_D1_P/N		4:1					√	
CSI_5_CLK_P, CSI_5_D0_P/N		5:0					√	
CSI_5_CLK_N, CSI_5_D1_P/N		5:1						
CSI_6_CLK_P, CSI_6_D0_P/N	3	6:0						√
CSI_6_CLK_N, CSI_6_D1_P/N		6:1						√
CSI_7_CLK_P, CSI_7_D0_P/N		7:0						√
CSI_7_CLK_N, CSI_7_D1_P/N		7:1						


注意：上述每个单元 (x4) 均可替换为一种 2x2 或 1x4 配置。

图 10-1. 摄像头 CSI D-PHY 连接



注意：任何 EMI/ESD 器件均须调谐，以减小对信号质量的影响，满足接收端的时序和 Vil/Vih 要求，并保持信号质量，满足
设计所支持频率的要求。

图 10-2. 摄像头 CSI C-PHY 连接



注意：

1. Orin 内部 CSI CPHY 信号至 Orin 引脚的映射可编程。默认映射
   如图所示。还可采用其他映射，有些情况下可能需要。
2. 任何 EMI/ESD 器件均须调谐，以减小对信号质量的影响，并满足时序和
   Vil/Vih 要求，并保持信号质量，满足
   设计所支持频率的要求。

表 10-5. MIPI CSI 信号连接

模块引脚名称	类型	端接	说明
DPHY 模式			
CSI[7:0]_CLK_N/P	DIFF IN	见注 1	CSI 差分时钟：连接至器件时钟引脚。见注 2。
CSI[7:0]_D[1:0]_N/P	DIFF IN	见注 1	CSI 差分数据通道：连接至器件数据引脚。见注 2。
CPHY 模式			
CSI[7:0]_D0_P（三线组 0, A）	I	见注 1	CSI CPHY 三线组 0, A：连接至器件对应引脚。见注 2。
CSI[7:0]_D0_N（三线组 0, B）	I	见注 1	CSI CPHY 三线组 0, B：连接至器件对应引脚。见注 2。
CSI[7:0]_CLK_P（三线组 0, C）	I	见注 1	CSI CPHY 三线组 0, C：连接至器件对应引脚。见注 2。
CSI[7:0]_D1_P（三线组 1, A）	I	见注 1	CSI CPHY 三线组 1, A：连接至器件对应引脚。见注 2。
CSI[7:0]_D1_N（三线组 1, B）	I	见注 1	CSI CPHY 三线组 1, B：连接至器件对应引脚。见注 2。
CSI[7:0]_CLK_N（三线组 1, C）	I	见注 1	CSI CPHY 三线组 1, C：连接至器件对应引脚。见注 2。

注意：

1. 根据平台和摄像头模块的机械设计，可能需要 ESD 保护。此外，也可能需要 EMI 控制。二者均在摄像头连接示例图中展示。任何 EMI/ESD 方案均须兼容设计要求的频率。
2. 详情参见配置表。

10.1 CSI D-PHY 设计指南

表 10-6 详列 CSI D-PHY 接口的信号布线要求。

表 10-6. MIPI CSI D-PHY 接口信号布线要求

参数	要求	单位	注释
高速模式的最大数据速率（每个数据通道） 最大频率（低功耗模式）	2.5 10	Gbps MHz	
负载数量	1	负载	
最大负载（每个引脚）	**10**	pF	
参考平面	GND		
扇出区域阻抗（单端）	45-50	Ω	±15%
最大 PCB 扇出延迟	48	ps	
走线阻抗 差分对 / 单端	90-100 / 45-50	Ω	
过孔间距（信号至参考）	< 3.8 (24)	mm（ps）	见注 1
最小走线间距	2x	介质厚度	
最大插入损耗 1 Gbps / 1.5 Gbps / 2.5 Gbps	 3.10 / 2.96 / 2.17	 dB	
最大走线长度（延迟） 1 Gbps 1.5 Gbps 2.5 Gbps	 435 (2610) 325 (1953) 170 (1018)	 mm（ps）	
最大对内偏斜	1	ps	见注 2
DQ 与 CLK 之间的最大走线延迟偏斜 1 / 1.5 / 2.5 Gbps	 40/26.7/16	 ps	见注 2
避免噪声耦合	关键走线须远离其他信号走线、无关电源走线/区域或电源元件		

注意：

1. 最多 4 个信号过孔可共用一个 GND 回流过孔
2. 若至器件的布线包含柔性板或第 2 块 PCB，最大走线和偏斜计算须包含所有 PCB/柔性板布线

10.2 CSI C-PHY 设计指南

表 10-7 详列 CSI C-PHY 接口的信号布线要求。

表 10-7. MIPI CSI C-PHY 接口信号布线要求

参数	要求	单位	注释
最大数据速率（每个三线组）	4.5	Gsps	（注 1 和 2）
拓扑	点对点		RX 共模电容接 GND
端接	完全 ODT（片内）		50ohms SE 至共模电容
最大负载（每个引脚）	**2**	pF	单端
走线阻抗 - 单端	45-50	Ω	±15%
参考平面	GND		
最大 PCB 扇出长度（延迟）	5 (30)	mm（ps）	
过孔邻近距离（信号过孔至 GND 回流过孔）	< 2	mm	
最小走线间距	2.5x	介质厚度	建议
三线组间走线间距 - 微带线 / 带状线	2x / 3x	介质厚度	建议采用松耦合 差分阻抗布线。
最大插入损耗 4.5 Gsps @ 1.25GHz / 5GHz 3.5 Gsps @ 1.25GHz / 5GHz 2.5 Gsps @ 1.25GHz / 5GHz（注 4）	 0.97 / 3.92 2.02 / 7.42 2.77 / 7.42	dB	
最大走线总长度 模块连接器直至器件引脚 4.5Gsps 3.5Gsps 2.5Gsps（注 4）	 63 131 179	mm	强烈建议设计应 基于损耗指南，尤其是 路径中包含连接器时。所列 长度基于 EM370 PCB 材料，其 1.25GHz 时损耗为 0.393 dB/in， 5GHz 时为 1.036 dB/in。（注 3）
最大三线组内偏斜（三线组内部）	2	ps	A 或 B 引脚至 C 引脚的偏斜。
最大三线组间偏斜（三线组之间）	55	ps	
布线层限制	一个三线组必须完全在同一层布线。为兼容 DPHY，Trio0 和 Trio1 须在同一层布线（例如 D0P/D0N 必须与 CLKP/CLKN 同层，因此 D1P/D1N 也须同层）。		
避免噪声耦合	关键走线应远离其他信号走线、无关电源走线/区域或 电源元件		

注意：

1. 以 bps 为单位的比特率为 2.286 * Gsps。
2. 最大数据速率可能受用例 / 内存带宽限制。
3. 注意，最大长度为估算值，未计入终端器件或 Orin 模块连接器与
终端器件之间任何连接器的损耗。此外，未计入过孔转换及反射的影响。应考虑任何额外损耗（包括
PCB 材料损耗系数差异），并重新计算最大长度。
4. 经验证的最高速度。若需更高速度，请咨询 NVIDIA 支持团队。

表 10-8. 首批板卡推荐 CSI 测试点

推荐测试点	位置
每条信号线一个。	靠近 Orin 模块引脚。

注意：测试点须谨慎设计，以减小对信号完整性的影响。避免支桩，焊盘应小巧且靠近信号走线。

Chapter 11. SDIO 和 SD 卡

Orin 模块向连接器引脚引出一个 SDMMC 接口，供 SD 卡或 SDIO 使用。

表 11-1. Orin 模块 SDMMC 引脚说明

引脚	模块引脚名称	SoC 信号	用途/说明	方向	引脚类型
B6	SDCARD_CLK	GP129_SDMMC_A_CLK	SD 卡（或 SDIO）时钟	输出	CMOS – 3.3V/1.8V
A5	SDCARD_CMD	GP130_SDMMC_A_CMD	SD 卡（或 SDIO）命令	双向	CMOS – 3.3V/1.8V
E8	SDCARD_D0	GP131_SDMMC_A0	SD 卡（或 SDIO）数据 0	双向	CMOS – 3.3V/1.8V
F8	SDCARD_D1	GP132_SDMMC_A1	SD 卡（或 SDIO）数据 1	双向	CMOS – 3.3V/1.8V
A4	SDCARD_D2	GP133_SDMMC_A2	SD 卡（或 SDIO）数据 2	双向	CMOS – 3.3V/1.8V
D6	SDCARD_D3	GP134_SDMMC_A3	SD 卡（或 SDIO）数据 3	双向	CMOS – 3.3V/1.8V
L6	GPIO02	GP114	GPIO #2 或 SD 卡检测	双向	CMOS – 1.8V
A7	GPIO29	GP165	GPIO #29、I2S 或 SD 卡写保护	双向	CMOS – 1.8V


注意：

1. 方向列中，输出表示从 Orin 模块输出，输入表示输入 Orin 模块，双向表示双向信号。由于方向针对模块，可能与 Orin 引脚复用的编程设置不完全一致，因为后者针对 SoC 层面。
2. 上表所示 SDCard_CLK 方向适用于此功能。用作 GPIO 时，引脚支持输入或输出（双向）。

11.1 SD 卡

图 11-1 展示了 Micro SD 卡插槽连接示例。内部上拉电阻用于 SD 卡数据和 CMD 线。无需且不能使用外部上拉，原因是内部焊盘电压选择。

图 11-1. Micro SD 卡插槽连接示例



注意：
1. 如需 EMI 和/或 ESD 器件，必须调谐以减小对信号质量的影响，须满足接收端的时序和 Vil/Vih 要求，并保持信号质量，满足设计所支持频率的要求。
2. SD 卡 VDD 电源或负载开关必须由 Jetson 的 GPIO 使能。这是热启动后正常运行所必需的。所选 GPIO 应确保 VDD 默认不通电。
3. SD 卡供电电源（负载开关等）在电源短路至 GND 时应限流。

表 11-2. SDCARD 信号连接

功能信号名称	类型	端接	说明
SDCARD_CLK	O	参见说明 EMI/ESD	SDIO/SD 卡时钟：连接至 CLK 引脚，位于器件或插槽上
SDCARD_CMD	I/O	参见说明 EMI/ESD	SDIO/SDMMC 命令：连接至 CMD 引脚（器件/插槽上）
SDCARD_D[3:0]	I/O		SDIO/SDMMC 数据：连接至数据引脚，位于器件或插槽上
GPIO02 (SDCARD_CD#)	I		SD 卡检测：连接至 CD/C_DETECT 引脚（插槽上），如有需要。
GPIO29 (SDCARD_WP)	I		SD 写保护：连接至 WP 引脚，位于 SD 卡插槽。

注意：SDIO 用作 SD 卡插槽接口时可能需要 EMI/ESD。采用的任何 EMI/ESD 器件均须满足信号时序/质量要求。

11.1 SDCARD 设计指南

表 11-3 描述了 SD 卡和 SDIO 接口的布线要求。

表 11-3. SD 卡和 SDIO 接口信号布线要求

参数	要求	单位	注释
3.3V 信号的最大频率 DS HS 1.8V 信号的最大频率 SDR12 SDR25 SDR50 SDR104 DDR50	 25 (12.5) 50 (25) 25 (12.5) 50 (25) 100 (50) 208 (104) 50 (50)	MHz (MB/s)	见注 1
拓扑	点对点		
参考平面	GND 或 PWR		见注 2
走线阻抗	50	Ω	±15%。根据叠层可选 45Ω
最大过孔数量 PTH HDI	 4 10		 与叠层层数无关 取决于叠层层数
过孔间距（信号至参考）	< 3.8 (24)	mm（ps）	最多 4 个信号过孔可共用 1 个 GND 回流过孔
走线间距 – 微带线 / 带状线	4x / 3x	介质厚度	
最大走线长度（延迟） SDR50 / SDR25 / SDR12 / HS / DS SDR104 / DDR50	 150 (945) 71 (445)	 mm（ps）	
CLK 与 CMD/DAT 内部/之间的最大走线延迟偏斜 SDR50 / SDR25 / SDR12 / HS / DS SDR104 / DDR50	 15.9 (100) 3.2 (20)	 mm（ps）	见注 3
避免噪声耦合	关键走线应远离其他信号走线、无关电源走线/区域或 电源元件		

注意：

1. 实际频率可能因时钟源/分频器限制而降低。
2. 若采用 PWR，需 0.01uF 去耦电容供电流回流。
3. 若至 SD 卡插槽的布线包含柔性板或第 2 块 PCB，最大走线和偏斜计算须包含 PCB 和柔性板布线。

表 11-4. SD 卡负载与驱动类型

通用 SD 卡 合规性	参数	数值	单位	注释
C_{CARD} (C_{DIE}+C_{PKG})	最小	5	pF	规格最佳情况值
	最大	10	pF	规格最差情况值
驱动类型	A	33	Ω	UHS50 卡 = 可选，UHS104 卡 = 必需
	B	50	Ω	UHS50 卡 = 必需，UHS104 卡 = 必需
	C	66	Ω	UHS50 卡 = 可选，UHS104 卡 = 必需
	D	100	Ω	UHS50 卡 = 可选，UHS104 卡 = 必需
FMAX（CLK 基频）	SDR104	208	MHz	单数据速率高达 104MB/sec
	DDR50	50	MHz	双数据速率高达 50MB/sec
	SDR50	100	MHz	单数据速率高达 50MB/sec
	SDR25	50	MHz	单数据速率高达 25MB/sec
	SDR12	25	MHz	单数据速率高达 12.5MB/sec
	HS	50	MHz	单数据速率高达 25MB/sec
	DS	25	MHz	单数据速率高达 12.5MB/sec
C_{LOAD} (C_{CARD}+C_{EQ}) （CLK 频率 = 208MHz）	驱动类型 = A	21	pF	支持的总负载电容
	驱动类型 = B	15	pF	支持的总负载电容
	驱动类型 = C	11	pF	支持的总负载电容
	驱动类型 = D	22	pF	根据主机系统，可能为 22pF+
C_{LOAD} (C_{CARD}+C_{EQ}) （CLK 频率 = 100/50/25MHz）	驱动类型 = A	43	pF	支持的总负载电容
	驱动类型 = B	30	pF	支持的总负载电容
	驱动类型 = C	23	pF	支持的总负载电容
	驱动类型 = D	22	pF	根据主机系统，可能为 22pF+

表 11-5. 首批板卡推荐 SDCARD 测试点

推荐测试点	位置
SDCARD_CLK 线路上一个	靠近器件/连接器引脚。器件端可用 SD 连接器引脚， 若可接触。
一条 SDCARD_Dx 线和 SDCARD_CMD 各一个	靠近 Orin 模块和器件引脚。SD 连接器引脚可用于 器件端，若可接触。

Chapter 12. 音频

Orin 模块向模块引脚引出多个 PDM 和 I2S 音频接口，并采用灵活的音频端口切换架构。此外，数字麦克风和扬声器接口也受支持。


表 12-1. Orin 模块音频引脚说明

引脚	模块引脚名称（SoC 音频功能）	SoC 信号	用途/说明	方向	引脚类型
H9	MCLK01	GP167	音频编解码器参考时钟	输出	CMOS – 1.8V
L14	I2S1_CLK	GP169	I2S 音频端口 1 时钟	双向	CMOS – 1.8V
D8	I2S1_FS	GP172	I2S 音频端口 1 左/右时钟	双向	
C7	I2S1_SDOUT	GP170	I2S 音频端口 1 数据输出	输出	
H8	I2S1_SDIN	GP171	I2S 音频端口 1 数据输入	输入	
G4	I2S2_CLK	GP122	I2S 音频端口 2 时钟	双向	CMOS – 1.8V
E4	I2S2_FS	GP125	I2S 音频端口 2 左/右时钟	双向	
F5	I2S2_DOUT	GP123	I2S 音频端口 2 数据输出	输出	
F6	I2S2_DIN	GP124	I2S 音频端口 2 数据输入	输入	
C59	I2S3_SCLK	GP206_DAP4_CLK	I2S 音频端口 3 时钟	双向	CMOS – 1.8V
C60	I2S3_FS	GP209_DAP4_FS	I2S 音频端口 3 左/右时钟	双向	
K59	I2S3_DOUT	GP207_DAP4_DOUT	I2S 音频端口 3 数据输出	输出	
J59	I2S3_DIN	GP208_DAP4_DIN	I2S 音频端口 3 数据输入	输入	
B58	GPIO21 (I2S6_SCLK)	GP202_DAP6_CLK	I2S 音频端口 6 时钟	双向	CMOS – 1.8V
A58	GPIO20 (I2S6_LRCK)	GP205_DAP6_FS	I2S 音频端口 6 左/右时钟	双向	
A59	GPIO05 (I2S6_SDOUT)	GP203_DAP6_DOUT	I2S 音频端口 6 数据输出	输出	
B59	GPIO04 (I2S6_SDIN)	GP204_DAP6_DIN	I2S 音频端口 6 数据输入	输入	
L15	GPIO14 (DMIC2_CLK)	GP164_SPI5_CS0	数字麦克风输入 2 时钟	输出	CMOS – 1.8V
G7	GPIO13 (DMIC2_DAT)	GP163_SPI5_MOSI	数字麦克风输入 2 数据	输入	
C61	GPIO09 (DMIC3/5_CLK)	GP25	数字麦克风输入 3/5 时钟	输出	CMOS – 3.3V
B62	GPIO08 (DMIC3/5_DAT)	GP26	数字麦克风输入 3/5 数据	输入	
F9	GPIO16 (DSPK0_CLK)	GP162_SPI5_MISO	数字扬声器输出 2 时钟	输出	CMOS – 1.8V
F10	GPIO15 (DSPK0_DAT)	GP161_SPI5_CLK	数字扬声器输出 2 数据	输出	

注意：

1. 方向列中，输出为从 Orin 模块输出，输入为输入 Orin 模块，双向为双向信号。方向针对模块，因此未必完全符合 Orin 引脚复用的编程设置，后者针对 SoC 层面。
2. MCLKx、I2Sx 和 GPIOx 的所示方向适用于用作 I2S 或 MCLK 信号时。引脚支持 GPIO 功能，因此支持输入和输出操作（双向）。

图 12-1. 音频器件连接



注意：

1. I2S 接口可用于发起端或目标端模式。
2. 若 SoC 为 I2S 目标端且 edge_cntrl 满足下述条件，应在 I2Sn_FS 与 GND 间设置电容：
   配置 = 1（SDATA 在 CLK 上升沿驱动）。电容值应
   选为使 I2Sn_FS 边沿在下述上升沿后保持至少 2ns：
   I2Sn_CLK。

表 12-2. 音频接口信号连接

模块引脚名称（Orin 功能）	类型	端接	说明
I2Sx_CLK (I2Sx_SCLK)	I/O	串联 120Ω 磁珠，并以 2.7pF 电容接 GND（在 Orin 模块上）。	I2S 串行时钟：连接至 I2S/PDM CLK 引脚，位于音频器件。
I2Sx_FS (I2Sx_LRCK)	I/O		I2S 左/右时钟：连接至音频器件的左/右时钟引脚。
I2Sx_DOUT (I2Sx_SDOUT)	I/O		I2S 数据输出：连接至数据输入引脚，位于音频器件。
I2Sx_DIN (I2Sx_SDIN)	I		I2S 数据输入：连接至数据输出引脚，位于音频器件。

模块引脚名称（Orin 功能）	类型	端接	说明
(DMICx_CLK)	O		DMIC 时钟：连接至数字麦克风器件的时钟引脚。
(DMICx_DAT)	I		DMIC 数据：连接至数字麦克风器件的数据引脚。
(DSPKx_CLK)	O		DSPK 时钟：连接至数字扬声器器件的时钟引脚。
(DSPKx_DAT)	O		DSPK 数据：连接至数字扬声器器件的数据引脚。
(AUD_MCLK)	O		音频编解码器参考时钟：连接至音频编解码器的时钟引脚。

12.1 I2S 设计指南

表 12-3 详列 I2S 接口的信号布线要求。

表 12-3. I2S 接口信号布线要求

参数	要求	单位	注释
配置 / 设备组织	1	负载	
最大负载	8	pF	
参考平面	GND		
扇出区域阻抗	最小宽度/间距		
走线阻抗	50	Ω	±20%
过孔间距（信号至参考）	< 3.8 (24)	mm（ps）	见注 1
走线间距 - 微带线或带状线	2x	介质厚度	
最大走线延迟	3600 (~560)	ps（mm）	
SCLK 与以下信号间的最大走线延迟偏斜：SDATA_OUT/IN	250 (40)	ps（mm）	

注意：最多 4 个信号过孔可共用一个 GND 回流过孔

12.2 DMIC 设计指南

表 12-4 详列 DMIC 接口的信号布线要求。

表 12-4. DMIC 接口信号布线要求

参数	要求	单位	注释
时钟频率/周期	12/83.33	MHz/ns	
数据比特率/周期 (DDR24)	24/41.66	Mbps/ns	
配置 / 设备组织	1	负载	
拓扑	点对点		
参考平面	GND		
走线阻抗	45-50	Ω	±20%
过孔邻近距离（信号过孔至 GND 回流过孔）	< 3.8 (24)	mm（ps）	见注
走线间距 – 微带线 / 带状线	2x / 2x	介质厚度	
最大走线延迟	1280	ps	
CLK 与 DAT 之间的最大走线延迟偏斜	150	ps	

注意：最多 4 个信号过孔可共用一个 GND 回流过孔。

Chapter 13. I2C

Orin 模块向模块引脚引出多个 I2C 接口。

表 13-1. Orin 模块 I2C 引脚说明

引脚	模块引脚名称	SoC 信号	用途/说明	方向	引脚类型
K5	I2C1_CLK	GP126_I2C1_CLK	通用 I2C 1 时钟	双向	开漏 – 1.8V（可反向驱动至 1.8V）
L8	I2C1_DAT	GP127_I2C1_DAT	通用 I2C 1 数据		
J61	I2C2_CLK	GP13_I2C2_CLK	通用 I2C 2 时钟		
K61	I2C2_DAT	GP14_I2C2_DAT	通用 I2C 2 数据		
F53	I2C3_CLK	GP54_I2C3_CLK	通用 I2C 3 时钟		
E53	I2C3_DAT	GP55_I2C3_DAT	通用 I2C 3 数据		
D61	I2C4_CLK	GP15_I2C8_CLK	通用 I2C 4 时钟		
E60	I2C4_DAT	GP16_I2C8_DAT	通用 I2C 4 数据		
A53	I2C5_CLK	GP81_I2C9_CLK	通用 I2C 5 时钟		
C53	I2C5_DAT	GP82_I2C9_DAT	通用 I2C 5 数据		
J52	DP1_AUX_CH_P	GP75_I2C4_CLK	通用 I2C 6 时钟		
J53	DP1_AUX_CH_N	GP76_I2C4_DAT	通用 I2C 6 数据		
F52	DP0_AUX_CH_P	GP78_I2C7_CLK	通用 I2C 7 时钟		
F51	DP0_AUX_CH_N	GP79_I2C7_DAT	通用 I2C 7 数据		
G53	DP2_AUX_CH_P	SF_DPAUX01_P	Display Port 2 Aux+ 或 HDMI DDC SCL。AC 耦合于载板，用于 DP AUX (eDP/DP)，或上拉至高电平用于 DDC/I2C.	双向	开漏，1.8V (3.3V 耐受、反向驱动至 1.8V)
G54	DP2_AUX_CH_N	SF_DPAUX01_N	Display Port 2 Aux– 或 HDMI DDC SDA。AC 耦合于载板，用于 DP AUX (eDP/DP)，或上拉至高电平用于 DDC/I2C.	双向	

注意：方向列中，输出为从 Orin 模块输出，输入为输入 Orin 模块，双向为双向信号。由于方向适用于模块，可能与 Orin 引脚复用的编程设置不完全一致，因为后者针对 SoC 层面。


表 13-2. I2C 接口映射

控制器	模块引脚名称（Orin 引脚）	模块上的用途	Orin 单元	模块上的上拉/电压
I2C1	I2C1_CLK/DAT	ID EEPROM (7h50)	J	1.5KΩ 接 1.8V
I2C2	I2C2_CLK/DAT	功率监控器（7H40 和 7h41)	B_AO	1.5KΩ 接 1.8V（也经电平转换器连接功率监控器）
I2C3	I2C3_CLK/DAT		F (CAM)	1.5KΩ 接 1.8V
I2C4	DP1_AUX_CH_P/N		G (EDP)	1.5KΩ 接 1.8V
I2C6	DP2_AUX_CH_P/N		G (EDP)	无
I2C7	DP0_AUX_CH_P/N		G (EDP)	1.5KΩ 接 1.8V
I2C8	I2C4_CLK/DAT		B_AO	1.5KΩ 接 1.8V
I2C9	I2C5_CLK/DAT		G (EDP)	1.5KΩ 接 1.8V



注意：DP2_AUX_CH_P/N 引脚支持 I2C 或 DP_AUX 功能。DP_AUX 用于 DP，若采用此接口。HDMI 将这些引脚用于 DDC (I2C)。由于 I2C 和 DP_AUX 共用引脚，设计中只能使用其中一种。

图 13-1. I2C 连接



注意：

1. 对于模块上已上拉至 1.8V 的 I2C 接口，载板应不设额外上拉，或仅上拉至 1.8V。
2. 载板上的任何 I2C 上拉必须接至 Orin 模块断电时也会断电的电源轨。
3. 若 I2C 接口布线至 M.2 Key E 或 Key M 连接器，建议串联 0Ω 电阻，以便断开。某些 M.2 Key E 和 Key M 卡可能与连接至 I2C 接口的其他器件冲突。

表 13-3. I2C 信号连接

模块引脚名称	类型	端接	说明
I2Cx_CLK/DAT	I/OD	模块上以 1.5kΩ 上拉至 1.8V	通用 I2C 时钟\数据。连接至 1.8V 器件的 CLK/Data 引脚
DP[1,0]_AUX_CH_P/N	I/OD		I2C 时钟 (_P) 和数据 (_N)。
DP2_AUX_CH_P/N	I/OD	正确端接方式参见 eDP/HDMI/DP 部分	DP_AUX 通道 (eDP/DP) 或 DDC I2C 2 时钟和数据 (HDMI)。连接至 AUX_CH_P/N (DP) 或 SCL/SDA (HDMI)。也可用作 I2C IF。

注意：

1. 若某些器件要求的电压电平不同于同一 I2C 总线上其他器件，则需要电平转换器是必需的。
2. 对于上拉至 1.8V 的 I2C 接口，须禁用这些焊盘的 E_IO_HV 选项。对于 I2C 接口，若上拉至 3.3V，须启用 E_IO_HV 选项。E_IO_HV 选项在引脚复用寄存器中选择。

13.1 I2C 设计指南

须确保连接至 Orin 模块的同一 I2C 总线上的 I2C 外设没有重复地址。地址有两种形式：去除读/写位的 7 位，或 8 位含读/写位。

比较 I2C 器件地址时，须采用相同形式：全部 7 位或全部 8 位格式。

表 13-4. I2C 接口信号布线要求

参数	要求	单位	注释
最大频率 - 标准模式 / Fm / Fm+	100 / 400 / 1000	kHz	见注 1
拓扑	单端、双向、多发起端 / 目标端		
最大负载 - 标准模式 / Fm / Fm+	400	pF	所有负载之和
参考平面	GND 或 PWR		
走线阻抗	50 – 60	Ω	±15%
走线间距	1x	介质厚度	
最大走线延迟 标准模式 Fm 和 Fm+	 3400 (~500) 1700 (~10)	 ps（mm）	

注意：

1. Fm = 快速模式，Fm+ = 快速增强模式
2. 避免 I2C 信号靠近高噪声走线、电源或开关稳压器等元件布线。
3. 以 PWR 为参考时无需去耦电容

13.2 去抖

表 13-5 列出了各 I2C 模式允许的去抖设置。

表 13-5. 去抖设置

I2C 模式	时钟源	源时钟频率	I2C 源分频数	Sm/Fm 分频数	去抖数值	I2C SCL 频率
Fm+	PLLP_OUT0	408MHz	5 (0x04)	10 (0x9)	0	1016KHz
					5:1	905.8KHz
					7:6	816KHz
Fm	PLLP_OUT0	408MHz	5 (0x4)	26 (0x19)	7:0	392KHz
Sm	PLLP_OUT0	408MHz	20 (0x13)	26 (0x19)	7:0	98KHz

注意：sm = 标准模式

Chapter 14. SPI

Orin 模块提供多个串行外设接口 (SPI)，如表 14-1 所列。 .

表 14-1. Orin 模块 SPI 引脚说明

引脚	模块引脚名称（SoC SPI 功能）	SoC 信号	用途/说明	方向（注-1）（注-2）	引脚类型（注-3）
J57	SPI1_CLK	GP47_SPI1_CLK	SPI 1 时钟	双向	CMOS - 1.8V（耐受 3.3V，反向驱动至 1.8V）
D55	SPI1_MOSI	GP49_SPI1_MOSI	SPI 1 发起端输出 / 目标端输入		
A56	SPI1_MISO	GP48_SPI1_MISO	SPI 1 发起端输入 / 目标端输出		
E55	SPI1_CS0_N	GP50_SPI1_CS0_N	SPI 1 片选 0		
B56	SPI1_CS1_N	GP51_SPI1_CS1_N	SPI 1 片选 1		
E61	SPI2_CLK	GP06_SPI2_CLK	SPI 2 时钟	双向	CMOS - 1.8V（耐受 3.3V，反向驱动至 1.8V）
F60	SPI2_MOSI	GP08_SPI2_MOSI	SPI 2 发起端输出 / 目标端输入		
D62	SPI2_MISO	GP07_SPI2_MISO	SPI 2 发起端输入 / 目标端输出		
D60	SPI2_CS0_N	GP09_SPI2_CS_N	SPI 2 片选 0		
F55	SPI3_CLK	GP36_SPI3_CLK	SPI 3 时钟	双向	CMOS - 1.8V（耐受 3.3V，反向驱动至 1.8V）
G56	SPI3_MOSI	GP38_SPI3_MOSI	SPI 3 发起端输出 / 目标端输入		
D56	SPI3_MISO	GP37_SPI3_MISO	SPI 3 发起端输入 / 目标端输出		
C57	SPI3_CS0_N	GP39_SPI3_CS0_N	SPI 3 片选 0		
E56	SPI3_CS1_N	GP40_SPI3_CS1_N	SPI 3 片选 1		

注意：

1. 方向取决于 Orin 为发起端还是目标端。Orin 为发起端时，时钟、片选及 MOSI 为输出，MISO 为输入。Orin 为目标端时，时钟、片选及 MOSI 为输入，MISO 为输出。
2. 方向列中，输出表示从 Orin 模块输出，输入表示输入 Orin 模块，双向表示双向信号。由于方向针对模块，可能与 Orin 引脚复用的编程设置不完全一致，因为后者针对 SoC 层面。
3. 引脚类型指应用引脚复用表后的状态；POR 状态参见引脚复用表。

图 14-1. Orin 模块 SPI 连接




图 14-2 展示了基本 SPI 连接。

图 14-2. 基本 SPI 连接




表 14-2. SPI 信号连接

模块引脚名称（SoC 功能）	类型	端接	说明
SPIx_CLK	I/O		SPI 时钟：连接至外设 CLK 引脚
SPIx_MOSI	I/O		SPI 数据输出：连接至外设 MOSI 引脚
SPIx_MISO	I/O		SPI 数据输入：连接至外设 MISO 引脚
SPIx_CS[1:0]_N	I/O		SPI 片选：每个 SPI IF 以一个 CS_N 引脚连接各目标外设 CS 引脚

14.1 SPI 设计指南

图 14-3 展示了 SPI 拓扑。

图 14-3. SPI 拓扑




表 14-3. SPI 接口信号布线要求

参数	要求	单位	注释
最高频率 SDR32.5（Fmax >50MHz 的 SPI 器件） SDR25（Fmax <50MHz 的 SPI 器件） SDR15（适用于 2 负载拓扑）	 65 50 30	MHz	
配置 / 设备组织	3	负载	
最大负载（每个引脚）	10	pF	
走线阻抗	45-50	Ω	±15%
参考平面	GND 或 PWR		见注 1
过孔间距（信号至参考）	< 3.8 (24)	mm（ps）	见注 2
走线间距 - 微带线 / 带状线	3x / 2x	介质厚度	
PCB 噪声规避	3x	介质厚度	
最大 PCB 扇出延迟	6.5 (40)	mm（ps）	
MOSI、MISO、SCK 和 CS 的最大走线长度（延迟）	109 (685)	mm（ps）	
MOSI、MISO 和 CS 的最大走线长度（延迟）偏斜至 SCK	16 (100)	mm（ps）	任意点处

注意：

1. 若采用 PWR，在 PWR 和 GND 间添加 2x 0201 0.1uF 及 2x 0402 4.7uF 去耦电容供电流回流。
2. 最多 4 个信号过孔可共用一个 GND 回流过孔。

表 14-4. 首批板卡推荐 SPI 测试点

推荐测试点	位置
每条使用的 SPI 信号线各一个	靠近 Orin 模块和器件引脚。

Chapter 15. UART

Orin 模块向主连接器引出多个 UART，如表 15-1 所列。


表 15-1. Orin 模块 UART 引脚说明

引脚	模块引脚名称（SoC UART 功能）	SoC 信号	用途/说明	方向	引脚类型
K53	UART1_TX	GP70_UART1_TXD_BOOT2_STRAP	UART 1 发送	输出	CMOS – 1.8V
K54	UART1_RX	GP71_UART1_RXD	UART 1 接收	输入	
L51	UART1_RTS	GP72_UART1_RTS_N	UART 1 请求发送	输出	
H54	UART1_CTS	GP73_UART1_CTS_N	UART 1 允许发送	输入	
C58	UART2_TX	GP41_UART5_TXD_DDRCODE1	UART 2 发送	输出	CMOS – 1.8V
C56	UART2_RX	GP42_UART5_RXD	UART 2 接收	输入	
G58	UART2_RTS	GP43_UART5_RTS_N_DDRCODE0	UART 2 请求发送	输出	
A57	UART2_CTS	GP44_UART5_CTS_N	UART 2 允许发送	输入	
H62	UART3_TX_DEBUG	GP11_UART3_TXD	调试 UART 发送	输出	CMOS – 1.8V
K60	UART3_RX_DEBUG	GP12_UART3_RXD	调试 UART 接收	输入	
L5	UART4_TX	GP118_UART4_TXD_BOOT1_STRAP	UART 4 发送	输出	CMOS – 1.8V
L48	UART4_RX	GP119_UART4_RXD	UART 4 接收或 I2S	输入	
L4	UART4_RTS	GP120_UART4_RTS_N_BOOT0_STRAP	UART 4 请求发送	输出	
L49	UART4_CTS	GP121_UART4_CTS_N	UART 4 允许发送或 I2S	输入	
J58	UART5_TX	GP32_UART2_TXD (DDRCODE2)	UART 5 发送	输出	CMOS – 1.8V
H58	UART5_RX	GP33_UART2_RXD	UART 5 接收	输入	
K58	UART5_RTS	GP34_UART2_RTS_N (DDRCODE2)	UART 5 请求发送	输出	
H57	UART5_CTS	GP35_UART2_CTS_N	UART 5 允许发送	输入	

注意：

1. 方向列中，输出表示从 Orin 模块输出，输入表示输入 Orin 模块，双向表示双向信号。由于方向适用于模块，其不一定与 SoC 层面的 Orin 引脚复用编程完全一致。
2. UART 引脚所示方向仅适用于该功能。否则，这些引脚支持 GPIO 功能，可支持输入和输出（双向）。但模块上经缓冲、用于隔离大多数 SoC 配置绑带相关引脚的 UART 引脚除外，包括 UART[4:2]_TX/RTS 和 UART1_TX。此外，作为 SoC 配置绑带引脚的 UART5_TX/RTS 也应包括在内。这些引脚若选作 GPIO，只能用作输出。
3. 某些功能与其他功能共用。设计中只能使用一种功能。选择设计所用功能时，确保不存在冲突。
4.

图 15-1. Orin 模块 UART 连接



注：用作 SoC 配置绑带的 UART 引脚经缓冲，防止所连接器件影响系统上电时的配置绑带值。

表 15-2. UART 信号连接

模块引脚名称	类型	端接	说明
UARTx_TX	O		UART 发送：连接至器件的外设 RXD 引脚
UARTx_RX	I		UART 接收：连接至器件的外设 TXD 引脚
UARTx_CTS	I		UART 允许发送：连接至器件的外设 RTS_N 引脚
UARTx_RTS	O		UART 请求发送：连接至器件的外设 CTS 引脚

15.1 UART 设计指南

表 15-3 列出了 UART 接口的信号布线要求。

表 15-3. UART 接口信号布线要求

参数	要求	单位	注释
最大数据速率	4.25	Mbps	
配置 / 设备组织	1	负载	
参考平面	GND		
走线阻抗	40-60	Ω	±10%
扇出	75	ps	
过孔邻近距离（信号过孔至 GND 回流过孔）	< 3.8 (24)	mm（ps）	见注 1
最小走线间距 微带线 / 带状线	4x / 3x	介质厚度	
最大走线长度（延迟）	355 (2268)	mm（ps）	假设传播延迟为 6.3 ps/mm。
RXD 到 TXD 的最大走线延迟偏斜	38 (240)	mm（ps）	假设传播延迟为 6.3 ps/mm。

注：最多四个信号过孔可共用一个 GND 回流过孔

Chapter 16. CAN

Orin 模块将两个控制器局域网 (CAN) 接口引出至主连接器。

表 16-1. Orin 模块 CAN 引脚说明

引脚	模块引脚名称	SoC 信号	用途/说明	方向	引脚类型
D59	CAN0_DOUT	GP17_CAN0_DOUT	CAN 0 发送	输出	CMOS – 3.3V
F58	CAN0_DIN	GP18_CAN0_DIN	CAN 0 接收	输入	CMOS – 3.3V
H61	CAN1_DOUT	GP19_CAN1_DOUT	CAN 1 发送	输出	CMOS – 3.3V
B61	CAN1_DIN	GP20_CAN1_DIN	CAN 1 接收	输入	CMOS – 3.3V

注意：

1. 方向列中，输出表示从 Orin 模块输出，输入表示输入 Orin 模块，双向表示双向信号。由于方向适用于模块，因此并不总与 Orin 引脚复用的编程设置完全一致，因为后者位于 SoC 层面。
2. CANx 所示方向对应其用作 CAN DOUT/DIN 的情况。这些引脚支持 GPIO 功能，因此支持输入和输出操作（双向）。

图 16-1. Orin 模块 CAN 连接




表 16-2. CAN 信号连接

模块引脚名称（功能）	类型	端接	说明
CANx_DOUT	O		CAN 数据输出：连接至对应引脚，该引脚属于器件
CANx_DIN	I		CAN 输入：连接至器件的外设引脚

16.1 CAN 设计指南

表 16-3 列出了 CAN 接口的信号布线要求。

表 16-3. CAN 接口信号布线要求

参数	要求	单位	注释
最大数据速率 / 频率	8	Mbps / MHz	
配置 / 设备组织	1	负载	
走线阻抗	45-50	Ω	±15%
参考平面	GND 或 PWR		见注 1
过孔间距（信号至参考）	< 3.8 (24)	mm（ps）	见注 2
走线间距 - 微带线 / 带状线	3x / 2x	介质厚度	
PCB 噪声规避	3x	介质厚度	
最大 PCB 引出长度（延迟）	6.5 (40)	mm（ps）	
最大走线长度（延迟）	307 (1933)	mm（ps）	
最大走线偏斜长度（延迟）	8 (50)	mm（ps）	

注意：

1. 若为 PWR，在 PWR 和 GND 间添加 2x 0201 0.1uF 和 2x 0402 4.7uF 去耦电容，用于回流电流。
2. 最多 4 个信号过孔可共用一个 GND 回流过孔。

Chapter 17. 风扇

Orin 模块提供 PWM 和转速计功能，用于控制风扇，作为散热
方案的一部分。

▶ FAN_PWM 引脚配置为 GP_PWM3

▶ FAN_TACH 引脚配置为 NV_THERM_FAN_TACH0

表 17-1. Orin 模块风扇引脚说明

引脚	模块引脚名称	SoC 信号	用途/说明	方向 (注-1) (注-2)	引脚类型（注-3）
E54	FAN_TACH	GP62	风扇转速计信号	双向	CMOS – 1.8V
K62	FAN_PWM	GP31_PWM3	风扇脉宽调制信号	双向	CMOS – 1.8V 或 开漏，1.8V（耐受 3.3V， 可承受反向驱动 至 1.8V）

注意：

1. 方向列中，输出表示从 Orin 模块输出，输入表示输入 Orin 模块，双向表示双向信号。由于方向针对模块，可能与 Orin 引脚复用的编程设置不完全一致，因为后者针对 SoC 层面。
2. FANx 所示方向对应其用作风扇 PWM/转速计的情况。这些引脚支持 GPIO 功能，因此支持输入和输出操作（双向）。
3. 引脚类型指应用引脚复用表后的状态；POR 状态参见引脚复用表。

图 17-1. Orin 模块风扇连接示例




表 17-2. 风扇信号连接

模块引脚名称	类型	端接	说明
FAN_PWM	O	100kΩ 下拉至 GND，FET，。 10kohm 上拉至 VDD_5V 并 串联 100Ω 电阻。	风扇脉宽调制：按 Orin 模块 风扇连接图所示 通过 FET 连接。
FAN_TACH	I	100kohm 上拉至 VDD_1V8	风扇转速计：连接至 TACH 引脚，该引脚位于风扇 连接器。

Chapter 18. 调试

本章介绍用于调试和开发的接口。


18.1 USB 恢复模式

USB 恢复模式提供备选启动设备 (USB)。此模式下，系统连接至
主机系统，并通过 USB 启动。需要刷写新映像或进行调试
时使用此模式。要进入 USB 恢复模式，在系统
上电时将 FORCE_RECOVERY_N 引脚保持低电平。FORCE_RECOVERY_N 是 SoC RCM0 配置绑带。恢复模式支持 USB 2.0
或 USB 2.0 + USB 3.2 模式。使用 USB 2.0 的恢复模式仅通过 USB0_N/P 接口。进入强制恢复模式
无需且不支持任何其他信号。无需 VBUS 或 ID 检测
。如果退出复位时强制恢复配置绑带保持低电平，Jetson AGX Orin 将配置
USB0 为设备并进入恢复模式。对于 USB 3.2 恢复模式，USB 3.2 端口必须是
UPHY_RX1/TX1 引脚上的端口 #1。

18.2 JTAG 和调试 UART

图 18-1 显示 JTAG 和 UART 调试连接。

图 18-1. JTAG 和 UART 调试连接




注意：

1. NVJTAG_SEL 和 JTAG_TRST_N 正常运行时必须为低电平；上拉至 1.8V 以进入边界扫描模式。正常运行时 NVDBG 悬空（模块上已下拉）；上拉至 1.8V 可进入其他调试模式（通过 USB 调试等）。边界扫描测试模式下，JTAG_TRST_N 必须按正确顺序驱动为高电平。详情请参阅《Orin 模块边界扫描要求和使用》文档。
2. JTAG 上拉/下拉建议请参阅所选 JTAG 调试器文档。

图 18-2 显示引出调试 UART 的简化示例。图中 UART3_DEBUG 接口通过电平转换器布线至 6 引脚排针。

图 18-2. 简单调试 UART 排针连接



18.2.1 JTAG

JTAG 并非必需，但可用于新设计的调通或边界扫描。

表 18-1. Orin 模块 JTAG 引脚说明

引脚	模块引脚名称	SoC 信号	用途/说明	方向	引脚类型	MPIO 焊盘代码	上电复位
H59	NVJTAG_SEL	SF_NVJTAG_SEL	NVIDIA JTAG 选择。正常运行或 Arm JTAG 调试模式时为低电平，扫描测试模式时为高电平。经 100kΩ 电阻下拉至 GND，电阻位于模块上。	输入 输入	CMOS – 1.8V	JT_RST	z
G60	NVDBG_SEL	SF_NVDBG_SEL	NVIDIA 调试选择。通过模块上的 100kΩ 电阻下拉至 GND。		CMOS – 1.8V	JT_RST	z
A60	JTAG_TCK	SF_JTAG_TCK	JTAG 测试时钟。通过模块上的 100kΩ 电阻下拉至 GND。	输入	CMOS – 1.8V	JT_RST	z
E58	JTAG_TMS	SF_JTAG_TMS	JTAG 测试模式选择	输入	CMOS – 1.8V	JT_RST	pu
D58	JTAG_TDO	SF_JTAG_TDO	JTAG 测试数据输出	输出	CMOS – 1.8V	ST	z
B60	JTAG_TDI	SF_JTAG_TDI	JTAG 测试数据输入	输入	CMOS – 1.8V	JT_RST	pu
G61	JTAG_TRST_N	SF_JTAG_TRST_N	JTAG 测试复位。正常运行或 Arm JTAG 调试模式时为低电平，扫描测试模式时为高电平。经 100kΩ 电阻下拉至 GND，电阻位于模块上。	输入	CMOS – 1.8V	JT_RST	pd

注意：

1. 方向列中，输出表示从 Orin 模块输出，输入表示输入 Orin 模块，双向表示双向信号。由于方向适用于模块，因此并不总与 Orin 引脚复用的编程设置完全一致，因为后者位于 SoC 层面。
2. MPIO 焊盘代码的详细说明参见《Orin (SoC) 技术参考手册》的“多用途 I/O 引脚和引脚复用 (PinMux)”一节。
3. “上电复位状态”列表示复位有效时及复位撤销后、软件进行任何更改前的引脚状态。“z”表示三态，pu/pd 表示启用内部弱上拉/下拉电阻，1/0 表示主动驱动为高/低电平。

表 18-2. JTAG 信号连接

模块引脚名称	类型	端接	说明
JTAG_TMS	I		JTAG 模式选择：连接至连接器的 TMS 引脚
JTAG_TCK	I	模块上通过 100kΩ 接至 GND	JTAG 时钟：连接至连接器的 TCK 引脚
JTAG_TDO	O		JTAG 数据输出：连接至连接器的 TDO 引脚
JTAG_TDI	I		JTAG 数据输入：连接至连接器的 TDI 引脚
JTAG_RTCK	I		JTAG 返回时钟：连接至连接器的 RTCK 引脚
JTAG_TRST_N	I	100kΩ 接 GND，0.1uF 接 GND	JTAG 通用引脚 #0：正常运行或 Arm JTAG 操作时悬空。边界扫描测试模式下，连接至连接器的 TRST 引脚或类似引脚。详情请参阅《Orin 模块边界扫描要求和使用》文档。
NVJTAG_SEL		模块上通过 100kΩ 接至 GND	NVIDIA JTAG 选择：用作选择信号 • 正常运行：必须为低电平，因此悬空（模块上的下拉将使其保持低电平）。 • 扫描测试模式：将 NVJTAG_SEL 接至 VDD_1V8。详见“错误！**未找到引用源。**”。
NVDBG_SEL		模块上通过 100kΩ 接至 GND	NVIDIA 调试选择：用作选择信号 • 正常运行：不装配 NVDBG_SEL 的串联电阻。 • 高级调试模式：将 NVDBG_SEL 接至 VDD_1V8（按图安装 0Ω 电阻）。

18.2.2 调试 UART

Orin 模块提供 UART3_DEBUG 用于调试。表 18-3 描述了其连接。

表 18-3. 调试 UART 连接

模块引脚名称	类型	端接	说明
UART3_TX_DEBUG	O		UART 发送：连接至 RX 引脚，该引脚属于串行器件
UART3_RX_DEBUG	I	若使用电平转换器， 通过 100 kΩ 上拉至该器件 非 Orin 模块侧的 电源。	UART 接收：连接至 TX 引脚，该引脚属于串行器件

Chapter 19. 配置绑带引脚

Orin 模块有一个供载板使用的配置绑带 (FORCE_RECOVERY_N)。
上电时保持 FORCE_RECOVERY_N 配置绑带为低电平，以进入强制恢复模式。
本节提到的其他几个配置绑带保留，仅供 NVIDIA 在模块上使用。
载板上的任何连接都不得影响它们的上电状态。

除两个引脚外，模块均设有缓冲器，以确保 SoC 配置绑带引脚保持其绑带
状态，不受载板连接影响。对于未经缓冲的配置绑带引脚，载板
必须确保上电期间这些引脚不会被拉低、拉高或驱动为低、高电平，以免影响
配置绑带电平。图 19-1 显示缓冲器示例，用于将所列任一引脚的信号与
载板上所连接的器件隔离。

MOD_TEMP_SHDN_EN_N 配置绑带为 699 引脚连接器的 J62 引脚，标记为 GND_009，见
连接器符号。所有 Jetson AGX Orin 模块均必须将其接地，包括 AGX Orin
Industrial，均必须将其接地。

图 19-1. SoC 配置绑带隔离缓冲器示例





图 19-2. Orin 模块配置绑带引脚



注：配置绑带引脚可能变更；不建议用作 GPIO。如需使用，强烈建议咨询 NVIDIA 支持团队。

Chapter 20. 焊盘

20.1 关联电源轨启用时的 MPIO 焊盘行为

Orin 模块的 CZ 型 MPIO 引脚在关联电源轨启用或禁用时可能出现毛刺。
设计人员应考虑这一点。对于必须在
电源轨电压上升或下降期间仍保持低电平的此类 MPIO，可能需要特殊处理。“引脚说明”
一节（位于《Jetson AGX Orin 数据手册》）包含引脚类型信息。

20.2 施密特触发器的使用

MPIO 引脚可逐引脚启用或禁用施密特触发器模式。建议
对用于边沿敏感功能（例如输入时钟）或其他
每次检测到边沿都会影响器件运行的功能的引脚，启用此模式。施密特触发器模式
具有更好的抗噪能力，有助于避免 SoC 输入“检测”到额外边沿。
输入时钟包括 SoC 处于目标模式时的 I2S 和 SPI 时钟。FAN_TACH 引脚也是
可能受信号边沿噪声影响的输入。SDCARD_CLK 引脚虽用于输出
SD 时钟，也会在输入端采样时钟以辅助读取时序。因此，该引脚可能受益于
启用施密特触发器模式。若将施密特触发器模式设置从
默认初始化模式更改，应谨慎操作，因为这可能影响接口时序。

20.3 上电期间被拉高和驱动的引脚

Orin 模块先于载板上电（参见“电源时序”一节）。某些
引脚由 SoC 或模块上的上拉电阻拉高或驱动为高电平。Orin
模块上由 SoC 拉高/驱动为高电平的引脚可在模块引脚复用电子表格中查到。
模块上带有上拉电阻的引脚列于 Orin 模块“设计检查清单”
章节的“信号端接”一节。设计载板时务必确保
这些引脚连接至载板上的器件（或连接至
载板的器件）时，不会导致器件损坏或过度漏电。避免
敏感器件出现问题的一些方法如下：

- 一种方案是在载板上使用足够强的外部下拉，使信号保持低电平，
  前提是不影响引脚功能。此方法不适用于默认主动
  驱动为高电平的引脚。
- 可使用缓冲器或电平转换器，将信号与可能受影响的器件隔离。
  在器件电源启用前，应保持缓冲器和电平转换器禁用。

Chapter 21. 未使用接口的端接

21.1 未使用的 MPIO 接口

以下 Orin 模块引脚（及引脚组）属于 Orin 模块 MPIO（多用途标准 CMOS 焊盘）引脚，支持特殊功能 IO (SFIO) 和/或 GPIO 功能。任何未使用的引脚或表 21-1 所列引脚组中未使用的部分均可悬空。

表 21-1. 未使用的 MPIO 引脚和引脚组

模块引脚 / 引脚组		模块引脚 / 引脚组		模块引脚和引脚组
I2Sx		PEX_Cx_CLKREQ_N/RST_N		SLEEP_REQ_N
CANx		PEX_WAKE_N		MODULE_SHDN_N
FANx		PWMx		THERM_ALERT_N
RGMIIx		SDCARDx		POWER_BTN_N
ENETx		SPIx		NVJTAG_SEL
GPIOx		SYSTEM_OC_N		NVDBG_SEL
DP2x		WDT_RESET_OUT_N		JTAGx
I2Cx		VCOMP_ALERT_N		UARTx
DPx_AUXx		MODULE_SLEEP_N		UFSx
MIDx		FORCE_RECOVERY_N		

21.2 未使用的 SFIO 接口引脚

表 21-2 提供了 USB、PCIe、MGBE、HDMI、DisplayPort 和 CSI 等接口未使用的专用特殊功能 I/O 引脚 (SFIO) 的处理指南。

表 21-2. 未使用的 SFIO 引脚端接

模块引脚名称	端接
USB 2.0	
USB[3:0]_N/P	将任何未使用的引脚悬空
USB 3.2, PCIe, MGBE	
UPHY_TXx_N/P	将任何未使用的 TX 线悬空
UPHY_RXx_N/P	将任何未使用的 RX 线悬空，或通过 10kohm 电阻下拉至 GND
UPHY_REFCLKx_N/P	参考时钟输入：悬空或通过 10kohm 电阻下拉至 GND
PEX_CLKx_N/P	参考时钟输出：若未使用则悬空
HDMI/DP	
HDMI_DP2_TX[3:0]_N/P	将任何未使用的通道悬空
CSI	
CSI[7:0]_x_N/P	将任何未使用的 CSI 通道悬空

Chapter 22. 通用布局指南

走线和过孔特性对 Orin 模块的信号完整性和电源分配
非常重要。过孔可能严重影响电源分配和信号噪声，因此必须仔细规划，
以确保设计满足 NVIDIA 的过孔要求。走线长度或延迟及
阻抗决定信号传播时间和反射，两者均可显著改善或
降低 Orin 模块性能。各类信号的走线和过孔要求可在
相应章节查阅。本章提供过孔和走线
布置的通用指南。

22.1 过孔指南

给定信号、电源线或地线通路上的过孔数量可显著影响
走线性能。过孔布置会影响载流能力、
信号完整性（因反射和衰减）及噪声产生，这些均会影响
走线的整体性能。以下指南提供正确使用过孔的基本建议。

22.1.1 过孔数量和走线宽度

通常，每安培电流至少需要两个微过孔。典型通孔可承载
两安培电流。


22.1.2 过孔布置

若过孔布置不当，会严重降低电路板电源平面的稳健性。在
不使用盲孔或埋孔的标准设计中，制作过孔需钻孔，
穿过电源平面和地平面。因此，错误的过孔布置会影响
可向 IC 电源焊球输送电流的铜面积。

22.1.3 过孔布置与电源和地通道

过孔应布置成形成足够宽的电源通道，以实现良好的电源分配，如图 22-1 所示。

图 22-1. 实现良好电源分配的过孔布置



还应注意避免在电源和地过孔上使用“散热辐条”（也称“热隔离”）。表面贴装元件无需散热辐条，而且狭窄的辐条宽度会增加电感。如果未提供足够间距，过孔之间的内层金属可能无法铺铜。间距缩小会形成阻塞，由于缺铜迫使电流寻找其他路径，如图 22-2 和图 22-3 所示。当走线跨越这些平面空洞布线时，会导致供电问题和阻抗不连续。

图 22-2. 正确过孔布置带来的良好电流流动





图 22-3. 错误过孔布置导致的电流流动不良



总体而言，应避免过孔过于密集，并采用良好的 PCB 设计原则和分析方法。

22.2 过孔连接

为发挥作用，过孔必须正确连接至信号平面和电源平面。过孔连接不良会降低电容和电源平面的效果，需增加电容才能实现同等性能，从而增加成本。这不仅影响设计的物料清单 (BOM) 成本，还会显著影响设计质量和可靠性。

22.3 走线指南

走线长度/延迟和阻抗对 Orin 模块上驱动器与接收器之间的信号完整性至关重要。信号走线要求由驱动器特性、源特性和传播信号的频率决定。

22.3.1 层叠结构

所需层数由实现预期性能所需的信号层数，以及实现最佳供电或噪声基底所需的电源轨数量决定。例如，高性能电路板需要四个信号布线层，并至少配备两个 GND 平面作为参考，共六层；再加两个电源层，至少需要八层。从八层减为六层，就开始在成本与性能之间取舍。

在 PCB 设计中，电源和 GND 平面通常具有两个作用：电源分配，以及为高速信号提供信号参考。

电源平面或地平面均可作为高速信号参考；这在层数较少的低成本设计中尤为常见。当电源和 GND 均用于信号参考时，务必尽量减少所有高速信号的参考平面转换。应在参考平面转换附近添加去耦电容或转换过孔。

22.3.2 走线长度或延迟

给定信号的最大走线长度或延迟由该信号允许的最大传播延迟和阻抗决定。频率较高的信号必须按传输线处理（参见第 25 章“传输线入门”），以确定信号的合适走线特性。

设计中每种信号各有不同的走线指南。请参阅设计指南中相应信号的章节，确定该信号的设计要求。

Chapter 23. 层叠结构

23.1 参考设计层叠结构

本节详细介绍参考设计的层叠结构。

23.1.1 层叠结构定义的重要性

层叠结构定义电路板的层数和顺序。层叠结构定义对于以下设计要素至关重要：

- 电路可布通性
- 信号质量
- 成本

23.1.2 层叠结构定义对设计的影响

- 层叠结构对电路可布通性的影响
  如果层数不足，无法保持适当信号间距、防止参考平面不连续、避免足够电流流动受阻，或避免额外过孔，则电路布线可能变得不必要地复杂。层数至少应满足电路需要。
- 层叠结构对信号质量的影响
  层数和层顺序均影响信号完整性。必须能够实现适当的信号间距。关键信号的过孔数必须最少。必须能够承载与电路板性能相应的电流。关键信号必须邻近主、次参考平面，并符合相对于这些平面的距离约束。
  NVIDIA 推荐的层叠结构可在电路板所支持的信号速度下满足这些要求。
- 层叠结构对成本的影响
  虽然增加层数有利于实现出色的信号完整性、载流能力和可布通性，但额外层数可能妨碍达成成本目标。定义层叠结构的技巧在于以经济高效的方式满足所有电路技术和可靠性要求。
  NVIDIA 推荐的层叠结构通过高效利用电路板层来满足这些要求。

Chapter 24. USB 3.2 与无线共存

USB 3.2 支持 5 Gbps（或其倍数）的信号速率。USB 3.2 规格要求 USB 3.2 数据进行扰码，并要求扩频。已发现 USB 3.2 数据频谱噪声覆盖约 DC 至 4 GHz 及更高频率。这些噪声会降低附近蜂窝频段和 WiFi 2.4 GHz 频段接收器的灵敏度。例如，WiFi 802.11b/g/n 或 Bluetooth®，包括蓝牙鼠标、蓝牙键盘等。这些噪声会导致：

- WiFi 灵敏度下降
- 无线链路吞吐量下降
- 无线工作范围缩小

本节重点讨论 USB 3.2，但 HDMI、DP 等其他高速接口也会影响无线子系统。问题和建议的缓解方法类似。

24.1 缓解方法

由于 USB 3.2 电路、连接器和接收天线的结构及相对位置各不相同，每种设计均有差异。根据产生、发射、辐射及耦合至接收天线的噪声强度，可能需要实施部分或全部建议，以限制电路辐射不需要的噪声。

以下缓解方法有助于尽量减少 USB 3.2 导致的灵敏度下降。

增大 USB 3.2 与天线的间距

在设计的布局阶段，必须注意识别噪声源，并尽量增大噪声源与天线的物理间距。主要噪声源之一是 USB 3.2 连接器本身。若可行，可改变天线或 USB 3.2 的位置，以增加物理隔离。通常，将天线与噪声源的距离加倍，可使耦合降低约 6 dB。

USB 3.2 连接器选型：选择更好的 USB 3.2 器件

USB 3.2 连接器有许多金属弹片，其长度恰好适合在
2.4 GHz 频段及其附近和更高频段产生辐射。选择 USB 3.2 连接器时，应尽量减小
USB 3.2 器件本身的辐射。部分建议如下：

- 连接器完全由金属包围
- 连接器侧壁无槽口，若有槽口，其尺寸应非常小。此外，
  槽口数量应尽量少。
- 连接器应具有尽可能多的接地脚。更多接地脚可使
  USB 3.2 外壳与 PCB 更好地接地，结构也更不易辐射。应优选四脚
  连接器，而非两脚连接器，依此类推。

USB 3.2 端口所接外部 USB 3.2 设备的质量，会影响整体
体验。如果 USB 3.2 端口所接外部 USB 3.2 设备质量不佳，器件本身
会产生辐射，问题将持续存在。塑料基座 USB 3.2 设备的表现不如全
金属化 USB 3.2 设备。

将 USB 3.2 器件牢固接地

USB 3.2 连接器通过前述“接地脚”接地。务必
确保接地脚区域具有良好的射频接地。一种方法是在
“接地脚”区域增加接地过孔数量。

改善 USB 3.2 器件周围区域的布线和接地

必须仔细处理 USB 3.2 连接器周围区域的布线和接地。由于
此区域噪声很“强”，连接器下方表面层上的任何走线都可能
拾取噪声并传至其他区域，或将噪声辐射出去。这些走线需移至
内层，并且该区域需实现良好接地。

将 USB 3.2 线布在内层

USB 3.2 线应布为阻抗受控的差分对，左右两侧
及上下层均应有地。

屏蔽 USB 3.2 连接器

USB 3.2 连接器的辐射很强。需要制作“屏蔽罩”，放在
USB 3.2 连接器上方。屏蔽罩必须在多点接触 USB 3.2 外壳。屏蔽罩连接走线
必须具有多个接地过孔，使 USB 3.2 连接器发出的任何噪声迅速
导入地。

Chapter 25. 传输线入门

25.1 基本板级传输线理论

NVIDIA 对高频 PCB 传输线制定严格要求，以确保数据传输具有最佳信号完整性。本节简要介绍基本板级传输线理论。

25.1.1 特性

最重要的 PCB 传输线特性如下所列：

- 走线宽度/高度、PCB 高度和介电常数，以及层叠结构会影响传输线的特征走线阻抗。


$$Z_0 \cong \left(\frac{L}{C}\right)^{1/2}$$

- 信号上升时间与传输线阻抗和负载电容成正比。

$$RiseTime \cong \left(\frac{Z_0 * R_{Term}}{Z_0 + R_{Term}}\right) * C_{Load}$$

- 实际传输线（图 25-1）具有非零电阻，会导致衰减和失真，引发信号完整性问题。

图 25-1. 典型传输线电路



传输线用于将源信号“传输”至负载或目的地，并尽量减少信号劣化或反射。因此，高速信号传输线的设计必须符合由信号速度和类型确定的特性要求。

25.2 物理传输线类型

Orin 模块电路板设计常用的两种主要传输线类型为：

▶ 微带传输线（图 25-2）


▶ 带状传输线（图 25-3）

以下各节分别介绍各类传输线。

25.2.1 微带传输线

图 25-2 描述了微带传输线。

图 25-2. 微带传输线




$$Z_0 = \left(\frac{87}{\sqrt{Er + 1.414}}\right) \ln\left(\frac{5.98H}{0.8W + T}\right)$$

- Z0：阻抗
- W：走线宽度
- T：走线厚度
- Er：基板介电常数
- H：信号与参考平面之间的距离

25.2.2 带状传输线

图 25-3 描述了微带传输线。

图 25-3. 带状传输线



$$Z_0 = \left(\frac{60}{\sqrt{Er}}\right) \ln\left(\frac{4H}{0.67\pi W\left(0.8 + \frac{T}{W}\right)}\right)$$

- Z0：阻抗
- W：走线宽度（英寸）
- T：走线厚度（英寸）
- Er：基板介电常数
- H：信号与参考平面之间的距离

25.3 驱动特性

驱动器特性对信号完整性和最高速度非常重要。以下
要点介绍用于改善信号完整性和传输
速度的关键驱动器公式及概念。

▶ 驱动器（源）具有电阻性输出阻抗 ZS，导致只有部分信号
电压沿传输线传播至接收器（负载）。

- 源端传递函数：

$$T1 = \frac{Z_0}{Z_S + Z_0}$$

- 驱动强度与源阻抗 ZS 成反比。

▶ ZS 也作为源端端接，有助于抑制反射。

- 源端反射系数：

$$R1 = \frac{(Z_S - Z_0)}{(Z_S + Z_0)}$$

25.4 接收器特性

接收器特性对信号完整性和可检测性非常重要。以下
要点介绍在最终目的地实现最佳信号完整性的关键接收器概念和公式
。

▶ 接收器相当于容性负载，通常具有较高的负载阻抗 ZL。

▶ 未端接的传输线会在接收器处引起过冲和反射，可能导致
数据损坏。

- 负载端输出传递函数：

$$T2 = \frac{2 * Z_L}{Z_L + Z_0}$$

- 负载反射系数：

$$R2 = \frac{(Z_L - Z_0)}{(Z_L + Z_0)}$$


▶ 在传输线末端放置端接电阻 (RTerm)，可降低负载
阻抗。

- ZL 与 Z0 匹配时，反射最小

25.5 传输线与参考平面

由于串扰和 EMI 问题，选择适当的参考平面对传输线性能至关重要。
以下要点探讨适当参考平面的识别方法和特性，
以实现最佳信号完整性：

图 25-4. 传输线高度



▶ 传输线回流电流：

- 高速回流电流沿电感最小的路径流动。
- 传输线的最小电感路径是最靠近介质表面的部分；i(D) 正比于

$$\frac{1}{\left(1+\left(\frac{D}{H}\right)^2\right)}$$


▶ 完整参考平面上的串扰（图 25-5）：

- 串扰由两条平行走线的互感引起。
- 第二条走线上的串扰正比于

$$\frac{1}{\left(1+\left(\frac{D}{H}\right)^2\right)}$$

- 信号之间需保持适当间距，以尽量减小串扰


图 25-5. 参考平面上的串扰



▶ 参考平面选择
- 优先选用完整地平面作为参考平面。
- 完整电源平面也可用作参考平面，但需在驱动器和接收器附近放置去耦电容。
- 应避免参考平面分割和换层。


▶ 电源平面分割示例（图 25-6）
- 电源平面分割会导致 EMI 问题。
- 电源平面分割还会对相邻信号产生串扰。

图 25-6. 电源平面分割示例



▶ 无法避免分割时：
- 在转换位置附近放置去耦电容。
- 在去耦电容充足的源端或接收器附近设置转换位置（图 25-7).

图 25-7. 去耦电容充足时的电源平面分割示例



▶ 信号换层时：
- 尽可能不改变参考平面。
- 参考平面切换至不同电源轨时，需要桥接电容（图 25-8）。
- 同一地或电源参考平面换至另一层时，需要桥接过孔（图 25-9）。

图 25-8. 参考平面切换





图 25-9. 使用过孔切换参考平面



Chapter 26. 设计指南术语表

设计指南中包含各种术语。以下说明旨在阐明
这些术语的含义及其在设计中的应用方式。

▶ 走线延迟

- 最大引出延迟
  元件层布线：从模块连接器引脚到引脚阵列外、
  可满足正常走线间距/阻抗的位置的最大走线延迟。布线转入
  元件层之外的层：此后必须满足正常走线间距/阻抗。
- 最大总走线延迟
  从模块连接器引脚至器件引脚的走线。必须包括主 PCB
  及任何其他柔性板或辅助 PCB 上的布线。延迟从模块连接器算至最终
  连接器和器件。

▶ 对内和对间偏斜

- 差分对内的对内偏斜
  差分对中两条走线的延迟差：较短走线可能需要
  绕行以使延迟相等。
- 差分对之间的对间偏斜
  两个（或更多）差分对之间的差异。

▶ 阻抗与间距

- 微带线与带状线
  - 微带线：邻近单一参考平面的走线。
  - 带状线：位于两个参考平面之间的走线。
- 走线阻抗
  走线阻抗由走线宽度和高度、与参考平面的距离，
  以及 PCB 材料介电常数决定。对差分走线，两条走线间距
  也是影响因素。
- 板上走线间距及与其他网络的间距
  两条走线之间的最小距离。通常以介质高度表示，即
  走线与参考层之间的距离。
- 对间距
  差分走线之间的间距。
- 引出间距
  板上走线间距的可能例外：在模块连接器
  引脚下方，为从引脚阵列引出，允许采用不同间距规则。在器件边界之外，正常间距
  规则适用。

▶ 参考回流

- 地参考回流过孔与过孔邻近距离（信号至参考）
  - 信号更换层和参考 GND 平面时，需具有相似的回流电流路径。
  - 通过添加过孔，将两个 GND 层连接来实现。
- 过孔邻近距离（信号至参考）是信号过孔与参考回流过孔之间的距离。
  - 差分对的 GND 参考过孔。
  - 差分对更换 GND 参考层时，回流过孔应靠近
    信号过孔并置于其间（右侧示例）。
- 信号过孔与回流过孔比例
  每个信号过孔所需的地回流过孔数。关键接口通常为 1:1。对于较不
  关键的接口，多条走线过孔可共用较少回流过孔（即 3:2，3 个走线过孔和 2 个回流过孔）。
- 地参考层上的槽口
  - 走线跨越相邻电源或地平面的槽口时。
  - 回流电流绕过槽口的路径更长。
  - 槽口越长，环路面积越大。
  - 避免 GND 平面上出现槽口，或不要跨槽口布线。
- 在分割电源参考层上布线
  - 走线跨越电源平面上的不同电源区域时。
    - 回流电流必须寻找更长路径，通常经过远处的旁路电容。
    - 尽可能让走线具有完整平面（GND 或 PWR），或使走线仅跨越单一区域。
  - 若走线必须跨越两个或更多电源区域，则使用桥接电容。
    - 在走线跨越区域边界的位置附近，跨接两个 PWR 区域放置一个电容，为回流电流提供高频路径。
    - 电容值通常为 0.1uF，理想情况下应位于跨越位置的 0.1" 内。

声明

本文档仅供参考，不应被视为对产品特定功能、状态或质量的保证。NVIDIA Corporation（“NVIDIA”）不对本文档所含信息的准确性或完整性作出任何明示或默示的陈述或保证，且不对其中任何错误承担责任。NVIDIA 不对使用此类信息所产生的后果，或因使用此类信息而侵犯第三方专利或其他权利承担责任。本文档不构成对开发、发布或交付任何材料（定义见下文）、代码或功能的承诺。

NVIDIA 保留随时对本文档进行更正、修改、增强、改进及其他更改的权利，恕不另行通知。

客户应在订购前获取最新相关信息，并核实其为最新且完整的信息。

NVIDIA 产品的销售遵循确认订单时提供的 NVIDIA 标准销售条款和条件，除非 NVIDIA 和客户授权代表签署的单独销售协议（“销售条款”）另有约定。NVIDIA 在此明确反对将任何客户一般条款和条件用于购买本文档所述 NVIDIA 产品。本文档不直接或间接形成任何合同义务。

除非 NVIDIA 明确书面同意，NVIDIA 产品并非针对医疗、军事、航空、航天或生命支持设备而设计、授权或保证适用，亦不适用于可合理预期 NVIDIA 产品故障或失效会导致人身伤害、死亡、财产或环境损害的应用。NVIDIA 不对在此类设备或应用中采用和/或使用 NVIDIA 产品承担责任，因此，此类采用和/或使用的风险由客户自行承担。

NVIDIA 不陈述或保证基于本文档的产品适用于任何特定用途。NVIDIA 不一定会对每种产品的所有参数进行测试。客户应独自负责评估和确定本文档所含任何信息的适用性，确保产品适合客户计划的应用，并为该应用执行必要测试，以避免应用或产品故障。客户产品设计中的缺陷可能影响 NVIDIA 产品的质量和可靠性，并可能导致本文档所述之外的额外或不同条件和/或要求。对于可能基于或归因于以下情况的任何故障、损坏、成本或问题，NVIDIA 不承担责任：(i) 以违反本文档的任何方式使用 NVIDIA 产品，或 (ii) 客户产品设计。

本文档未授予任何 NVIDIA 专利权、版权或其他 NVIDIA 知识产权的明示或默示许可。NVIDIA 发布的第三方产品或服务信息，并不构成 NVIDIA 对使用此类产品或服务的许可，或对其的保证或认可。使用此类信息可能需要获得第三方基于其专利或其他知识产权的许可，或 NVIDIA 基于其专利或其他知识产权的许可。

仅在事先获得 NVIDIA 书面批准、不作改动、完全遵守所有适用出口法律法规，并附带所有相关条件、限制和声明时，才允许复制本文档信息。

本文档及所有 NVIDIA 设计规格、参考板、文件、图纸、诊断资料、清单及其他文档（合称或单称“材料”）均按“原样”提供。NVIDIA 不对材料作出任何明示、默示、法定或其他形式的保证，并明确否认不侵权、适销性及特定用途适用性的所有默示保证。在法律允许的范围内，对于因使用本文档而产生的任何损害，包括但不限于任何直接、间接、特殊、附带、惩罚性或后果性损害，无论原因及责任理论如何，即使 NVIDIA 已获知此类损害的可能性，NVIDIA 均不承担责任。无论客户因何种原因遭受任何损害，NVIDIA 对本文所述产品向客户承担的总计及累计责任，均应按照该产品的销售条款予以限制。

商标

NVIDIA、NVIDIA 徽标、Jetson、NVIDIA AGX 和 NVIDIA Orin 是 NVIDIA Corporation 在美国及其他国家/地区的商标和/或注册商标。其他公司和产品名称可能是其所属公司的商标。

Bluetooth

Bluetooth® 文字标记和徽标是 Bluetooth SIG, Inc. 拥有的注册商标，NVIDIA 经许可使用这些标记。

VESA DisplayPort

DisplayPort、DisplayPort Compliance Logo、DisplayPort Compliance Logo for Dual-mode Sources 和 DisplayPort Compliance Logo for Active Cables 是视频电子标准协会在美国及其他国家/地区拥有的商标。

HDMI

HDMI、HDMI 徽标和 High-Definition Multimedia Interface 是 HDMI Licensing LLC 的商标或注册商标。

Arm

Arm、AMBA 和 Arm Powered 是 Arm Limited 的注册商标。Cortex、MPCore 和 Mali 是 Arm Limited 的商标。所有其他品牌或产品名称均归各自所有者所有。“Arm”用于代表 Arm Holdings plc、其运营公司 Arm Limited，以及地区子公司 Arm Inc.; Arm KK; Arm Korea Limited.; Arm Taiwan Limited; Arm France SAS; Arm Consulting (Shanghai) Co. Ltd.; Arm Germany GmbH; Arm Embedded Technologies Pvt. Ltd.、Arm Norway, AS 和 Arm Sweden AB。

版权

© 2022--2026 NVIDIA Corporation。保留所有权利。