# 计算机系统结构必考习题

- 一. 填空题:
- 12、计算机系统(广义说法):由人员,数据,设备,程序,规程五部分组成。
- 1、推动计算机系统结构发展的主要动力是<u>(把计算机系统看成是由多个机器级构成的层次结构</u>)。
- 2、提高计算机系统并行性的主要的主要技术途径有(时间重叠)、(资源重复)、(资源共享)。
- 3、数据表示是指能由(机器硬件)直接识别和引用的(数据类型)。
- 4、定义数据表示具体又有(带标志符数据表示)和(数据描述符)两类。
- 5、I/0 设备取得 I/0 总线后,所传送的数据总量,称为<u>(数据宽度)</u>,数据通路宽度是数据总线的(线数)。
- 6、中断系统软件功能分配实质是中断(处理程序)软件和中断(响应)硬件的功能分配。
- 7、页面替换是发生于(虚拟空间比主存空间大的多),同时又发生于(页面失效)的时候。
- 8、由四位经 ROM 查表舍入法下溢处理成三位结果,设计出的 ROM 表中应当有(16)个单元,其中地址为 1101 的单元存储内容为(1111)。
- 9、程序访问局部性包括<u>(时间上局部性)</u>和<u>(空间上局部性)</u>两个方面,其中前者是指<u>(在</u>最近的未来要用到的信息很可能是现在现在正在使用的信息),后者是指<u>(在最近的未来要</u>用到的信息很可能与现在正在使用的信息在程序空间上是相邻的或是相近的)。
- 10、模拟是采用<u>(机器语言程序)</u>解释执行方式,其运行速度比仿真方法<u>(慢)</u>,仿真是采用<u>(微程序)</u>解释,所以通常将使用频率较高的指令尽可能用<u>(仿真)</u>方法提高运行速度,而对使用频率低的指令则用(模拟)方法加以实现。
- 11、并行性主要是指解题中同时进行(运算)或(操作)的特性。
- 12、计算机系统结构中数据表示是指可由(机器硬件)直接辨认的数据类型,若要直接识别某一种数据类型,必须有相应的(运算硬件)及相应的(逻辑运算硬件)。
- 13、地址的编址通常可采用(按高位地址划分)、(按地位地址划分)和(按混合划分)三种不同方式。
- 14、指令系统按照设计风格可分为 (CISC) 和 (RISC), 其中 (RISC) 更优。
- 15、评价贮存器性能的基本要求是: (大容量)、(高速度)和(低价格)。+
- 16、窗口重叠寄存器技术是为了缩短过程调用中的(CALL)语句和(RETURN)语句的操作时间,每个窗口分为(高区)、(本地)和(地区)三个区段。
- 17、中断系统由(软件)和(硬件)共同实现。
- 18、虚拟内部地址映像方式的选择主要应考虑如何尽量降低(快冲突)概率,辅助硬件开销小、地址便欢快、实现方便。
- 19、存储器系统根据<u>(主存)</u>和<u>(辅存)</u>分成若干个层次,其中<u>(主存)</u>是最高层次的存储部件,他容量(大)、速度最(快)。
- 20、Cache 存贮器写操作时只写 ACache, 仅当需要替换时才将其写回主存, 称这种修改主存的方法为(写回)法。
- 21、总线裁决方式主要有(并行总线仲裁)和(串行总线仲裁)。
- 22、当处理机访问存储器时,需要访问的数据在 Cache 中,则称为 (Cache 命中),这时系统自动将 (贮存地址) 转换成 (Cache 地址)。
- 23、在页面虚拟存储结构中,提高地址变换速度的关键是提高(存储器)的访问速度。因此在查表时,可同时查找(快表)和(慢表),以提高地址变换速度。
- 24、根据操作数的位置,下面为何寻址方式:操作数在寄存器中为<u>(寄存器)</u>寻址方式;操作数地址在寄存器中为<u>(基址)</u>寻址方式;操作数在指令中为<u>(立即)</u>寻址方式;操作数地址在指令中为<u>(直接)</u>寻址方式;操作数的地址为某寄存器的内容为<u>(间接)</u>寻址方式。
- 25、计算机系统可分为三大类一按系统结构的观点来看: (单处理系统)、(并行与多处理系统)、(分布式处理系统)。
- 26、计算机系统的多级层次结构从上到下的顺序分别是(应用语言级)、(高级语言级)、(汇编

语言级)、(操作系统级)、(机器语言级)、(微程序语言级)。

- 27、以往对计算机系统的设计方法有(从上而下)设计和(从下到上)设计,它们分别适用于(专用机)设计和(通用机)设计。
- 28、研究计算机系统结构的重点是<u>(软、硬件交界面)</u>,其主要目的是<u>(计算机系统的性能/</u>价格比)。
- 29、计算机系统的 3T 性能目标是 (1 TFLOPS 的计算能力)、(1 TByte 的主存容量)、(1 TByte / s 的 I / 0 带宽)。
- 30、以软件为主实现的机器为(虚拟机),由硬件或固件实现的是(实际机器)。
- 31、解决软件可移植的办法有(统一高级语言)、(模拟)、(仿真)和(系列机)。
- 32、计算机中的两种信息流是(控制流)和(数据流),
- 33、为了提高 CPU 的利用率,有效的途径是(任务单一化)、(操作重叠化)、(吞吐匹配化)、(程序多道化)。
- 34、计算机系统的主要软、硬件交界面特性包括<u>(指令系统)、(数据表示)、(中断系统)、(存</u>储系统)、(I/0 系统)。
- 35、总线控制方式的目的是<u>(采用何种方法以获取总线的使用权)</u>,以大的类型来讲,两大类总线控制方式是(分布式)和(集中式)控制方式。
- 36、集中式总线控制方式有(串行链接)、(独立请求)、(定时查询)和(串行链接)与(独立请求),其中,速度最快的是(独立请求)而速度最慢的是(串行链接)。
- 37、中断系统软硬件功能分配实质是中断(相应)硬件和中断(处理程序)软件的功能分配。
- 38、存储管理中的地址映象方式有(全相联)、(直接相联)、(组相联)和(段相联)。
- 39、在存储体系中为扩充主存容量用(虚拟存储器),为提高访存速度用(Cache-主存体系)。
- 40、实现程序移植的主要途径有(统一高级语言)、(系列机)、(模拟)、(仿真)。
- 41、计算机系统结构按流分类可分为\_(SISD)、(SIMD)、(MISD)和\_(MIMD)。

# 二. 选择题:

- 1、在系统结构设计中,提高软件功能实现的比例会(提高系统的灵活性)。
- 2、对计算机系统结构透明的是(VLSI 技术(Very large scale integration))。
- 3、对汇编语言程序员透明的是(I/0方式中的DMA访问方式)。
- 4、系列机软件应做到(向后兼容,力争向上兼容)。
- 5、推出系列机的新机器,不能更改的是(原有指令的寻址方式和操作码)。
- 6、不同系列的机器之间,实现软件移植的途径不包括(用统一的汇编语言)。
- 7、在计算机系统的多级层次结构中,单条指令执行速度最快的一级是(L0(微程序)级)。
- 8、在计算机系统的多级层次结构中,单条指令功能最强的一级是(L5(应用语言)级)。
- 9、总线数据宽度(利用一次总线交换的数据量)。
- 10、中断系统是由(中断逻辑和中断处理程序)组成的系统。
- 11、程序控制传送方式的主要特点是(对 CPU 利用率高)。
- 12、I/O 系统(有软件和硬件)。
- 13、具有多级中断的中断源响应的优先级(全由硬件决定)。
- 14、总线控制方式是(采用何种办法获取总线的使用权)。
- 15、(DMA) 可称为 I/O 系统。
- 16、通道程序由(用户组织)。
- 17、通道(它不需要中断)。
- 18、数据通路出错引起的中断是(机器校验中断)。
- 19、*存储器的总容量 S 是指* (存放二进制总位数)。
- 20、并行主存系统(可以是一个存储体)。
- 21、虚拟存储器(它是种主一辅存体系结构)。
- 22、为扩充访存空间且具有高的性能价格比,采用(虚拟存储器)。

- 23、采用组相联映象的 cache 存储器,为了提高等效访问速度应(增加 cache 的块数(块的大小不变))。
- 24、 最容易实现的替换算法 (FIF0)。
- 25、为提高访存速度而又提高性能价格比,采用(引入 cache 存储器)。
- 26、存储体系(必须有映象结构)。
- 27、存储系统(至少有两种存储器)。
- 28、cache 存储器是(存储体系)。
- 29、与虚拟存贮器的等效访问速度无关的是(辅存的容量)。
- 三. 名词解释:
- 1、存储体系: 随着 I/0 处理机的出现及多道程序的发展加上操作系统的硬件技术的完善,程序设计者由所增设的辅助软硬件来完成。这样从整体上看速度接近主存容量是辅存的,我们因此就说它形成了一个存储体系。
- 2、固件:将微程序固化在器件上的硬件。
- 3、非专用总线:可以被多种功能或多个部件所分时共享,同一时候只有一对部件可使用总线进行通信。
- 4、虚拟存储器:是主存一辅存存储层次的进一步发展和完善,主要是为了克服高速的实际主存容量满足不了大程序的容量要求而提出来的。在虚拟存储器中,应用程序员直接用机器指令的地址码对整个程序统一编址,这个地址码宽度所对应的程序空间可以比实际主存的空间大得多,就好象对应用程序员来说有一个比实际主存大得多的,可以放下整个程序的虚(主)存空间。程序不必作任何修改就可以以接近于实际主存的速度在这个虚拟存储器上运行。
- 5、外页表与内页表:由虚页号  $N_v$ 变换到  $Nv_d$  的表称为外页表;  $N_v$ 变换到主存实页号  $n_v$  的表称为内页表。
- 6、存储系统: 是指存储器硬件以及管理存储器的软硬件。
- 7、计算机系统结构:是指计算机系统多级层次结构中传统机器级的结构,它是软件和硬件/固件的主要交界面,是让编制的机器语言程序、汇编语言程序以及将高级语言源程序编译生成的机器语言目标程序在机器上正确运行所应看到的计算机属性。计算机系统结构是与汇编语言程序或机器语言程序所能实现的功能,要用到的数据类型、寻址方式、指令系统、I/0 结构等密切相关的。计算机系统由紧密相关的硬件和软件组成,为完成特定的任务而由相关部件或要素组成的有机整体就称为系统。
- 8、Von Neumann 结构的特点:存储器是按地址访问的顺序线性编址的一维结构;指令由操作码和地址码组成;指令在存储器中是按其执行顺序存储的;在存储器中,指令和数据同等对待;计算机的系统结构以运算器、控制器为中心;指令、数据均以二进制编码表示,采用二进制运算。
- 9、数据表示: 指的是能直接由硬件直接辨认的数据类型。
- 10、贮存层次:整体上看速度接近于主存的,容量是辅存的,每位价格接近于廉价慢速辅存的, 我们就说它形成了一个存贮体系,或称存贮层次,并且属于其中的主存-辅存存贮层次。
- 11、哈夫曼(Huffman)压缩概念(指令格式优化): 当各种事件发生的概率不均等时,采用优化技术对发生概率最高的事件用最短的位数(时间)来表示(处理),而对出现概率较低的事件,允许用较长的位数(时间)来表示(处理),就会导致表示(处理)的平均位数(时间)的缩短。
- 12、程序的局部性:程序的局部性表现在时间和空间两个方面。时间上的局部性:在最近的未来要用到的信息很可能是现在正在使用的信息,这主要是程序循环造成的。空间上的局部性:在最近的未来要用到的信息很可能与现在正在使用的信息在程序空间上是相邻或相近的,这主要因为程序中大部分指令是顺序存贮和顺序被取出来执行的,数据一般也是以向量、数组、树、表等形式簇聚地存贮在一起的。
- 13、全局性相关:指的是转移指令与其后续指令之间的关联,不仅不能同时解释,还会使指令缓冲器所预取的指令全部作废,重新花较长的时间再去访存取出指令。这比指令相关、主存数相关、通用寄存器组的数相关、基(变)址值相关等对流水性能一段的影响要严重得多。

- 14、高速缓冲存储器:是用以弥补主存速度的不足。在处理机和主存之间设置一个高速、小容量的缓冲存储器,构成 Cache 主存存储层次。使之从 CPU 看,速度接近于 Cache ,容量却是主存的。
- 15、相联存储器:是带信息处理的存贮器,按所组信息内容的部分或全部特征,在一次存贮器访问中,将内容与该特征相符的所有存贮单元都找出来。所谓一存贮器访问,也可以包含有若干次比较、符合、分解等操作。相对于按地址访问的随机访问存贮器来说,相联存贮器可以实现高速并行检索和比较。
- 16、并行性:是指问题中具有可同时进行运算和操作的特性。只要在同一时刻或同一时间间隔内完成两种或两种以上性质相同或性质不同的工作,它们在时间上相互重叠,则都体现了并行性。
- 17、数据宽度:数据宽度是指系统在二次分配总线期间,经数据总线所传送的数据总量。
- 18、页式管理:是将主存空间和程序空间都机械等分成相同大小的页面,让程序的起点必须处在主存中某一个页面位置的起点。
- 19、地址的映象:是建立虚、实地址的对应关系。有三种 1)段式管理-段式存储是把一个程序分解成多个在逻辑上形成整体、相互独立或基本独立,且定义清楚的模块; 2)页式管理-页式存储是把主存空间和辅存中的程序空间固定大小分为若干页; 3)段页式管理-它是分段和分页相结合的一种存储管理方式,具有二者的综合优点,为大、中型计算机广泛采用。
- 20、地址的变换:按建立的地址映象关系,由虚地址找到实地址的过程。
- 21、Cache 存储器: 是用以弥补主存速度的不足。在处理机和主存之间设置一个高速、小容量的缓冲存储器,构成 Cache 主存存储层次。使之从 CPU 看,速度接近于 Cache ,容量却是主存的。
- 22、全相联: 是任何虚页能映像到实存任何页面位置。其突出优点是实页冲突概率小。
- 23、替换算法: 随机算法 RAND、先进先出算法 FIFO、近期最少使用算法 LRU-把近期最久未访问的页替换出去。这种近期是指过去了的近期,该算法是根据过去的近期使用情况预测未来近期中哪一页可能不被使用而替换出去,故能比较正确的反映程序的局部性,命中率有所提高。优化替换算法 OPT。
- 24、并行存储器:为了提高主存储器的吞吐量,有多种措施,其一是增加一次访问主存读出的信息量,从一个单元增加到多个单元。这就要将存储器分成多个模块,可以的并行读出多个单元,这种存储器结构就是并行存储器。

# 四. 简答题:

- 1、简述 RISC 采用的主要技术? 答: 遵循按 RISC 机器一般原则设计的要求; 在逻辑上采用硬联实现和微程序固件实现相结合的技术; 在 CPU 中设置数量较大的寄存器组并采用重叠寄存器窗口的技术; 指令的执行采用流水和延迟转移技术; 采用认真设计和优化编译系统设计的技术。
- 2、Cache 存储器对应用程序员和系统程序员均透明,采用全硬件方式实现时存在什么问题,一般采用什么措施来解决?答:主存中某单元的内容可能在一段时间里会与 Cache 中对应的单
- 元内容不一致,解决此问题的关键是选择更新主存内容的算法:写回法和写直达法。 3、试从目的、实现技术和对第二级访问三个方面对"主存-辅存"层次和"Cache-主存"层次做一简单比较?答:"Cache-主存"层次:弥补主存速度的不足;"主存-辅存"层次:弥
- 补主存容量的不足。"Cache 一主存"层次是为了弥补主存速度的不足,主要由专用硬件实现;
- "主存一辅存"层次是为了弥补主存容量的不足,主要由软件实现。访问速度的比值 (第一级和第二级)前者为几比一,后者为几百比一; CPU 对第二级的访问方式前者可直接访问, 后者均通过第一级:失效时前者 CPU 是不切换,后者切换到其他程序。
- 4、计算机系统结构、组成和实现之间的关系?答:计算机系统结构、组成和实现是三个不同的概念。系统结构是计算机系统的软硬件界面;计算机组成是计算机系统结构的逻辑实现;计算机实现是计算机组成的物理实现。他们各自有不同的内容,但是又有紧密的关系。系统结构设计不要对组成实现有过多和不合理的限制;组成设计应在系统结构指导下以目前能实现的技

术为基础;实现应在组成的逻辑结构指导下,以目前的器件为基础,以性能价格比的优化为目标。

- 5、模拟与仿真?答:用机器语言程序解释实现程序移植的方法称为模拟;用微程序直接解释另一种机器的指令系统称为仿真。仿真与模拟的主要区别在于解释用的语言。仿真是用微程序解释,其解释程序在微程序存储器;模拟是用机器语言程序解释,其解释程序在主存储器。模拟方法灵活性大,效率低,速度损失很大;仿真在速度上损失小,但必须和模拟方法结合才能真正实现。
- 6、并行性概念?答:在同一时刻或同一时间间隔内完成两种或两种以上工作,只要在时间上相互重叠,均存在并行性。分类:同时性一一指两个或多个事情在同一时刻发生的并行性;并发性一一指两个或多个事情在同一时间间隔内发生的并行性。
- 7、流水线定义? 答:由 k 个处理段(function)线性地逐级串联在一起,外部输入(数据流)馈入流水线的第一段 S1,处理结果从 Si 段送到 Si+1 段(i=1,2,···,k-1),最后结果从流水线的最后段 Sk 送出。功能分类:单功能流水线:只能完成一种功能的流水线。在计算机中要实现多个功能,都采用多个单功能流水线,多功能流水线:同一个流水线可有多种连接方式来实现多种功能。
- 8、简述计算机系统设计中软硬件取舍 3 原则? 答: 在现有器件的条件下,系统要有较高的性能价格比;不要不合理地限制各种组成、实现技术的采用;硬件的设计要考虑如何为软件提供更好的支持。
- 9、软件和硬件在什么意义上是等效的,在什么意义上是不等效的?答:软件和硬件在逻辑功能上是等效的,但是,在性能、价格、实现的难易程度上却是各不相同的,硬件执行速度快,软件灵活性好。即软件和硬件在物理意义上是不等效的。
- 10、什么是 CISC 和 RISC ? 答: CISC: 如何进一步增强原有指令的功能以及设置更为复杂的新指令来取代先由软件子程序完成的功能,实现软件功能的硬化。它可以从面向机器语言目标程序的优化实现、面向高级语言的优化实现和面向操作系统的优化实现三个方面来改进。RISC: 如何通过减少指令总数和简化指令的功能来降低硬件设计的复杂度,提高指令的执行速度。按这种途径和方向发展,使机器指令系统精练简单,因此称采用这种途径设计成 CPU 的计算机为精简指令系统计算机,简称 RISC.
- 11、通道处理机的工作过程?答:1)在用户程序中使用访管指令进入管理程序,由 CPU 通过管理程序组织一个通道程序并启动通道;2)通道处理机执行通道程序,完成数据 I/0 工作;3)通道程序结束后向 CPU 发中断请求,CPU 相应中断请求,第二次进入操作系统,调用管理程序予以处理,进行必要等级等工作,如是故障或出错进行例外情况处理,然后 CPU 返回用户程序继续执行。
- 12、通道的种类及特点是什么?答:通道可分三种类型:字节多路通道、选择通道和数组多路通道。前者是一种简单的共享通道,主要为多台中、低外设服务;中者用于高速外设;后者把前两种通道特点组合在一起而形成的。
- 13、虚拟存储器特点是?答:多个进程可以共享主存空间;程序员不必做存储管理工作;采用动态再定位,简化了程序的装入。
- 14、提高存储系统速度的两条途径是?答:一是提高命中率 H; 二是两个存储器的速度不要相差太大。其中:第二条有时做不到(如虚拟存储器),因此,主要依靠提高命中率。

## 六. 计算题:

1、设有某台计算机是由高速缓冲存储器 Cache 与主存构成二级存储器系统,其中 Cache 的存取周期 T1=50nS,主存的存取周期 T2=400nS,访问 Cache 的命中率为 98%。试问该存储器系统的访存时间 T 是多少?访问效率 e 是多少?

解:

已知 T1=50nS, T2=400nS, 命中率 H=0.98, 使用简单算式得: T=HT1+(1-H) T2=0.98×50+(1-0.98)×400=57nS

 $e=T1/T=50/57\approx0.877$ 

2、设有一个循环程序分为1至5个虚页,程序执行时访问存储器的虚页地址流为:2,3,2,1,5,2,4,5,3,2,5,2;操作系统能分配给该程序的实页只有3个,试画出使用FIF0、LRU和OPT三种置换算法对3个实页的使用与置换过程,并计算各自的访存命中率。

解:分别使用 FIF0、LRU 和 0PT 算法对主存 3 个实页的使用与置换过程如图 3.35 所示,其中 "\*"表示被替换的对象。计算命中率如下: HFIF0=3/12=0.25

HLRU=5/12=0. 417 HOPT=6/12=0. 5

3、假设在一台 40MHz 处理机上运行 200000 条指令的目标代码,程序主要由四种指令组成。根据程序跟踪实验结果,已知指令混和比和每种指令所需的指令周期数如下:

指令类型	CPI	指令混合比
算术和逻辑	1	60%
cache 的加载存储	2	18%
转移	4	12%
cache 缺失的访存	8	10%

- (a) 计算在单处理机上用上述跟踪数据运行的平均 CPI?
- (b)据(a)所得CPI,计算相应的MIPS速率?

#### 解:

- a) 平均 CPI =60%\*1+18%\*2+12%\*4+10%\*8=2.24(时钟周期)
- b) 相应的 MIPS 速率 = f/(CPI\*106)= (40\*106)/(2.24\*106)=17.86 (MIPS)

# 五. 补充题

- 1. RISC: 如何通过减少指令总数和简化指令的功能来降低硬件设计的复杂度,提高指令的执行速度,按照这种途径和方向发展,使机器指令系统精练简单,因此称采用这种途径设计成 CPU 的计算机为精简指令系统计算机,简称 RISC。
- 3. 页面失效:对于按字节编址的存储器有可能出现一条指令横跨在两页上存储,也会出现一个操作数跨在两页上存储。采用间接寻址的过程中,完全可能出现跨页甚至连续跨多个页访问的情况,每当当前一页已在主存,而跨页存放的另一页不在主存中时,就会发生页面失效。
- 4. 流水线瓶颈: 当流水线在连续流动达到稳定状态后得到的吞吐率成为最大吞吐率,最大吞吐率取决于流水线中最慢的那个功能段,又称它为"瓶颈"。
- 5. 简述职子程序调用与返回的实现过程?子程序调用过程大概如下:调用者在调用子程序时,将下一条指令的地址压入栈中,再将传递的参数压栈,然后根据子程序的地址转到子程序执行,将栈中的参数取出(若传递了参数),执行子程序,执行完成后,弹出栈中的返回地址,再将返回 值 压 栈 , 返 回 调 用 程 序 , 弹 出 返 回 值 。解 释 中 短 类 型 的 概 念 ? 6. 造成死锁的必要条件:(1)进程排他性的占有某些系统资源;(2)当进程对资源进一步要求被拒绝而挂起时,以占用资源仍不释放;(3)不能预先分配资源;(4)资源占用状况出现死循环,即 A1 要求的资源被 A2 占用,A2 要求的资源又被 A3 占用,.....如此类推,最后 An 要求的资源又被 A1 占用。
- 7. 多处理机操作系统的种类: 答: 多处理机操作系统按其结构可分为 1, 主从方式操作系统 2, 单独管理方式操作系统 3, 浮动管理控制方式操作系统
- 8. 假设有一个程序包含 P1, P2, P3, ···Pi, ···Pj···, Pn 等多个程序段, Pi-Pj, 简述三大过程? 答:
- 1,如果 Pi 的左部变量也在 Pj 的右部变量集内,且 Pj 要从 Pi 取得算出的值,则称 Pj 数据相关于 Pi。
- 2,如果Pj的左部变量也在Pi的右部变量集内,则称Pi数据反相关于Pj。
- 3,如果Pi的左部变量也在Pj的左部变量,则称Pj数据输出相关于Pi.
- 9. 存储的方式?静态存储方式一全局对象、一个类的静态数据成员和函数的静态变量都属于静态存储的范畴。自动存储方式——通常,我们并不把局部对象定义为静态的或者外部的,而是

将它定义为自动的和寄存器的。自由存储方式一自由存储,也被称为堆存储(在 C 里)或者动态存储,它包括在程序代码中使 new 来产生所需要的对象和变量。(计算机系统中可以寻址的主要数据存储设备有:通用寄存器、主存储器、堆栈等 3 种)

- 10.一次重叠:在上一条指令的分析子过程在指令分析器中结束,并将结果送入执行部件去实现执行子过程时,指令分析器不必等本指令在执行部件完成有结果后再对下一条指令进行分析子过程,而是同时进行,这就是一次重叠技术。
- 11. 中断的定义和类型?答: CPU 中止正在执行的程序,转而去*处理随机提出的请求*,待处理 完毕,仍返回原程序继续执行。 通常将中断分为 6 类: 重新启动中断,机器校验出错中断,程序性错误引起中断,访问管理程序中断,外部事件中断,输入输出中断。
- 13、寻址的方式:基址寻址,变址寻址,直接寻址、间接寻址,相对寻址,寄存器寻址,立即数寻址。
- 14、总线的分类: a, 片总线一片总线又称元件级总线, 它是指用微处理芯片组成的一个很小的系统或者构成一块 CPU 插件板所使用的总线。b. 内总线一又称微计算机总线或板级总线或系统总线, 它是微型计算机系统内插件间的并行通信总线。c, 外总线一又称通信总线, 它是指系统与系统之间的通信。
- 15. 系统结构设计步骤: a, 需求分析。b, 需求说明。c. 概念设计, d. 具体设计, e。设计优化和评价
- 16. 总线通信方式: a。同步通信方式一特点: 模块之间的通信传输周期是固定的,有精确稳定的系统时钟作为传输周期的标尺,通信双方的模块必须严格按时钟标尺进行各自相应的操作。b. 异步通信方式一特点: 不需要主、从模块的操作严格按系统时钟进行。只是为主、从模块之间不同速度的配合,增设了两条应答信号线,又称握手交互信号线,分别称请求和响应。c. 半同步通信方式 d. 分离式通信方式
- 17. 串行总线仲裁一优点:线路简单-缺点:优先权固定。并行总线仲裁一优点:响应快一缺点:结构复杂。
- 18. PCI 总线标准的特点; a. 传输速率高。b. 多总线共存。c. 独立于 CPU。d. 自动识别与配置外设。e. 具有并行操作能力。
- 19. 通道的功能: 1,接受 CPU 发来的 I/0 指令,选择指定外设与通道连接。2,执行通道程序,3,给出外设有关地址,4,给出主存缓冲区首址。5,控制外设与主存缓冲区之间的传输数据长度,判断数据传输是否结束。6,执行数据传输结束时要进行的操作。7,检查外设工作状态并保存。8,在数据传输过程中进行格式变换。
- 20. 虚拟存储器与 Cache 的相同点和区别:相同点一它们都是把信息分成基本单位一块或页,作为一个整体从慢速存储器调入快速存储器,供 CPU 使用。它们都要遵循一定的映像函数安排信息块在快速存储器的位置。为了提高命中率,它们都要利用程序访问局部化性质,寻求问题的最佳解决方案。。区别——首先,cache 的主要作用是弥补主存和 CPU 之间的速度差距,因此它的管理部件是用硬件实现的,对程序员透明。而虚拟存储器主要作用是弥补主存和辅存之间的容量差距,因此它的管理部件基本上靠软件,并且虚拟地址空间可被应用程序员感觉到和加以利用,而它的实现对系统程序员不是透明的。
- 21. 流水线断流出现的原因: 1,编译形成的目标程序不能发挥流水结构的作用。2,存储系统供不上为连续流动所需的指令和操作数。3,出现了相关,转移和中断问题。
- 22. 并行处理机与多处理机的区别: 并行处理机主要是通过资源重复技术来实现并行处理的。它属于单指令流多数据流(SIMD) 计算机一类。 并行处理机的特点一资源重复,连接模式,专用性,复合性。多处理机属于多指令流多数据流(MIMD) 计算机,可实现任务,作业级的并行。多处理机的主要特点是各台处理机共享一组存储器和 I/O 设备,结构灵活性,程序并行性,并行任务派生,进程同步,资源分配和任务调度。
- 23. 多处理机的优点—很高的性能价格比:单处理机的性能价格比随其规模的增大而下降。很高的可靠性:冗余度大、可维护性、可用性。很高的处理速度:多个处理器并行运算。很好的模块性:大量重复设置,结构灵活性、可扩充性、可重构性。