数字电路与系统复习

第8章时序逻辑电路的分析与设计

时序逻辑电路的概念: 电路此刻的输出不仅与电路此刻的输入组合有关,还与前一时刻的输出状态有关。它是由门电路和记忆元件或反馈支路共同构成的。


• 时序逻辑电路分类:


同步: 存储电路里所有触发器有一个统一的时钟源, 它们的状态在同一时刻更新。

异步:没有统一的时钟脉冲或没有时钟脉冲,电

路的状态更新不是同时发生的。

时序电路的分析步骤:





写方 程

输出方程:
$$Y = \overline{Q_1}^n Q_2^n$$

驱动方程:
$$\begin{cases} J_2 = Q_1^n & K_2 = \overline{Q}_1^n \\ J_1 = Q_0^n & K_1 = \overline{Q}_0^n \\ J_0 = \overline{Q}_2^n & K_0 = Q_2^n \end{cases}$$

求状态方程

JK触发器的特征方程:

$$Q^{n+1} = J\overline{Q}^n + \overline{K}Q^n$$

将各触发器的驱动方程代入,即得电路的状态方程:

$$\begin{cases} Q_{2}^{n+1} = J_{2}\overline{Q}_{2}^{n} + \overline{K}_{2}Q_{2}^{n} = Q_{1}^{n}\overline{Q}_{2}^{n} + Q_{1}^{n}Q_{2}^{n} = Q_{1}^{n}\\ Q_{1}^{n+1} = J_{1}\overline{Q}_{1}^{n} + \overline{K}_{1}Q_{1}^{n} = Q_{0}^{n}\overline{Q}_{1}^{n} + Q_{0}^{n}Q_{1}^{n} = Q_{0}^{n}\\ Q_{0}^{n+1} = J_{0}\overline{Q}_{0}^{n} + \overline{K}_{0}Q_{0}^{n} = \overline{Q}_{2}^{n}\overline{Q}_{0}^{n} + \overline{Q}_{2}^{n}Q_{0}^{n} = \overline{Q}_{2}^{n}\end{cases}$$

 $\frac{1}{2}$

计算、列状态表


Q	n+1	=	Q_1^n
Q	<i>n</i> + 1 1	=	Q_0^n
Q	n+1	=	\overline{Q}_{2}^{n}

 $Y = \overline{Q_1}^n Q_2^n$

现	ı	态		次	态	输出
Q_2^n	Q_1^n	Q_0^n	Q_2^{n+}	Q_1^{n+}	Q_0^{n+1}	Y
0	0	0	0	0	1	0
0	0	1	0	1	1	0
0	1	0	1	0	1	0
0	1	1	1	1	1	0
1	0	0	0	0	0	1
1	0	1	0	1	0	1
1	1	0	1	0	0	0
1	1	1	1	1	0	0

4


画状态图、时序图




状态图

时序逻辑电路的设计


•和分析正好相反




•设计一个二-十进制同步计数器。



•按照步骤,得到结果:



另外自启动 检查要做!



自启动检查!

表 7.14 例 9 任意的状态转移表

Control of the last of the las								
Q ₃ ⁿ	Q ₂ ⁿ	Q ₁ ⁿ	Q ₀ ⁿ	Q ₃ ⁿ⁺¹	Q ₂ ⁿ⁺¹	Q ₁ ⁿ⁺¹	Q ₀ ⁿ⁺¹	Z
1	0	1	0	1	0	1	1	1
1	0	1	1	0	1	0	0*	1
1	1	0	0	1	1	0	1	0
1	1	0	1	0	1	0	0*	0
1	1	1	0	1	1	1	. 1	1
1	1	1	1	0	0	0	0*	1

第9章常用的时序逻辑电路模块

- 寄存器: 用来存放二进制数据或代码的电路
- 计数器: 可累计输入脉冲的个数, 可用于定时、分频、时序控制
- · 序列信号发生器: 串行的周期性信号。可以用计数器和数据选择器 实现,也可以用输出函数实现。
- 分频器: 一个触发器二分频一次。

寄存器

在数字电路中,用来存放二进制数据或代码的电路称为寄存器。

寄存器是由具有存储功能的触发器组合起来构成的。

存放n位二进制代码的寄存器,需用n个触发器来构成。

按照功能的不同,可将寄存器分为基本寄存器和移位寄存器两大类。

基本寄存器只能并行送入数据,需要时也只能并行输出。

移位寄存器中的数据可以在移位脉冲作用下依次逐位右移或左移。

集成移位寄存器 右移 74LS195




图 8.6 集成移位寄存器 74195 逻辑符号

,		表 8.3	74195 的功能表		Ř	
S/L̄	J K	CR	СР	$Q_0^{n+1}Q_1^{n+1}Q_2^{n+1}Q_3^{n+1}$	功能	
×	××	0	×	0 0 0 0	异步清除	
1	0 0	1	†	0 Q ₀ Q ₁ Q ₂		
1	0 1	1	1	$Q_0^{n}Q_0^{n}Q_1^{n}Q_2^{n}$	串入、右移	
1	1 0	1	↑ ½($\bar{Q}_{0}^{n}Q_{0}^{n}Q_{1}^{n}Q_{2}^{n}$	4/11/11/19	
1	1 1	1	1	1Q ₀ Q ₁ Q ₂		
0	××	1	1	D ₀ D ₁ D ₂ D ₃	同併入	
	司的置					

集成计数器

• 模16计数器: 74161, 74163, 74191

• 模10计数器: 74160

・清零: 异步: 74161, 74160


同步: 74163

・置数: 同步: 74161,74160,74163


异步: 74191

74161 是主要使用的计数器!

- •根据不同的计数器芯片同步清零和异步置数的特性,还有下面的方法:
- •1) 同步清零法:



•2) 异步预置数法:



第10章 半导体存储器

- 存储器基本概念:
- ·1)地址,容量(位,字,bit,byte) 16K×8位表示什么?(1K=2¹⁰=1024)
- •2) 存储单元矩阵(二维、三维)

•3) 存储器基本操作(读,写)

存储矩阵和地址

• 存储器按照矩阵形式排放




图 9.1.2 二维存储单元矩阵的地址


随机存储器(RAM)

RAM分类——1)静态RAM:存储单元由静态MOS电路或双

极型电路组成。

2) 动态RAM: 利用MOS电容存储信息。


RAM结构和工作原理



存储器容量扩展


位扩展


适用于每片RAM,ROM 位数不够时,进行扩展



字扩展

适用于每片RAM,ROM 字数不够时.






第11章 可编程逻辑器件

- ·由"与阵列"和"或阵列"组成,实现任何"与或"形式表示的逻辑
- PLA、PAL、GAL

PLA 结构


特点:

- •1) 与阵列可编程
- 2) 或阵列可编程



PAL

- 与阵列可编程
- •或阵列固定
- •输入有多个
- •输出带非
- · 输出三态门 有控制线端



第12章 数模与模数转换

- · DAC: 将数字量转换为与之成正比模拟量
 - ·n位数模转换是将n位二进制数对应的2n个输入数据,转换成与 其数值成正比的模拟电压输出
- ·ADC: 能将模拟电压成正比地转换成对应的数字量
 - 取样与保持:将随时间连续变化的模拟量转换为在时间离散的模拟量
 - 量化与编码

A/D 转换器

- 1) 并行比较型A/D转换器
- 2) 逐次比较型A/D转换器
- 3) 双积分式A/D转换器