高速数字电路设计教材

yyyy-mm-dd	日期:	 拟制:
yyyy-mm-dd	日期:	审核:
yyyy-mm-dd	日期:	审核:
yyyy-mm-dd	日期:	批准:



华为技术有限公司

版权所有 侵权必究



目 录

第4章 传输线	2
4.1 普通直连导线的缺点	3
4.1.1 直连导线的信号失真	4
4.1.2 直连导线的EMI	4
4.1.3 直连导线的串扰	6
4.2 无限长传输线	7
4.2.1 理想的无失真、无损耗传输线	9
4.2.2 有损耗的传输线	9
4.2.2.1 低损耗的传输线	13
4.2.2.2 RC传输线	15
4.2.3 趋肤效应	17
4.2.3.1 趋肤效应的空间分布	18
4.2.3.2 趋肤效应区域的频率响应	19
4.2.3.3 趋肤效应区域的传输线阻抗	22
4.2.4 补偿效应	24
4.2.5 绝缘损耗	24
4.3 源阻抗和负载阻抗的影响	25
4.3.1 传输线的反射	26
4.3.2 终端匹配	26
4.3.3 源端匹配	30
4.3.4 缩短线长	30
4.3.5 传输线匹配不好时的建立时间	30
4.4 特殊传输线	31
4.4.1 无匹配线	31
4.4.1.1 低阻抗输出驱动无匹配传输线	31
4.4.1.2 高阻抗输出驱动无匹配传输线	32
4.4.2 传输线中点的容性负载	32
4.4.2.1 来自容性负载的信号反射	33
4.4.2.2 容性负载对传输信号的影响	35
4.4.3 等间隔的容性负载	
4.4.3.1 均匀负载总线的阻抗特性	36
4.4.4 直角弯曲布线	
4.4.5 延迟线	38
4.5 LINE IMPEDANCE AND PROPAGATION DELAY	39
4.5.1 Control of Transmission Line Parameters	
4.5.1.1 How tightly must we control impedance	41
4.5.1.2 How physical dimensions affect impedance	41
4.5.1.3 有效介电常数(Effective electric permittivity)	43
4.5.1.4 Reasonable manufacturing tolerances	46
4.5.1.5 Software for transmission line calculations	47
4.5.2 Formulas Involving Coaxial Cable(见图4.29)	48
4.5.3 Formulas Involving Twisted-pair Cable	49

454	simple formulas set for microstrins	3	49
т.у.т	simple formulas set for finerosurps	,	Tノ

高速数字电路设计 内部公开

第4章 传输线

摘要:

在高频数字电路中,传输线的性能优于普通的直连导线,主要体现在: 1、信号变形小; 2、电磁干扰很小: 3、信号串扰少。

同时传输线也有它的缺点,例如需要更高的驱动功率,但在高速数字电路中,信号的性能是 最重要的,因此传输线的使用也是必然的。

本章描述了传输线的基本概念,并将传输线与普通的直连导线进行对比,给出了线路阻抗的 计算方法及其对信号质量的影响。

4.1 普通直连导线的缺点

NEWCO公司曾经为其高速处理器建立过一个模型,NEWCO认为使用PCB不仅成本很高,而且PCB的生产也需要花很长时间,因此NECO使用直连导线技术。该模型建立在一块16in.X20in.的电路板上,内含600多个门电路,2000多个网络,以下列出了这些信号网络的特性:

1.网络数目: 2000

2.平均网络长度: 4in. (没有终端匹配)

3.线路平均高出地平面的高度: 0.2in.

4.线宽(AWG30): 直径0.01in.

5.信号上升时间: 2.0ns

6.拐点(Knee)频率(式1.1): 250MHz=0.5/2.0ns

下面我们来分析一下这个模型的性能:

4.1.1 直连导线的信号失真

NEWCO预计信号的上升时间为 2ns, 对应的线长为(参考式1.3):

$$l = \frac{\text{Rise time (ps)}}{\text{Speed (ps/in.)}} = \frac{2000 \text{ ps}}{85 \text{ ps/in.}} = 23.5 \text{ in.}$$
 [4.1]

而区分集中参数或者分布参数电路的临界参数为:

$$l/6 = 3.9 \text{ in.}$$
 [4.2]

NEWCO认为,由于模型的平均线长接近该临界参数,他们的模型基本上是一个集中的模型, 因此电路不会出现或者只是轻微的振铃,实际结果表明这种预测是错误的。

集中参数电路很少振铃,分布式电路在没有做好匹配的情况下通常都会出现振铃,这是受电路的Q值影响的。电路的Q值代表信号在电路中衰减的速度,低Q电路的信号衰减很快,高Q电路的信号则衰减很慢,从而有更大机会产生振铃。

电路的Q值是单位振荡频率下能量的储存量与丢失量之比,已知Q值的电路的过冲最大值可以由式4.3估算:

$$\frac{V_{\text{overshoot}}}{V_{\text{step}}} = e^{-\left[\frac{\pi}{(4Q^2 - 1)^{\frac{1}{2}}}\right]}$$
[4.3]

这里, Vovershoot = 信号上冲幅度, 单位V;

Vstep = 期望的稳定电压输出,单位V;

Q = 谐振参数(假设>0.5)。

一个典型的例子是如图4.1所示的二阶电路,衰减常数为2L/R,严格遵循式4.3。




Figure 4.1 Overshoot and ringing calculated by the Q method.

从经验上来讲,对于理想的阶跃冲激源输入,Q为1的数字电路会产生16%的过冲,如果Q值上升到2,则过冲增加到44%,Q值低于0.5的数字电路则很少产生过冲或者振铃。

当电路的感抗已知时,很容易计算电路Q值。直连导线的最基本的问题就在于感抗太高,电路的线路感抗高,容性负载比较大,导致电路的Q值就相对较高。

我们可以计算一下NEWCO模型的线路感抗(参考附录C中的公式):

高速数字电路设计 内部公开

$$L = X(5.08 \times 10^{-9}) \left(\ln \left(\frac{4H}{D} \right) \right) = 89 \text{ nH}$$
 [4.4]

这里, L = 回路感抗, 单位H;

D = 线圈的直径, 0.01 in.:

H = 信号线离地线的高度, 0.2 in.;

X = 信号线长度, 4in.。

由方程3.12可得RLC电路的Q值:

R = 30欧(TTL输出阻抗)

L = 89nH (线路平均感抗)

C = 15pF (典型容性负载)

$$Q \approx \frac{(L/C)^{\frac{1}{2}}}{R_S} = \frac{(89 \text{ nH}/15 \text{ pF})^{\frac{1}{2}}}{30 \Omega} = 2.6$$
 [4.5]

Q值高达2.6,这表明,对于一个理想的阶跃冲激源,电路将会有很严重的振铃和过冲现象,估算过冲电压最大可达到:

Vstep = 3.7V (TTL step输出)

Q = 2.6 (从等式4.5得来)

Overshoot =
$$V_{\text{step}} \exp \left(\frac{-\pi}{(4Q^2 - 1)^{\frac{1}{2}}} \right) = 3.7e^{-0.616} = 2.0 \text{ V}$$
 [4.6]

当NEWCO模型的工作频率高于振铃频率时可能出现最大过冲,振铃频率可按照4.7式计算:

$$F_{\text{ring}} = \frac{1}{2\pi (LC)^{\frac{1}{2}}} = \frac{1}{2\pi [(89 \text{ nH})(15 \text{ pF})]^{\frac{1}{2}}} = 138 \text{ MHz}$$
 [4.7]

NEWCO的拐点频率为250MHz(拐点频率在公式1.1中定义),远高于NEWCO模型的振铃频率,因此该电路的振铃现象非常严重。(当电路的拐点频率等于振铃频率时,振铃将减弱一半,更低的拐点频率可以使振铃更弱。

以上是从频域分析的结果,如果从时域方面分析,当信号上升时间等于振铃周期的一半时,振铃可以削弱一半,上升时间更长,则振铃更弱。当上升时间远小于振铃周期的一半时,振铃最强。

NEWCO电路在138MHz产生振铃,最大过冲可达到2V,由线性电路原理可知,最大过冲发生的时间在信号阶跃沿之后1/2个振铃周期,那么我们可以推断出对于NEWCO电路,最大过冲将出现在信号跳变的3.6ns之后。

4.1.2 直连导线的EMI

我们知道,信号产生的磁场与环路面积是成正比的(FCC测试理论),对于环形线圈,其电流 环路面积很大,在信号变化很快时产生瞬变磁场,从而引入严重的电磁干扰问题。

传输线则通过抑制信号电流明显降低了EMI。使用普通的导线时,从逻辑门里驱动出来的电流经过信号线之后,可能从电源线上返回,信号线和电源线之间的距离,或者说环路面积可能达到几个英寸。设计传输线的目的,就是为了保证信号电流流出和返回的路径尽量靠近,形成一个很小的闭合环路,这样信号变化所导致的磁场就小,从而能够很好的改善EMI问题。如何设计合适的地线和地平面请参考第五章。

图4.2中的PCB中,信号线在地平面上0.005in.,NEWCO采用的模型布线都在地平面以上0.2in.,其电流的环路面积比传输线大40倍,对于同样的信号上升时间,这个PCB发射出的电磁场能量将比NEWCO模型要低32dB。





Figure 4.2 EMI is proportional to wire height above ground.

4.1.3 直连导线的串扰

如图4.3所示,串扰是由磁场变化引起的。环路A电流会产生磁力线,其中的一部分也同时穿过了环路B。这样环路A中的电流变化就会引起环绕环路B的磁通量的变化,变化的磁通量将会在环路B中引入噪声,称为串扰。A的电流和B的电压之间按照一个恒定的比例变化,即 L_M (A和B之间的互感系数)。



Some of the magnetic flux from loop A passes through loop B

Loops A and B are magnetically coupled.

Changes in current in loop A induce proportional voltages in loop B.

The constant of proportionality is L_M , the mutual inductance of loops A and B.

Figure 4.3 Crosstalk in wire-wrapped system.

在高速信号系统中串扰是一个主要问题。对于NEWCO电路,假定有两个临近的平行环路,每个4in.×0.2in高,环路间距为0.1in。参考附录C中关于两条平行线的互感系数的计算公式,我们可以计算其互感。(也可以用式4.4计算传输线感抗)。

$$L_M = L \left[\frac{1}{1 + (s/h)^2} \right] = 71 \text{ nH}$$
 [4.8]

这里, h = 0.2(线到地平面的距离);

s = 0.1(线间距);

L = 89nH(单根线的感抗);

L_M = 线路互感。

该线路互感与单根线的感抗相当,也就是说,两根线会高度耦合,导致严重的串扰。

电流变化率*dl/dt*的最大值与互感值相乘即可得串扰电压。我们在前面的计算表明,信号经过负载电容的实际上升时间大约是3.6ns(也就是过冲达到最大的时间),将该值代入式2.42,得:

 $\Delta V = 3.7V$;

 $T10\sim90 = 3.6 \text{ ns};$

C = 15 pF (容性负载);

高速数字电路设计 内部公开

$$\frac{dI}{dt}(\text{max}) = \frac{1.52 \times \Delta V}{T_{10-90}^2} C = \frac{(1.52)(3.7)}{(3.6 \times 10^{-9})^2} 15 \times 10^{-12} = 6.5 \times 10^6 \text{ A/s}$$
 [4.9]

可以计算出串扰为12%(0.46V):

Crosstalk =
$$\frac{dI}{dt}$$
 (max) $L_M = (6.5 \times 10^6) (71 \times 10^{-9}) = 0.46 \text{ V}$ [4.10]

可以看到,仅仅是4in.距离的线就能产生460mV的串扰,而设计者通常可以把10到20根线捆绑成一束,每一根导线的串扰都是线性相加的,10根临近的导线串扰可以达到50%,足以引起严重的错误。

本节要点:

- 分布参数电路如果没有终端匹配会产生振铃,集中参数电路如果Q值过高,也会产生振铃。
- 直连导线有很大的分布电感,分布电感导致负载电容加重,形成高Q值电路。
- 当电流环路面积较大时,电流的迅速变化产生瞬变磁场,减小环路面积可以改善EMI。
- 直连导线尽可能靠近地平面分布,效果要比捆扎在一起好的多。

4.2 无限长传输线

我们在这里主要讨论的传输线形式有同轴线、双绞线、微带线、和带状线 (见图4.4)。




Figure 4.4 Cross sections of popular transmission line geometries.

4.2.1 理想的无失真、无损耗传输线

理想的传输线由两部分导体组成,导体的电阻为零,无限延伸并均匀分布在横截面中。图 4.4中为四种常用的规格,包括平衡双绞线和做非平衡线如同轴线、微带线、带状线。在平衡传输线中,信号电流从一根电缆流出从另一根电缆流回。在非平衡传输线中,信号从单根电缆中流出从某个地线连接中流回。在非平衡传输线中地线往往比信号线粗,可能被多个信号线共用。

加在理想传输线一端的电压始终保持无失真、无衰减的传输。理想传输线具有下列三种特性:

- 无限长;
- 信号在传输中不会变形;
- 信号在传输中不会衰减。

理想传输线上每一点的电压都是输入波形延迟后的拷贝,理想传输线单位长度上的延迟称作*传输时延*,单位是picoseconds/inch(皮秒/英寸)。*传输速率和发射速率*都是指传输时延的倒数,单位是inches/picosecond(英寸/皮秒)。一些参考材料上将光在真空中的速率定为100%作为参考标准,用百分数来表示发射速率。光在真空中的速率为0.0118in./ps,即延迟为84.7ps/in。那么66%的相对速率将会带来更大的延时:

Delay (ps/in.) =
$$\frac{84.7 \text{ ps/in.}}{\text{percent velocity}} = \frac{84.7}{0.66} = 128 \text{ ps/in.}$$
 [4.11]

传输线上的时延与单位长度上分布的级联电感和并联电容有关,一段导线上总是会有一些寄生的级联电感(导体都这样),临近的导体之间也有共生的电容。在传输线中,这些参数与导线的长度成比例,它们是否有良好的匹配对信号的无失真传输有很大影响。

我们来测量一下RG-58/U同轴电缆的电容和电感,见图4.5。先剪下一段长10英寸的RG-58/U同轴线,用高性能的阻抗仪表测试其电容,测量值为26pF,也就是2.6pF/in。

接下来将同样10英寸的一段电缆一端短路,在另一端测量其电感,测量结果是64nH,亦即6.4nH/in。




Figure 4.5 Measurement pertaining to inductance and capacitance of transmission lines.

我们可以用高灵敏度欧姆表测得这个同轴电缆的中心导线(芯线)有一个级联的 0.009Ω 的电阻,或是说 $0.9m\Omega$ /in。虽然理想的传输线应该具有零欧姆的电阻,但对于我们的用途来说,10英寸的RG-58/U电缆已经可以作为一个理想的传输线使用了。

由电磁场理论我们可以知道,传输时延等于:

Delay (ps/in.) =
$$10^{+12}[(L/\text{in.})(C/\text{in.})]^{\frac{1}{2}}$$
 [4.12]

如果按单位(比如英寸)来定义电感和电容,这样它们的乘积的平方根就等于单位距离引起的时延(以秒作单位)。公式4.12按照ps/in.计算出这个延迟,对印制电路板的工作是十分方便的。

给出单位长度的电容和传输时延,我们就可以求出传输线的输入阻抗。我们可以加一个阶跃 电压在这根导线的一端,然后测量到底需要多大的电流才能保证波形的均衡传输。

假设,一个阶跃电压V在导线中传输,图4.6演示了这个电压随时间变化分别在电缆的始端、 $\pm X$ 点X 和点Y 处的波形。在时间 $\pm t$ 的阶跃电压经过点X,过了 $\pm t$ 7 秒以后,经过点Y 。在 $\pm t$ 7 间的电容充电,电压为Y 。

2001-09-01 版权所有,侵权必究 第10页,共50页

高速数字电路设计 内部公开




Figure 4.6 Voltage step input to an ideal transmission line.

将X和Y之间的电容充电到V需要多大电流呢?首先,计算电容C值:

$$C_{XY} = (C/\text{in.})(Y - X)$$
 [4.13]

 $C_{XY} = (C/\text{in.})(Y - X)$ 则必须由输入源提供的总电量等于:

Charge =
$$C_{XY}V = (C / \text{in.})(Y - X)V$$
 [4.14]

将电容Cxx充电所需的时间(秒)等于两点之间的距离倍乘传输时延(秒):

$$T = (Y - X)[(L/\text{in.})(C/\text{in.})]^{1/2}$$
 [4.15]

电流平均值等于输入源单位时间内提供的电量:

$$I = \frac{\text{charge}}{T}$$
 [4.16]

将公式4.14和4.15分别代入上面的charge和T,可以得到信号传输电流:

$$I = \frac{(C/\text{in.})(Y - X)V}{(Y - X)[(L/\text{in.})(C/\text{in.})]^{\frac{1}{2}}}$$
 [4.17]

化简V/I,如式4.18,Z₀为传输线的输入阻抗,或者叫做特征阻抗。

$$Z_0 = \frac{V}{I} = \left(\frac{L/\text{in.}}{C/\text{in.}}\right)^{1/2}$$
 [4.18]

可以看到特征阻抗是一个常数,与频率无关,阻抗的范围一般为 10Ω (电缆的内部到外层之间) 到 300Ω (电视天线所用的一种平衡结构)

RG-58/U电缆的特征阻抗等于:

$$Z_0 = \left(\frac{6.4 \text{ nH}}{2.6 \text{ pF}}\right)^{1/2} = 50 \Omega$$
 [4.19]

也就是Belden Wire and Cable Master Catalog 885中列出的RG-58/U的特征阻抗。



印制电路板上的走线特征阻抗范围一般从50欧姆到75欧姆。图4.7表示了用FR-4材料作基板时,要使设计满足这些阻抗所需要的粗略走线尺寸。附录C有计算特征阻抗的精确的公式,标记Z₀为理想传输线的特征阻抗。




Figure 4.7 Cross sections of approximate trace geometries needed to produce 50- and $75-\Omega$ transmission lines.

假设某输出电路的输出阻抗固定为 R_s ,用该电路输出一个单元阶跃信号到理想传输线中,如图4.8。该图也显示了同样的信号输出到电阻中和电容中的情况。

负载电阻R_L仅仅起分压作用,对特定的驱动电压,在A点的分压是一个固定的值。如果负载的阻抗超过驱动的阻抗,那么在A点将会分得大部分的驱动电压。

理想传输线具有输入阻抗,可以看作是一个负载电阻。B点的电压实际上是驱动电压当中没有被传输线分掉的电压,方程4.20称做传输线的输入接受方程。

2001-09-01 版权所有,侵权必究 第12页,共50页

高速数字电路设计 内部公开




Figure 4.8 How an ideal transmission line differs from a capacitor.

$$V_{\text{accepted}} = V_0 \frac{Z_0}{R_S + Z_0}$$
 [4.20]

理想传输线与电容不同。电容的阻抗在初始时的一小段时间很低,使输入信号衰减。随着时间推移,流经电阻Rs的电流对电容充电,在C点的输出电压也逐渐升高最终等于驱动电压。

现在我们先讨论理想传输线,由图可见其特性表现为阻性,而不是容性。

4.2.2 有损耗的传输线

理想的传输线是零电阻的。但实际上导线总是会有一些小的串联电阻,这些电阻会导致传输信号的衰减和失真。这一节我们来讨论如何计算传输线的电阻和它所引起的衰减。

对于长的电缆来说,串联电阻用ohms/1000feet来度量。当使用双绞线时,这个电阻包括出线的电阻和返回导线上的电阻。对于同轴线来说,其电阻包括芯线的电阻和外屏蔽层的电阻。为了准确的计算信号衰减量,内部导体和外部屏蔽层的电阻都必须计算在内,因为两者都有电流流过。

以下是八条计算圆形铜线的电阻的规则:

- (1) 直径0.02英寸的24号线(AWG 24),在室温下每1000英尺电阻为 25Ω 。
- (2) AWG 24号双绞线在室温下每1000英尺电阻为50Ω(每根都有1000英尺)
- (3) 使用 AWG 20号芯线的RG-58/U同轴线在室温下每1000英尺电阻为 10.8Ω 。
- (4) AWG系统使用对数的方法来度量线缆的直径, AWG号越大, 电缆直径越小。
- (5) AMG每增加三个点,线缆电阻增加一倍。
- (6) AMG每增加三个点,线缆等效截面面积减小一倍。
- (7) 直径正比于截面面积的平方根,AMG每增加六个点,直径减小一倍。

2001-09-01 版权所有,侵权必究 第13页,共50页

高速数字电路设计 内部公开

(8) 温度每升高1摄氏度,铜线的电阻增加0.39%,超过70℃的温度变化范围可以导致电阻变化31%。

以下是AWG和英寸的换算公式:

$$AWG = (-10) - 20\log_{10} \text{ (diameter in inches)}$$
 [4.21]

Diameter in inches =
$$10^{-(AWG+10)/20}$$
 [4.22]

$$R \text{ per } 1000 \text{ ft} = \frac{0.01 \,\Omega}{\text{(diameter)}^2}$$
 (25°C) [4.23]

$$R \text{ per } 1000 \text{ ft} = 10^{(AWG-10)/10}$$
 (25°C) [4.24]

印制电路板上走线的电阻是铜线厚度和走线宽度的函数。布线的厚度和镀层的重量有关,例如1或2英两镀层分别对应0.00135或0.0027英寸厚度。每英寸走线的电阻可以由走线的厚度和宽度计算得到:

$$R = \frac{0.65866 \times 10^{-6}}{WT} \Omega / \text{in.}$$
 [4.25]

其中 $R=导线的串联电阻,单位是\Omega/in.;$

W=导线的宽度,单位是in.;

T=导线的厚度,单位是in.。

如果铜镀层的重量是已知的,可以利用下式:

$$R = \frac{0.000487}{(W)(oz)} \Omega / \text{in.}$$
 [4.26]

其中 R=导线的串联电阻,单位是 Ω /in.;

W=导线的宽度,单位是in.;

T=导线的厚度,单位是in.。

传输线的串联电阻使线上传输的信号衰减和变形,在距离信号传输起点X处的信号衰减,相移和频率的关系如式4.27所示,该式仅适用于无限长的传输线,其他类型的传输线不符合该式,我们将在4.3节讨论。

$$H_X(w) = e^{-X[(R+jwL)(G+jwC)]^{1/2}}$$
 [4.27]

这里, R= 导线的串联电阻,单位是 Ω/in .;

L= 导线的串联电感,单位是H/in.;

C= 导线的并联电容,单位是F/in.;

G= 导线的并联电导,单位是mhos/in.:

 $H(\omega)$ = 频率为 ω = 2 π f时传输线的幅度响应和相位响应;

X= 电缆长度,单位是in.。

参数G在绝大多数数字系统中都等于零。它用来表征电流的泄漏,因为在一个长的信号导线中会有些潮湿或是不完全绝缘的情况。

1GHz以下的印制电路板、带状电缆或室内的同轴电缆的G都可以认为等于零。

G假设为0代入公式4.27进行化简:

内部公开

$$H_X(w) = e^{-X[(R+jwL)(jwC)]^{1/2}}$$
 [4.28]

将公式4.28分解为实数部分和虚数部分,则实数部分决定了幅度的衰减,虚数部分则决定了相 位的变化:

$$H_X(w) = e^{-X \operatorname{Re}[(R+jwL)(jwC)]^{\frac{1}{2}}} e^{-Xj \operatorname{Im}[(R+jwL)(jwC)]^{\frac{1}{2}}}$$
[4.29]

Attenuation at frequency
$$w = e^{-X \operatorname{Re}[(R+jwL)(jwC)]^{\frac{1}{2}}}$$
 [4.30]

Phase shift at frequency
$$w = e^{-Xj \operatorname{Im}[(R+jwL)(jwC)]^{\frac{1}{2}}}$$
 [4.31]

 $-Re[(R+i\omega L)(i\omega C)]^{1/2}$,即单位长度上的信号幅度取对数,和传输线衰减的分贝数是成比例的。

 $-\text{Im}[(R+j\omega L)(j\omega C)]^{1/2}$,是单位长度传输线上的相移(以弧度为单位)。衰减和相移合起 来构成了传输线的传输系数。

串联电阻使传输线的特征阻抗发生变化,参见式4.32,传输线的特征阻抗可描述为频率的函数:

$$Z_0(w) = \left(\frac{R + jwL}{jwC}\right)^{\frac{1}{2}}$$
 [4.32]

特征阻抗是频率的函数。当频率足够低,使wL小于R时,公式4.32所给出的特征阻抗与频率的 平方根成反比。当频率较高使ωL大于R时,特征阻抗逐渐趋向于一个常数。实际传输线总是跑不出 这两种模式。根据频率的不同,一根传输线可以表现为一个阻一容线(低频率时)或是一个低损 耗传输线(高频率时)。

RC case:

$$w \ll R/L$$
 (also $R \gg wL$) [4.33]

Low-loss case:

$$w \gg R/L$$
 (also $R \ll wL$) [4.34]

我们先讨论低损耗的传输线,它代表了高速数字信号设计的一些基本特性。

4.2.2.1 低损耗的传输线

当角频率 ω 高于R/L时,传输系数[(\mathbf{R} = \mathbf{j} ω L)(\mathbf{j} ω C)]^{1/2}的相位角接近+ π /2。此时,虚数部分实际 上等于ω(LC)^{1/2}, 实数部分**为1/2[R(C/L)**^{1/2}]。

图4.9为RG-58/U同轴电缆的传输系数相对于频率的实数和虚数部分示意图。.频率低于R/L时, 实数部分(衰减的对数)和虚数部分(相位的弧度)都和ω12成比例。频率高于R/L时,虚数部分 (即相位) 仍旧随频率的升高直线增长, 而实数部分基本保持不变。

2001-09-01 版权所有,侵权必究 第15页, 共50页 高速数字电路设计 内部公开




Figure 4.9 Propagation of a cable with fixed series resistance (no skin effect).

在频率高于R/L时相位线性变化而衰减不变,该特性意味着此时传输线仅仅是一个简单的时延元件。其延时正比于传输的距离。距离增加一倍则延时也会增加一倍。

这个时延器件的增益总是低于1的(是一个损耗电路)。其损耗(用分贝计算)正比于传输距离。传输距离增加一倍则dB数也会增加一倍。一个neper(奈培)等于8.69dB的衰减。

当频率高于R/L时,特征阻抗等同于一个常数 $(L/C)^{1/2}$,是一个实数,此时传输线就像一个普通的电阻。

低损耗传输线模型的特性如下:

Characteristic impedance,
$$Z_0 = (L/C)^{\frac{1}{2}}$$
 [4.35]

Attenuation at X inches =
$$e^{-\left[\frac{RX}{2(L/C)^{1/2}}\right]}$$
 [4.36]

Loss per inch =
$$4.34 \left[\frac{R}{(L/C)^{\frac{1}{2}}} \right] dB$$
 [4.37]

Delay per inch,
$$T_p = (LC)^{1/2}$$
 (s/in.) [4.38]

从上面几个公式可以推出:

$$L = Z_0 T_p \tag{4.39}$$

$$C = \frac{T_p}{Z_0} \tag{4.40}$$

其中 L= 感抗,单位H/in.;

2001-09-01 版权所有,侵权必究 第16页,共50页

高速数字电路设计 内部公开

C= 容抗, 单位 F/in.;

T_p= 时延,单位 s/in.;

 Z_0 = 特性阻抗, 单位 Ω 。

一般的数字逻辑门能忍受的信号损失是非常小的,接收信号上的任何微小的变化都可能造成 很大的噪声余量。为此,单板数字信号网络的衰减总是设计的非常低。低衰减意味着低电阻。利 用公式4.42可计算电阻的门限值。

设公式4.37中的衰减为0.2dB:

$$(X) 4.34 \left[\frac{R}{(L/C)^{\frac{1}{2}}} \right] = 0.2$$
 [4.41]

其中 X= 传输线长度,单位 in.;

R= 传输线阻抗,单位 Ω /in.:

L= 传输线感抗,单位 H/in.;

C= 传输线容抗,单位 F/in.。

整理得式4.42,该式表明,为了降低衰减,引线电阻必须远远小于传输线的特征阻抗。

$$RX = 0.046(L/C)^{\frac{1}{2}}$$
 [4.42]

其中 RX= 整条线的阻抗,单位 Ω:

L= 传输线感抗,单位 H/in.;

C= 传输线容抗,单位 F/in.。

在这里我们假设信号衰减不超过0.2 dB,也就是说信号衰减小于2%。注意以上公式仅仅适用于无限长传输线。

4.2.2.2 RC传输线

当频率低于R/L时,信号衰减变小,与此同时,相位与频率的平方根成比例,而不是象在低损耗情况下与对数频率成线性。这种频率的非线性引入了信号的失真,因为从频域来看,信号的不同部分变化不同。式4.32也表明特征阻抗在频率低于R/L时有明显的上升。

工作在这个区域的传输线叫做RC 传输线。描述这种传输线使用偏微分方程(称做扩散方程)。

EXAMPLE 4.1: RC 传输线

我们通常在家里使用的电话线是AWG 24线。这种双绞线特性如下:

$$Z_0(w) = \left(\frac{R + jwL}{jwC}\right)^{\frac{1}{2}} = |648| \angle -45^{\circ}$$
 [4.43]

这里, R=0.0042Ω/in.;

L=10nH/in.;

C=1pF/in.;

ω=10000rad/s (1600Hz) 语音信号的频率。

(1600Hz为电话线上音频的中间频率,在这个频率下,电话线特征阻抗为648Ω,相位角为-45度。你能分析出为什么电话局使用600欧姆的终端匹配吗?)

集成多晶硅或其他高阻材料的超大规模集成电路的长线(0.2英寸也算长线)表现为Rc传输线。 工作在低频段的超长电缆,比如海底电话电缆,也同样表现为RC传输线。

2001-09-01 版权所有,侵权必究 第17页,共50页

如果希望降低传输线的衰减,必须限制该传输线上的信号频段低于R/L(拐点频率低于R/L如1.1式所示),也就是说,应当限制传输线工作在RC区域。

在典型的短距离传输的应用中,数字信号升时间很短,拐点频率可能刚好高于R/L,电路工作在低损耗区域。

4.2.3 趋肤效应

我们提到电气参数如传输线的串联电阻等的时候,必须注意在这个参数有效的信号频段,图 4.10为RG-58/U电缆的电阻-频率函数(使用log-log表示),该图同时也示明了感抗ωL-频率函数。

信号频率低于 ω =R/L时,阻抗超过感抗,线缆表现为RC传输线(容性阻抗随频率而变化,非线性相移),信号频率高于 ω =R/L时,线缆表现为低损耗传输线(容性阻抗为常数,线性相移)。 当信号频率超过0.1MHz时串联电阻开始增加,导致信号的衰减,但相移是线性的。这种串联电阻增加的现象称为趋肤效应。

传输系数[(**R=j ωL**)(**j ωC**)]^{1/2}的实数和虚数部分(实数单位为奈培,虚数部分为弧度)如图 4.11所示,一个奈培等于8.69个dB的损耗。图4.11表明了RC工作区域,低损耗工作区域和趋肤工作区域的衰减和相移情况。可以看到,与RC区域和趋肤区域相比低损耗区域是非常窄的。




Figure 4.10 Series resistance and series inductive reactance of RG-58/U coax versus frequency.

2001-09-01 版权所有,侵权必究 第18页, 共50页




Figure 4.11 Propagation coefficient of RG-58/U includes skin effect.


下面我们来讨论趋肤效应的产生原因及影响。

4.2.3.1 趋肤效应的空间分布

导体工作在低频时,其中的电流分布是均匀的,也就是说,电流在导体的中间和表层是相等的。工作在高频时,导体中的电流大部分分布在表面,在中间几乎没有电流通过,如图4.12所示。

高速数字电路设计 内部公开

Current density versus radial position



Cross section of wire




Figure 4.12 Distribution of current in a round wire.

为证明电流在高频下的分布状况,我们假设把导线纵向切成很多同轴的小管,就象树木的年轮一样。就每个"年轮"的感抗而言,较细的内层管的感抗大于较粗的外层管,而我们知道高频信号的电流会走感抗最小的通路,因此高频电流更可能走外层管,但与此同时,管之间的互感会导致电流有轻微的倾向走内层管。在高频时,电流传播的导体层的平均深度,称为"趋肤深度",是很浅的,电流在导体内按照趋肤效应的规律分布,从外层到内层按照指数规律降低,平均的趋肤深度是频率 ω (单位弧度/秒),磁场渗透参数 μ 以及导体电阻系数 ρ 的函数。

Skin depth =
$$\left(\frac{2p}{w\mu}\right)^{1/2}$$
 [4.44]

导体中大部分电流都走靠近表层的管,很容易使人联想到导体的电阻会增加,增量是趋肤深度的函数,导体的电阻与趋肤深度成反比,方程4.44表明趋肤深度是与频率的方根成反比的,那么导体的交流电阻就与频率的方根成正比。

趋肤深度是与材料有关的参数,图4.13为铜线的趋肤深度和频率的坐标图,也给出了AWG24线缆的电阻与频率的关系图。当频率足够低,趋肤深度可以与线缆直径相比较时,线缆的电阻仅表现为直流电阻,而在趋肤深度远小于线缆直径时,单位长度的电阻与频率的方根成正比,

2001-09-01 版权所有,侵权必究 第20页,共50页

如式4.45所示。




Figure 4.13 Skin effect in copper versus frequency.

$$R_{\rm AC}(f) = \frac{(2.61 \times 10^{-7})(fp_r)^{1/2}}{\pi D}$$
 [4.45]

这里, D= 导体直径, 单位in.;

 R_{AC} = 交流电阻,单位是欧姆/in.;

 ρr = 相关电阻系数,比如铜的系数为1.00;

f=频率,单位Hz。

可以发现低频时的交流电阻呈为0。

方程4.46将直流电阻也考虑在内,可以看出这个方程是无解的,因此只能用来作为估计。

$$R(f) = \left\{ (R_{DC})^2 + \left[R_{AC}(f) \right]^2 \right\}^{\frac{1}{2}}$$
 [4.46]

2001-09-01 版权所有,侵权必究 第21页,共50页



由4.46可见,在低频时,电阻表现为常数,高频时电阻与频率方根成正比。电阻开始增长的频率值点就是趋肤深度变得小于线缆直径的值点,对于圆形导体来说,这个临界的趋肤深度为导线直径,对于扁平的印制板线路来说,临界的趋肤深度为线路厚度的一半。

表4.1列出了不同的导体出现趋肤效应的频率值点。

TABLE 4.1 SKIN-EFFECT FREQUENCIES FOR CONDUCTORS

Round	Radius	Skin-effect frequency (KHz)
RG-58/U	0.017	21
AWG 24	0.010	65
AWG 30	0.005	260
Printed circuit trace	Copper weight (oz)	Skin-effect frequency (MHz)
0.010 width	2	3.5
0.005 width	2	3.5
0.010 width	1	14.0
0.005 width	1	14.0

趋肤效应是一个表层现象,因此增加表层面积对性能是有所助益的。绞合(Litz)线就是这样的原理,绞合线是由多股绝缘的线绞合而成的,这样使得每股线暴露在同样的磁场下,电流会从每股线均匀流过,大的表面积降低了趋肤效应。

4.2.3.2 趋肤效应区域的频率响应

将方程4.46代入方程4.28,可以计算出在趋肤效应区域内,传输线的衰减和相移情况。

传输损耗(单位为分贝)与传输线电阻成正比例(方程4.37),而传输线电阻又与频率的方根成正比例,因此衰减(单位为分贝)与频率的方根成正比例,如图4.14所示为RG-174/U的衰减-频

2001-09-01 版权所有,侵权必究 第22页,共50页

率曲线。




Figure 4.14 Attenuation coefficient of RG-174/U showing skin effect.

现有的传输线理论通常集中在如图4.14所示的中心区域(介于RC区域和趋肤效应区域之间), 线缆在这些区域的衰减-频率曲线比较平缓,没有相位变形,特性阻抗也保持平滑,线缆可看做理 想传输线,但实际上这样的理想区域是很窄的。

在趋肤效应区域内,线长减小一半,则频率响应结果要倍4,这是因为衰减与频率的方根成正 比,与长度成正比,长度减半时,衰减也随之减半,如果我们把频率提高4倍,则信号又会恢复原 形。

长距离传输系统通常使用特殊的收发器,该收发器具有比普通TTL电平更大的电压范围,可以容忍0.2dB以上的损耗。我们可以用式4.30来计算在拐点频率信号的损耗(R要加上趋肤效应电阻)。如果在拐点频率能限制损耗在0.5dB以下,那么信号的上升沿可以保证95%以上的振幅。适用于长距离传输的另外一个方法,是将数据编码成0,1个数相等的码流(扰码),并通过交流耦合的方式收发,交流耦合可以消除直流的偏压,这种方法可以容忍3dB或更大的衰减。

图4.15显示了信号在长距离传输时的一种最坏情况,在A点,发送器开始发送一长串"1",在B点,线路的有限频率响应使信号形成坡度,并到达最大点,在C点,小的信号脉冲到来,小信号脉冲的有效频率是 $F_{CLK}/2$,而长信号脉冲的有效频率是 $F_{CLK}/4N$,如果线路频率响应在 $F_{CLK}/2$ 的振幅为在 $F_{CLK}/4N$ 振幅的一半,那么C点的脉冲根本无法过0,接收器也就无法正确接收它。




Figure 4.15 Worst-case data pattern for run-length limited code.

因此尽量缩短线路长度,以满足式4.47才能保证信号的正确传输。(证明该式需要模拟电路的理论,不在此列举)。


$$\frac{\left|H(2\pi_{F_{CLK}}/2)\right|}{\left|H(2\pi_{F_{CLK}}/4N)\right|} > 0.7$$
 [4.47]

4.2.3.3 趋肤效应区域的传输线阻抗

一旦超过临界频率R/L, ω L随着 ω 的增长而线性增长,而R(ω)由于趋肤效应的影响,与 ω 的方根成正比,与 ω L相比R(ω)是非常小的,因此方程4.32计算出的输出阻抗保持在(L/C) $^{1/2}$,而传输线的输入阻抗不会受趋肤效应影响。

4.2.4 补偿效应

补偿效应是一种物理现象,它导致相临线路方向相反的电流相互靠近,这种现象是由于磁场的变化引起的,仅仅影响高频电流,直流电的磁场稳定,因此不会出现补偿效应。



Proximity effect squeezes current together, causing highest current density at inside surfaces


Figure 4.16 Proximity effect on two round wires carrying opposite high-frequency currents.

高速数字电路设计 内部公开

补偿效应象趋肤效应一样改变电流的密度,表现在阻抗上就是对高频段的阻抗影响很大,但 不同于趋肤效应,补偿效应并非随频率升高而加剧,在频率较低时补偿效应可以达到平衡。

如方程4.45所示,补偿效应必须与线路的交流趋肤电阻相乘。补偿效应达到平衡时的数量级由 线距对线直径的比率决定,如图4.17所示。

Proximity factor (ratio of actual resistance to predicted skineffect resistance)



Ratio of wire separation to diameter. A/D

Figure 4.17 Proximity factor for parallel round wires. (Reproduced from Frederick Terman, *Radio Engineer's Handbook*, McGraw-Hill, New York, 1943, p. 36.)

可以看到两线距离非常近的时候补偿效应最明显。信号回流也会由于补偿效应的原理而从距离线路最近的地平面部分通过。

4.2.5 绝缘损耗

如果将一块环氧印制板材料(无铜)放到一个微波烤箱里烤1分钟,很快就会变热,如果用耐热玻璃也一样会变热。被绝缘体吸收的热量是与该种材料的绝缘损耗参数(dielectric loss factor)成正比例的。

缘损耗会导致信号的衰减,损耗越大,衰减也越大。绝缘损耗是频率的函数,我们通常所用的印制板材是FR-4,在1GHz以下的信号传输时,可以忽略绝缘损耗,当频率更高时,可以使用陶瓷底层,象氧化铝,在1G以上频率表现出比较好的绝缘损耗特性。

使用FR-4板材设计模拟电路时,低频的绝缘损耗也值得一提,特别是在高Q电路中。数字电路通常会避免高Q的设计,因此对绝缘损耗不是很敏感。

绝缘损耗在长距离线缆中尤其明显,典型的如PVC电话线在10MHz时具有很明显的绝缘损耗,该损耗随着频率的升高而增长,通常与趋肤损耗一起形成总的损耗,该损耗与频率 f^{y} 成正比例),其中y略大于1/2。

本节要点:

- 无限长传输线的输入应当看做阻性的,而不是容性的。
- 感抗和容抗的计算公式如4.48和4.49:

高速数字电路设计 内部公开

$$L = Z_0 T_p ag{4.48}$$

$$C = \frac{T_p}{Z_0}$$
 [4.49]

- 对于普通的数字电路而言,整条线路的电阻通常只是传输线阻抗的一小部分。
- 趋肤效应使长距离传输线的频率响应受到很大限制。
- 数字应用中,传输线的衰减与频率的方根成正比(趋肤效应)。
- 补偿效应对传输线的影响很小。
- 对于1GHz以下的应用不需要考虑绝缘损耗。

4.3 源阻抗和负载阻抗的影响

实际上我们所应用的传输线是有限长度的,有限长传输线的性能较理想传输线有所下降,不再遵循方程4.29,根据源阻抗和负载阻抗的不同,这种性能的下降可能对电路影响不大,也可能会造成毁灭性的影响。

对于数字信号而言,选择适当的传输线之前首先要考虑的是,信号在拐点频率的的传输损耗 H_X (ω)应当小于几十分之一分贝,其次再考虑源阻抗和负载阻抗。

本章阐明了源阻抗和负载阻抗对信号的影响,并讨论了如何选择合适的源阻抗和负载阻抗。

4.3.1 传输线的反射

如图4.18所示,信号到达传输线的始端时,一部分驱动电压沿着传输线传播,这部分电压所占的比例是频率的函数,假设为 $A(\omega)$,称为输入接受函数, $A(\omega)$ 的值由源阻抗 Z_S ,传输线阻抗(由方程4.32计算)决定,如式4.50:

$$A(w) = \frac{Z_0(w)}{Z_S(w) + Z_0(w)}$$
 [4.50]

2001-09-01 版权所有,侵权必究 第26页,共50页




Figure 4.18 General transmission line problem.

信号传播时会产生衰减,衰减程度与 H_X (ω)成正比例,如方程4.51所示,该方程类似4.30,只是考虑趋肤效应的影响,R(ω)是频率的函数:

$$H_X(w) = e^{-X[(R(w)+jwL)(jwC)]^{\frac{1}{2}}}$$
 [4.51]

在线路的末端,一部分信号的幅度受到衰减,衰减系数是频率的函数,记为T(w)。T(w)的值由负载阻抗 Z_L 和方程4.32给出的传输线阻抗决定。见式4.52,T(w)的值在0到2之间变化。

$$T(w) = \frac{2Z_L(w)}{Z_L(w) + Z_0(w)}$$
 [4.52]

信号传输时,不光是沿着线路正向传输,在线路末端也会有部分信号反射向信号源端,发生反射的时候,反射的信号与正向信号同时传播,互不相干。这部分反射信号称为R2(w),末端反射函数为:

$$R_2(w) = \frac{Z_L(w) - Z_0(w)}{Z_L(w) + Z_0(w)}$$
 [4.53]

反射的信号向源端传播的时候,又会再度受到 H_X (ω)的影响而衰减,在源端又会有第二次反射,反射函数为:

$$R_1(w) = \frac{Z_S(w) - Z_0(w)}{Z_S(w) + Z_0(w)}$$
 [4.54]

2001-09-01 版权所有,侵权必究 第27页,共50页

经过源端反射之后,信号受到第三次衰减,参数为 $H_X(S)$,然后信号还会按照T(w)的规律衰减和反射,反射信号又向头端传播,如此无穷反复。

因此,第一次反射之前的信号为:

$$S_0(w) = A(w)H_X(w)T(w)$$
 [4.55]

经过二次反射之后的信号为:

$$S_1(w) = A(w)H_X(w) \left[R_2(w)H_X^2(s)R_1(w) \right] T(w)$$
 [4.56]

后继的反射信号为:

$$S_N(w) = A(w)H_X(w) \left[R_2(w)H_X^2(s)R_1(w) \right]^N T(w)$$
 [4.57]

最终

$$S_{\infty}(w) = \sum_{n=0}^{\infty} S_n(w)$$
 [4.58]

这个无穷和可以归结为:

$$S_{\infty}(w) = \frac{A(w)H_X(w)T(w)}{1 - R_2(w)H_X^2(w)R_1(w)}$$
[4.59]

方程4.59是图4.18所示的传输系统从源端到末端的频率响应。

图4.19是假设整个线路的直流电阻为1.2欧姆,与线路的高频阻抗(L/C) $^2 = 50\Omega$ 相比,可以忽略,那么该系统的 $Z_0(w) = 50$,我们可以计算出图4.19的4个反射系数,如下:

A(w) = 0.847 (输入接受函数)

R2(w) = 0.200 (末端反射系数)

R1(w) = -0.965(头端反射系数)

T(w) = 1.2 (末端传输系数)

(15in.长度的传输常数为0.940。)






Figure 4.19 Transmission line reflection chart.

由 $H_X(w)$ 导致的相位延迟为2700ps。

我们在这里忽略RC区域和趋肤效应区的影响,假设 $H_X(w)$ 为常数。(这种忽略只是为了便于理解我们的例子。实际上是应该考虑多种因素影响的。)

根据输出接受度可以计得信号初始电压幅度为0.847V,2700ps之后到达另一端,振幅降低到 A(w)H(w)=0.796V。然后再受到T(w)的作用,首次到达负载的电压振幅为0.955V。接下来由于反射的作用,我们可以从图4.19中看到,各个点的电压幅度受传输系数影响而变化。(4.19图的右边是不同的信号波形图以及合成后的信号。)信号的稳定终值为0.893V,等于系统的直流响应 $S_{\infty}(0)$ 。

如果输入信号的上升时间足够长,就不会产生振铃现象,仅当信号的上升时间能够与信号在 传输线上的延迟相比较甚至更小的时候,才会出现明显的过冲和振铃。

下面我们讨论一下怎样控制传输线上的反射。将方程4.52和4.53相结合,得:



$$T(w) = R_2(w) + 1 ag{4.60}$$

代入4.59, 得:

$$S_{\infty}(w) = \frac{H_X(w)A(w)(R_2(w)+1)}{1 - R_2(w)R_1(w)H_X^2(w)}$$
[4.61]

由4.61式可知,设 $H_X(w)$ 为定值,那么我们可以控制的参数就是源阻抗和负载阻抗。源阻抗与A(w)和 $R_1(w)$ 有关,负载阻抗仅与 $R_2(w)$ 有关。我们可以通过以下三条措施来保证平滑的频率响应:终端匹配,串联电阻,缩短线长。

4.3.2 终端匹配

适当的终端匹配可以减小负载阻抗,置 $R_2(w)$ 为0,此时4.61式简化为:

$$S_{\text{end term}} = H_X(w)A(w)$$
 [4.62]

此时反射现象几乎完全消失。这是因为信号在末端被完全吸收,不会反射回源端。只要使负载电阻 Z_L 等于传输线的特征阻抗 Z_0 就可以使 $R_2(w)$ 等于0,从而消除反射。

对于工作在RC区域的长传输线,很难找到合适的终端匹配网络。

4.3.3 源端匹配

采用适当的源端匹配,置 $R_1(w)$ 为0,此时4.61式简化为:

$$S_{\text{source term}} = H_X(w)A(w)\left[R_2(w) + 1\right]$$
 [4.63]

此时信号的二次反射在源端被完全吸收,不会反射回末端。只要使源电阻 Z_s 等于传输线的特征阻抗 Z_0 就可以使 $R_1(w)$ 等于0,从而消除反射。

当 Z_s 等于 Z_0 时,输入接受度变为0.5,T(w)=2,R(w)=1,输入端的信号幅度减半由末端信号增半补偿。采用这种方式的缺点是,由于此时 $R_2(w)=1$,导致很大一部分信号反射回源端。我们可以看到在经过源端匹配同时无末端匹配的线路,上,信号首先是以一半的幅度传播到末端,然后由反射回来的信号将幅度增强到全幅。

4.3.4 缩短线长

尽可能缩短线长,使 $H_X(w)$ 为1,基本上消除信号衰减和相位延迟,此时4.61变为:

$$S_{\text{short line}}(w) = \frac{A(w)[R_2(w)+1]}{1 - R_2(w)R_1(w)}$$
 [4.64]

将4.50, 4.53相减, 并将 $R_1(w)$ 、 $R_2(w)$ 和A(w) (4.54) 代入, 得:

$$S_{\text{short line}}(w) = \frac{\frac{Z_0}{Z_S + Z_0} \cdot \frac{2Z_L}{Z_L + Z_0}}{1 - \frac{Z_L - Z_0}{Z_L + Z_0} \cdot \frac{Z_S - Z_0}{Z_S + Z_0}}$$
[4.65]

化简得:

$$S_{\text{short line}}(w) = \frac{Z_L}{Z_L + Z_S}$$
 [4.67]

2001-09-01 版权所有,侵权必究 第30页,共50页

高速数字电路设计 内部公开

以上假设的前提是线长小于信号上升时间对应的长度的1/6。即:

Length
$$\ll \frac{1}{6} \frac{T_{\text{rise}}}{(LC)^{\frac{1}{2}}}$$
 [4.68]

其中Trise为信号上升时间,L为线路感抗,单位为H/in.,C为容抗,单位是F/in.,length为传输线的最大长度,单位是In.。

4.3.5 传输线匹配不好时的建立时间

从图4.18可见,信号到达负载的中间在传输线内会多次反射,每次反射的信号都有一定程度的幅度衰减,这是受R1R2的影响导致的。随着时间的增长,信号幅度按照指数规律减小。如果R1R2足够小,我们可以忽略二次以至更多次的反射,而认为在信号首次到达传输线末端时就可以到达稳态。如果R1R2很大,传输线在多次信号反射之后才能到达稳态。

一次反射所需要的时间等于传输线的长度乘以其传输延时:

$$T = (\text{length})(LC)^{\frac{1}{2}}$$
 [4.69]

在这段时间内,信号幅度为:

Signal size
$$(t) = |R_1(w)R_2(w)|^{(t/T)}$$
 [4.70]

R1R2的数量级通常小于单位(less than unity),因此4.70可以看作是随着时间变化的方程。

对于underamped backplanes或者lengthy unterminated传输线来讲,必须采用适当的时钟系统,用来等待信号到达稳态时才采样数据,通常设方程4.70中的w为2πFknee。Fknee的计算参见方程1.1。

本节要点:

- 传输线的源阻抗和负载阻抗使其性能下降。
- 传输线的频率响应为:

$$S_{\infty}(w) = \frac{A(w)H_X(w)T(w)}{1 - R_2(w)H_X^2(w)R_1(w)}$$
 [4.72]

- 过冲和振铃仅在信号传输延时大于信号上升时间时出现。
- 消除反射的手段有:减小R2(终端匹配)和R1(串行匹配),或者确保线长足够短,使 Hx=1。

4.4 特殊传输线

4.4.1 无匹配线

无匹配传输线的特点是源阻抗和负载阻抗都没有和传输线的特征阻抗相匹配。通常无匹配传输线的负载阻抗都比其特征阻抗值高。源阻抗可能比特征阻抗高,也可能比特征阻抗低,不同值的源阻抗使无匹配传输线表现出不同的特性,而在这两种情况中,负载阻抗都很高,可以认为 $R2(w) \approx 1$ (见公式4.53), $T(w) \approx 2$ (见公式4.52)。两种情况的不同之处在于R1(w)的符号和A(w)的大小。

2001-09-01 版权所有,侵权必究 第31页,共50页



4.4.1.1 低阻抗输出驱动无匹配传输线

象ECL电路或者大功率的TTL总线驱动器都可以认为是低阻抗的输出,在无匹配的情况下驱动 传输线,就是我们这一节要讨论的内容。

我们可以画出这种传输线的单元阶跃响应。在这种情况下,电路的输入接受函数A(w)近似于1(见公式4.50),传输函数T(w)近似于+2.0(见公式4.52),它们的乘积,初始阶跃输出,约等于2.0V。

由于反射系数R1(w)(见公式4.54)近似于-1,乘积R2R1将近似于-1。线路上的损耗使R1R2的乘积略小于1。R1R2为负表示线上产生的后续反射信号有相反的符号,随着响应逐渐衰减,它会在终值的附近来回摆动,两个相反符号的反射信号间隔时间最短为2次反射的时间(2个传输线来回),所以摆动的周期等于4倍的传输线时延。衰减时间可根据公式4.71算得。

我们现在可以知道,阶跃响应在最开始会有近-100%的过冲,并以4倍的传输线时延为周期摆动,衰减时间为确定值,由于没有直流负载,所以信号最终大小等于输入阶跃值。图4.20所示即为这种阶跃响应。

如果某个信号的上升时间小于在传输线上往返的总延时,则在输出端信号的过冲非常明显。 从而在大多数TTL和CMOS逻辑的输入保护二极管上造成过量电流。过量电流从芯片的地引脚回 流,使地在内部参考地和外部地平面之间出现弹跳。在极端情况下,这种来自于低阻抗传输线的 信号过冲会破坏输入保护电路。

4.4.1.2 高阻抗输出驱动无匹配传输线

没有经过缓冲的CMOS输出驱动传输线时,电路输入接受函数A(w)非常低(见公式4.50),而 传输函数T(w)近似于+2(见公式4.52),它们的乘积,即初始阶跃输出会很小。

反射系数R1(w)(见公式4.54)接近+1,R2R1的乘积接近+1,线上存在的损耗使R1R2的乘积略小于1。R1R2为正表示线上的后续反射信号有相同的符号,输出的波形必然单调的达到其最终值。信号的衰减时间(与输出信号的建立时间相等)可由公式4.71给出。




Figure 4.20 Estimating the step response of an unterminated line with low source impedance.

此时阶跃响应在最初较小,在确定的时间段之内(该时间段可以计算得到)建立,由于没有直流负载阻抗,其最终值等于输入阶跃值。图4.21所示为这种阶跃响应。看起来非常象RC滤波的响应。阶跃响应的建立时间段值与源阻抗和线上电容的乘积相近,因此把短的传输线看作集总参数元素是很合适的。由于高阻无匹配传输线的阶跃响应与RC滤波的相似性,我们可以把传输线的输入看做容性负载。

4.4.2 传输线中点的容性负载

图4.22表示了一个电容接在传输线的中点。从左端进来的信号碰到电容后分为两部分,一部分反射回去,另一部分通过。

问题的棘手方面是反射系数是频率的函数。我们对反射信号的大小和通过的信号受到的影响 进行估计,分别进行处理。






Figure 4.21 Estimating the step response of an unterminated line with a high source impedance.




Figure 4.22 Capacitive load in the middle of a transmission line.

高速数字电路设计 内部公开

4.4.2.1 来自容性负载的信号反射

与其它的反射问题一起,我们尝试使用反射公式4.53。公式要求我们指明传输线和终端阻抗。 现在我们用**Z0**表示传输线阻抗,对终端阻抗进行研究。

图4.22上的传输线的左边部分到电容为止。线上总的终端负载等于电容与线上剩余输入阻抗的并联电抗。在不知道右边部分终端的情况下,我们很难估计它的输入阻抗。那么,怎样才能算总的终端负载呢?

为了走出困境,首先假设我们研究的是低损耗线(不是RC的情况)。进一步假设右手边的传输线是末端终止的。它的输入阻抗是 Z0 = (L/C) ^{1/2},与频率无关。同样地,假设右手部分的线很长,由远端反射回来的信号很迟才到达,不会对电容C的反射造成影响。另一方面, 假设右边的输入阻抗等于Z0。

现在我们可以将电容C和Z0的并联值ZL代入公式4.53。经过简化和整理,得出容性负载情况下的反射系数:

$$R_C(w) = \frac{-jwCZ_0}{2 + jwCZ_0}$$
 [4.73]

频率在

$$f_{\text{max}} = (CZ_0\pi)^{-1}$$

以上时几乎是全部反射,传输线工作频率不要超过fmax。频率在fmax以下时,反射系数会有区别。它返回一个脉冲,与输入阶跃的派生相等。区别的常数等于-C(Z0/2)。

如果数字拐点频率(可参考公式1.1对拐点频率的定义)小于fmax,可以估计反射脉冲的峰值振幅:

$$P = C \frac{Z_0}{2} \frac{-(\Delta V)}{T_{\text{rise}}}$$
 [4.74]

这里, $\Delta V = 输入电压步进值;$

P = 反射脉冲幅度, 单位V:

Trise = 输入信号的上升时间,单位s;

C = 容性负载,单位F;

Z0 = 线路高频阻抗, (L/C) 1/2。

4.4.2.2 容性负载对传输信号的影响

如上,假设两边的线都很长,对于短的持续时间,它们的有效阻抗(As seen by the capacitor)等于 $Z0 = (L/C)^{1/2}$ 。

基于这种假设,我们可以计算传输系数:

$$T_C(w) = 1 + R_C(w) = \frac{1}{1 + jwC(Z_0/2)}$$
 [4.75]

这是时间常数等于C(Z0/2)的低通滤波公式。 阶跃响应10-90%上升时间的是时间常数的2.2倍. 或者

$$T_{10-90}$$
(step response) = $2.2C\frac{Z_0}{2}$ [4.76]

2001-09-01 版权所有,侵权必究 第35页, 共50页

容性负载使通过信号的上升时间变大,用公式3.1可求得通过信号的上升时间.它将输入的上升时间和电容的上升时间混合起来求输出的上升时间。

本节和上一节的基本内容是:

- (1) 传输线的两个方向是否终止的:
- (2) 传输线的两个方向是否比上升沿长。

低阻抗驱动器与负载电容连接太接近时,有效阻抗(如电容所示)变小。 网络的最终结果是更小的反射和更小的上升时间失真。

4.4.3 等间隔的容性负载

图4.23所示的情况经常发生在宽总线形式时,特别是在存储卡上有大量单线存储模块阵列时(如SIMMs)。容性负载等值并且均匀分布。




Figure 4.23 Equally spaced capacitive loads.

如果上升沿的长度超出负载的间隔时, 可以推出简化的电路特性, 它告诉我们两点:

- (1) 传输线的有效阻抗减少;
- (2)线上的传输延时增大。

以上两条都严重影响高速信号总线的性能。

4.4.3.1 均匀负载总线的阻抗特性

当上升沿与负载间隔有可比性或比它更小时,信号将按照公式4.73前后弹跳。 对于足够小的负载(小电容),直接把各个负载的反射加起来可计算出总的反射脉冲高度。 然而把反射相加是一种最坏的操作,因为反射脉冲到达每个点的时间都是不一样的。

二次和三次反射信号因为大大衰减而不足为计。

对于上升沿长于负载间隔的, 在上升沿单个电容的影响会均衡减弱。 结果是: 无论使用两倍个数,电容值为一半的电容, 还是按统一的英寸波法率来分布电容,其结果都是一样的。

2001-09-01 版权所有,侵权必究 第36页,共50页



统一地分布电容是理解这个电路的关键。

构造一条新的传输线模型,它和原始的模型相比,有相同的电感系数和每英寸阻抗值,但有新的电容值。以总线长度的英寸值除总的负载电容得出每英寸负载电容值。然后把这个电容值加到现存的传输线每英寸电容值之上得出新模型的电容值。

$$C' = C_{\text{line}} + \frac{NC_{\text{load}}}{\text{length}}$$
 [4.77]

这里, Cload = 负载电容, 单位pF;

N = 负载个数;

Length = 总线长度,单位in.;

Cline = 传输线容抗,单位pF/in.;

C'=新模型的电容值,单位pF/in.。

现在运用这个模型,可以重新计算出传输线有效阻抗Z′:

$$Z_0' \approx \left(\frac{L}{C'}\right)^{\frac{1}{2}} \tag{4.78}$$

4.4.3.2 均匀负载总线的传输延迟

Effective delay =
$$(LC')^{\frac{1}{2}}$$
 ps/in. [4.79]

这里, C' = 新模型的电容值, 单位pF/in.;

L = 感抗, pH/in.。

均匀负载总线的有效特征阻抗可以是非常的低,这使得驱动电路很难在总线上留下全值信号。就算是降低驱动电路的阻抗,还会有延时问题。问题归咎于传输线结构的分布电感,是不能避免的。

例4-2: 均匀负载总线

Sam使用单线存储模块(SIMMs)构造一块在存储容量的板子, 他计划用16 SIMMs 构成大容量存储阵列,如图4.24所示。 所有16 个SIMMs 的地址线都是由一端并行驱动, 标为门A。

这是每条线的关键参数:

Cload =
$$50 \text{ pF}$$

 $N = 16$
Length = 8 in .
Cline = 2.9 pF/in .
 $L = 7250 \text{ pH/in}$.

先计算线上的有效电容:

$$C' = C_{\text{line}} + \frac{NC_{\text{load}}}{\text{length}} = 102.9 \text{ pF/in.}$$
 [4.80]

2001-09-01 版权所有,侵权必究 第37页,共50页

Address line driver (one shown)




Figure 4.24 SIMM loading example.

用新的值去重新表示Z0 和传输延时:

$$Z_0 = \left(\frac{L}{C'}\right)^{\frac{1}{2}} = 8.4 \,\Omega$$
 [4.81]

Delay/in. =
$$(LC')^{\frac{1}{2}} = 864 \text{ ps/in.}$$
 [4.82]

总的传输延时为

$$Delay = (length)(delay/in.) = 6900 ps$$
 [4.83]

最后一块SIMM接收到地址信息的时间比第一块要晚6.9ns。这个偏差降低的存储器的定时容限。 而且,终止值和驱动阻抗都变得出奇的低。

可能的解决办法都要把SIMM地址总线分解为带动更小负载的多条总线。

作为检查, Sam应该使用类似于图1.6的电路来测量总的线电容(C´×长度)。 Sam也许需要比图1.6更小的电阻来获得足够的电流使SIMM输入通过传输区域。

4.4.4 直角弯曲布线

在图4.25的直拐角位置,有效传输线宽度增大。 宽度的增大会产生不必要的寄生电容。 拐角 处有如附加于传输线上的容性负载。

我们可以把拐角的外角做成圆弧,保证固定的宽度。这可以降低信号反射量和对信号上升时间的不良影响。一种更简单的能保证10GHz速度的方法是按图4.26进行拐角斜切。对拐角进行斜切可能更容易,这要看布线软件。






Figure 4.25 Right-angle bend in a transmission line.

图4.25中阴影部分所示的负载电容粗略等于

$$C \approx \frac{61we_r^{1/2}}{Z_0}$$
 [4.84]

这里, w = 线宽, 单位in.;

 $e_r = 对空气的电磁渗透系数;$

Z₀ = 高频特性阻抗,单位欧;

C = 拐角的负载电容,单位pF。




Figure 4.26 Chamfering the corner of a PCB trace to reduce capacitive loading.

由公式4.76可推出带有这种块负载(lumped)的10-90%上升时间常数:

$$T_{10-90} = 2.2 \left[\frac{61we_r^{1/2}}{Z_0} \right] \frac{Z_0}{2} = 67w(e_r)^{1/2} \text{ ps}$$
 [4.85]

事实上这是很微小的上升时间,对于上升时间小于100ps或者非常宽的线(在微波工程中很平常),这是可能是要予以考虑的。

不要担心45度拐角, 他们不会有问题。第七章将讨论过孔的影响。

4.4.5 延迟线

2001-09-01 版权所有,侵权必究 第39页,共50页

若做成蜿蜒的形状, 传输线可做为有的延时线。这可以解决在很快的翻转中与保持时间相关的问题及其它数字定时问题。与外部延时元素相比,布线上的延时线是很便宜的。

图4.27表示了有4.9ns输入输出延时的波形,图4.28显示了延时线的布置。输入上升时间是638ps,而输出上升时间是888ps。延时线一般会在一定程度上导致输入上升时间的增加。在这种布置中,减少不同延时线的距离会使交叉耦合增大,从而导致上升时间进一步增加。如果进行一下特殊的处理的话,上升时间可以控制在560ps内(是理想输入信号的阶跃响应的10-90%上升沿时间)。




Figure 4.27 Delay line implemented with a printed circuit board trace.




Figure 4.28 Delay line configuration.

为适应薄FR-4基板时而进行设计收缩时,应根据基板的厚度按比例缩小线的宽度,使阻抗常数不变。你同样可以根据基板的厚度按比例缩小交叉布线的距离。这能提供相同的走线交叉耦合,并保持上升时间不变。减小宽度和厚度而保持交叉走线的距离常数能够降低交叉耦合并获得更好的上升时间。

环氧玻璃FR-4电路板材料的介质常数随温度而改变。在0-70℃温度范围内总的变化约为20%。 介质常数的改变导致FR-4电路板走线的延时随温度改变10%。FR-4板上信号速度随温度的升高而降低。

本节要点:

2001-09-01 版权所有,侵权必究 第40页,共50页

高速数字电路设计 内部公开

- 容性负载延长信号的上升时间, 并使信号向上游反射。
- 统一分布的容性负载降低传输线的有效阻抗和传输速度。
- 可以把印制板走线做成小的延时线。

4.5 传输线阻抗和传播延迟

传输线阻抗是导体的几何尺寸和分隔它们的材料的介电常数的函数。

对于印制电路板的布线,最关键的因素是线宽与对地高度的比率。对于同轴电缆,最关键的 因素是中心导体直径与护套直径之比。而双绞线则是线直径与线间距离之比。

对于所有的情况, 阻抗都与介电常数的开方成反比。 传送延时仅仅与介电常数有关。

图4.29--4.35 说明了附录C中用于计算传输线参数的公式的使用。这些公式按传输线的种类而分,分别对应同轴电缆、双绞线、微波传输带和带状线。

附录中列出的针对微波传输带和带状线的传输结构的传输线公式是作者能找到的是可靠的公式。它们来自于微波的文献并提供了原始的参考以便于你进一步的研究。公式中已经列出每条公式准确度及为确保准确度各参数所在的变化范围。它有别于其它资料中常用的公式组,如Motorola MECL System design Handbook 。由于ECL逻辑族的关系,Motorola在70年代普及了这个公式组、现在我们把这公式组作为简单的公式组。

简单的公式组的好处是应用方便,用计算器就可计算。它给出了走线高度大于0.020英寸,线阻抗超出75欧姆的解答。公式第一次出现的时候,走线高度是0.020英寸,是正常值。

现在电路的布线经常的高度为地以上0.005英寸,或者更小。在这么小的高度里,线的厚度的影响变得很大。附录C的公式组可以准确地预计出线厚的影响,使用这些公式,我们可以预计铜的重量从1-变为2-oz 是如何影响最终的阻抗值的。

简单公式最明显的失效发生在低线阻抗的情形, 当线宽超出其高度的7倍时,简单公式会出问题,产生负的结果。这种影响出现在图4.32中。如果你要使用低阻抗时钟分配线(可能是20欧姆),简单公式就用不了。

4.5.1 传输线的参数控制

很明显, 要精确控制阻抗, 就需要对物理几何因素及介电常数进行精确控制。

4.5.1.1 传输线阻抗的控制

根据公式4.53, 传输线阻抗10%的误差会产生5%的反射。这很有用,只要给出反射失配的百分比,将它乘2就得出特征阻抗与终止电阻的允许失配值。举个例子,10%的反射允许有10%的特征阻抗失配和10%的终止电阻误差。一般地,终止值越明确(可能2%), 对阻抗变化的允许量就越大。

高速数字电路设计 内部公开




Figure 4.30 Characteristic impedance of a twisted-pair cable versus geometry and permittivity.

对于同轴电缆和双绞线的情形,对线缆的阻抗不需要苛刻的要求。而印制电路板则是另一处情况。明确了制作中的各种板上参数,设计者几乎可以对阻抗的变化进行任意的控制。

不要指定过于严格的允许量,需要额外的工作去满足严格的指标,因为需要额外的测试,导致低产出,及其它生产问题。(看章节4.5.1.4)






Figure 4.31 Characteristic impedance of a microstrip transmission line versus geometry and permittivity. (See formulas in Appendix C.)

4.5.1.2 物理尺寸对阻抗的影响

在大多数的传输阻抗公式中,物理尺寸都作为自然对数的参数出现。 对数函数变化缓慢, 意思是物理尺寸变化只会对阻抗产生很小的影响。这是对我们有利的。


阻抗对物理尺寸变化的灵敏度较低。"灵敏度"是定义为单位的线宽变化引起的阻抗变化。 log-log图直接显示了灵敏度。 log-log图中标出的任何一个函数的斜率等于这个函数对其参数的敏感度。斜率等于1表示函数与输入成正比,输入变化1%使输出也变化1%。 斜率为1/2表示函数与参数的平方根成正比。 输入1%的变化导致输出的0.5%的变化。





h = 0.010 in. 2-oz copper

 $E_{\gamma} = 4.5$



Propagation delay, ps/in.

The sensitivity of T_p to changes in E_r is less than 1/2, because much of the electric field energy stays in the surrounding air.

h = 0.005 in. w = 0.010 in. 2-oz copper




Figure 4.32 Characteristic impedance and propagation speed of a microstrip transmission line. (See formulas in Appendix C.)

高速数字电路设计 内部公开




Figure 4.33 Characteristic impedance of a stripline transmission line versus geometry and permittivity. (See formulas in Appendix C.)

对于关键的应用,设计一个双流向的构造环,你能够尝试一个受控阻抗设计并针对二次传递中不可避免的寄生影响进行调整。对一次传递板进行微细的分区以确定制作过程是否准确地复制了你的设计。把这个数据和高频绝缘测试及对板上走线的阻抗测量综合起来,判断设计是否需要更改。




Figure 4.34 Characteristic impedance of a stripline transmission line.

4.5.1.3 有效介电常数

所有传输速率的公式与介电常数的有效平方根成反比。有效介电常数有时候很难确定。

例如,在同轴电缆中,所有的电气元素都在电缆内,处于外壳与中心导体之间。有效介电常数就是绝缘层材料的介电常数。

在绕得较松的双绞线中,或者说线距与直径之比较大的双绞线中,电磁场以扫描曲线的方式 存在于导体之间的空气中。有效介电常数是对空气的相对介电常数和对绝缘材料的相对介电常数 的平均值。




Figure 4.35 Impedance of an offset stripline. (See formulas in Appendix C.)

扁平带状电缆特别容易受到这种影响。 在邻近有导线的情况下, 导体由绝缘材料完全包裹着的厚电缆有与绝缘材料相近的有效介电常数, 邻近没有导线情况下, 用于计算的有效介电常数实际上是一致的,电磁场的绝大部分分布在绝缘体之外的空气中。

有些带状电缆生产商用扁, 硬、薄的材料来支撑导线, 但没有对它进行包裹。在薄的带状线 表面上会出现不均匀。由于大部分的材料是处于空气中,与厚的绝缘电缆相比,它有更低的有效 介电常数,因而有更高的传输速率。

绝缘介电常数随温度而改变。在0--70℃温度变化范围内,FR-4环氧玻璃电路板材料的介电常数有20%的变化。设计用于同轴电缆的绝缘体随温度的变化要比它小。

4.5.1.4 合理的加工公差

对印制电路板,加工公差由基体材料及加工板子的蚀刻和电镀工艺决定。常用的FR-4基体材料加工时的环氧/玻璃比可以有所变化, 印制电路板的制造商可以通过购买高质量,低公差的基体材料来控制这些参数,4.5±0.1的公差要求是合理的。相对介电常数随频率而改变。低频时,50% resin FR-4 的相对介电常数是4.7,1MHz时降到4.5 ,1GHz时是4.35。介电常数的典型测试频率是1MHz。做介电常数测试时一定要指明测试频率。计算阻抗时, 使用电路的数字拐点频率处的介电常数。

FR-4的相对介电常数随温度产生很大的变化。如果这个因素对你很重要,可以考虑使用陶瓷或Teflon作为基体以获得稳定的绝缘性质。

军用标准MIL-STD-275, "Printed Wiring for Electronic Equipment" 及相关的商业标准IPC-ML-950, "Performance Specifications for Rigid Multi-layer Printed Boards", 都建立了机械及



电气公差的方针。军用标准根据加工的难度提出了板的三种等级:优选、标准、低的可生产性 (reduced producibility)(军事专家提出的概念)。商用标准则根据应用提出了板的三种等级:消费品、一般、高可靠。

军用标准允许的线宽公差主要是看制作的工艺。用于板子中间层的简单蚀刻工艺获得最好的公差,电路板外层所需的附加电镀工艺会给线的几何尺寸带来不确定性。对于任一层,铜层越薄,对尺寸的控制就越好,但降低了导线携带电流的能力。表4.2所列的外层2-oz铜重量的公差是最差的情况。外层用1 盎司的铜会好一点。

为理解典型公差,军用方针是很好的入门点。与电路板的加工商一道,弄清它们的加工能力,并 要问清楚要花多少钱?

TABLE 4.2 PRINTED CIRCUIT BOARD TOLERANCES MIL-STD-275

	Preferred	Standard	Reduced producibility
Minimum layer thickness (figure at least 10% or 0.001 tolerance on thickness)	0.008	0.006	0.004
Minimum conductor width			
Inner	0.015	0.010	0.008
Outer	0.020	0.015	0.008
Width tolerance			
Inner, 1-oz	+0.002	+0.001	+0.001
	-0.003	-0.002	-0.001
Inner, 2-oz	+0.004	+0.002	+0.001
	-0.006	-0.005	-0.003
Outer, 2-oz	+0.008	+0.004	+0.002
	-0.006	-0.004	-0.002

¹³See Equation 1.1 defining digital knee frequency.

4.5.1.5 传输线参数的软件计算

大部分数字工程师根据以下的简单公式, 用于制作一批电路板, 然后根据需要对线宽和线间 距进行调整。

为了更高的准确度, 应使用附录C列出的更为复杂的公式。 为了你的方便, 其中所有的公式都已经在MathCAD中实现。 他们可以从作者那里得到, 为你节省时间。 请看书后的订货单。

2001-09-01 版权所有,侵权必究 第48页,共50页

¹⁴Institute for Interconnecting and Packaging Electronic Circuits (IPC).



如果你需要在制作电路板前对特征阻抗和串扰有更准确的预计,那么你需要一个更复杂的计算模型。在出版的时候,下面的公司提供了精心制作的软件包用于计算特征阻抗和串扰。

B. V. Engineering, Chicago, Illinois

Micro-3

Quad Design, Camarillo, California

Crosstalk Tool Kit

Quantic Laboratories, Winnepeg, Manitoba, Canada

Greenfield

TR line

4.5.2 同轴电缆的计算公式

(见图4.29)

内层导体直径, d1

内部护套表面直径, d2(d2>d1)

有效相对介电常数, $\epsilon \gamma$

阻抗:

$$\frac{60}{\sqrt{\varepsilon_r}} \ln \left(\frac{d_2}{d_1} \right)$$
 [4.86]

传输延时(ns/in.):

$$85\sqrt{\varepsilon_r}$$
 [4.87]

(对于硬核电缆,它等于绝缘材料的介电常数。对于泡沫核,螺旋盘缠或者带有大量空气的 其它内核,有效相对介电常数要小一些)。

4.5.3 双绞线的计算公式

导体直径,d

导线中心距, s (s>d)

有效相对介电常数, $\epsilon \gamma$

(对于导线中心距较大的,介电常数等于1,对于两条线的绝缘体相接触的,使用绝缘材料的介电常数)。

阻抗(欧姆):

$$\frac{120}{\sqrt{\varepsilon_r}} \ln \left(\frac{2s}{d} \right) \tag{4.88}$$

传输延时(ps/in.):

$$85\sqrt{\varepsilon_r}$$
 [4.89]

4.5.4 微带线的计算公式

高速数字电路设计 内部公开

图4.31-4.32中描绘的值是由附录C中的精确公式计算出来的。下面的简单公式可以推出合理的 近似值。图4.32包含了对简单公式和精确公式的比较。

地上高度(in.), h

线宽(in.), w

线厚(in.), t

基体相对介电常数, εγ

(简单公式考虑了电介质在基体和空气间是如何分离的,降低了在基体相对介电常数下的有效 介电常数。在这里输入基体的相对介电常数)。

只对窄微波传输带:

当 0.1 < w/h < 2.0 和 $1 < \epsilon \gamma < 15$ 时,使用以下公式

阻抗(W):

$$\frac{87}{\sqrt{\varepsilon_r + 1.41}} \ln \left(\frac{5.98h}{0.8w + t} \right)$$
 [4.90]

传输延时(ps/in.):

$$85\sqrt{0.475\epsilon_r + 0.67}$$
 [4.91]

4.5.5 带状线的计算公式

图4.33-4.35中描绘的值是用附录C中的公式计算的。下面的简单公式可以推出它们的近似值. 图4.34中包含了对简单阻抗公式和附录C中公式的比较。

对地的分隔距离(in.), b

线宽(in.), w

线厚(in.), t

有效相对介电常数, $\epsilon \gamma$

(与周围介质的相对介电常数相等)

对于窄的带状线:

当 w/b < 0.35 和 t/b < 0.25 时使用以下公式:

阻抗(W):

$$\frac{60}{\sqrt{\varepsilon_r}} \ln \left(\frac{1.9b}{0.8w + t} \right) \tag{4.92}$$

传输延时(ps/in.):

$$85\sqrt{\varepsilon_r}$$
 [4.93]

本节要点:

- 对于印制电路板的走线, 最重要的几何因素是线宽与布线对地层高度的比例。
- 对反射量倍增一倍找出特征阻抗与终止电阻之间允许的失配值。
- 物理尺寸上大的变化只会对最终的阻抗造成小的影响。
- log-log图上任何函数的斜率等于该函数对参数的敏感度。
- 所有传输速率的公式与介电常数的有效平方根成反比。