中国海洋大学计算机科学与技术系

实验报告

姓名: 岳宇轩 年级: 2019 专业: 19 慧与

科目: 计算机组成原理 题目: 单周期 cpu

实验时间: 2021 年 5 月 20 日 实验教师: 张巍

一、实验结果及截图分析:

(※代码挖空的部分必须截图或复制)

1. 代码补全

```
1
        timescale 1ns / 1ps
        2 🖨
       ン// > 文件名: single_cycle_cpu.v
3
        // > 描述 : 单周期CPU模块, 共实现16条指令
                 指令rom和数据ram均采用异步读数据,以便单周期CPU好实现
        ン/ > 作者 : LOONGSON
6
7
       ソ/ > 日期 : 2016-04-14
       80
       "define STARTADDR 32' d0 // 程序起始地址
9
        module single_cycle_cpu(
10
          input clk, // 时钟
11
          input resetn, // 复位信号, 低电平有效
12
13
          //display data
14
          input [ 4:0] rf_addr,
15
          input [31:0] mem_addr,
          output [31:0] rf_data,
          output [31:0] mem_data,
18
          output [31:0] cpu_pc,
19
          output [31:0] cpu_inst
20
21
22
                                -{取指}begin-
          reg [31:0] pc;
24
          wire [31:0] next_pc;
25
26
          wire [31:0] seq_pc;
          wire [31:0] jbr_target;
27
          wire jbr_taken;
28 !
```

```
29 1
              // 下一指令地址; seq_pc=pc+4
30
      0
31
              assign seq_pc[31:2]
                                    = pc[31:2] + 1'b1;
              assign seq_pc[1:0]
                                     = pc[1:0];
32
              // 新指令: 若指令跳转, 为跳转地址; 否则为下一指令
33
      0
              assign next_pc = jbr_taken ? jbr_target : seq_pc;
34
      0
              always @ (posedge clk) // PC程序计数器
35
              begin
36
      0
37
                  if (!resetn) begin
      0
                      pc <= `STARTADDR: // 复位, 取程序起始地址
38
39
                  end
40
                  else begin
                      pc <= next_pc; // 不复位, 取新指令
41
42
                  end
               end
43
44
              wire [31:0] inst_addr;
45
               wire [31:0] inst;
46
               assign inst_addr = pc; // 指令地址: 指令长度32位
              inst_rom inst_rom_module( // 指令存储器
48
                            (inst_addr[6:2]), // I, 5, 指令地址
49
                                      ) // 0, 32, 指令
                  inst
                             (inst
50
51
52
               assign cpu_pc = pc;
                                      //display pc
      0
               assign cpu_inst = inst;
53
                                            -{取指}end-
54 🖯
                                                                                        -//
54 ⊖
                                   -{取指}end-
55
56
                                 —{译码}begin-
57
           wire [5:0] op;
58
           wire [4:0] rs;
59
           wire [4:0] rt;
           wire [4:0] rd;
60
           wire [4:0] sa;
61
           wire [5:0] funct;
62
           wire [15:0] imm;
63
           wire [15:0] offset;
64
           wire [25:0] target;
65
66
    0
                      = inst[31:26]; // 操作码
67
           assign op
    0
                      = inst[25:21]; // 源操作数1
68
           assign rs
    0
69
           assign rt
                      = inst[20:16]; // 源操作数2
    0
                      = inst[15:11]; // 目标操作数
70
           assign rd
    0
                      = inst[10:6]; // 特殊域,可能存放偏移量
71
           assign sa
           assign funct = inst[5:0]; // 功能码
    0
72
    0
           assign imm = inst[15:0]; // 立即数
73
    0
74
           assign offset = inst[15:0]; // 地址偏移型
           assign target = inst[25:0]; // 目标地址
    0
75
76
```

```
wire op_zero; // 操作码全0
              wire sa_zero; // sa域全0
 78
       0
              assign op_zero = ~(|op);
 79
      0
              assign sa_zero = ~(|sa);
80
81
              // 实现指令列表
82
              wire inst_ADDU, inst_SUBU , inst_SLT, inst_AND;
83
              wire inst_NOR , inst_OR , inst_XOR, inst_SLL;
84
              wire inst_SRL , inst_ADDIU, inst_BEQ, inst_BNE;
85
              wire inst_LW , inst_SW , inst_LUI, inst_J;
86
87
88
       0
              assign inst_ADDU = op_zero & sa_zero
89
                                                   & (funct = 6'b100001);// 无符号加法
90
      0
                                                    & (funct = 6' b100011):// 无符号减法
              assign inst_SUBU = op_zero & sa_zero
91
       0
                                                   & (funct = 6' b101010):// 小子则置位
92
              assign inst_SLT = op_zero & sa_zero
       0
                                                    & (funct = 6'b100100);// 逻辑与运算
93
              assign inst_AND = op_zero & sa_zero
                                                    & (funct = 6' b100111); // 逻辑或非运算
94
              assign inst_NOR = op_zero & sa_zero
95
96
      0
              assign inst_OR = op_zero & (funct = 6'b100101);// 逻辑或运算
97
       0
              assign inst_XOR = op_zero & (funct = 6'b100110);// 逻辑异或运算
98
99
99
      0
              assign inst_SLL = op_zero & (rs=5' d0) & (funct = 6' b000000);// 逻辑左移
100
      0
              assign inst_SRL = op_zero & (rs=5' d0) & (funct = 6' b000010);// 逻辑右移
101
102
103
      0
              assign inst_ADDIU = (op = 6' b001001);
104
                                                               // 立即数无符号加法
      0
              assign inst_BEQ = (op = 6'b000100);
                                                                // 判断相等跳转
105
      0
              assign inst_BNE = (op = 6'b000101);
                                                                // 判断不等跳转
106
107
108
      0
              assign inst LW = (op = 6' b100011);
                                                               // 从内存装载
109
      0
              assign inst_SW = (op = 6'b101011);
                                                               // 向内存存储
110
      0
111
              assign inst_LUI = (op = 6' b001111);
                                                               // 立即数装载高半字节
                             = (op = 6'b000010);
                                                               // 直接跳转
              assign inst_J
112
113
             // 无条件跳转判断
114
115
              wire
                        j_taken;
              wire [31:0] j_target;
116
117 |
      0
              assign j_taken = inst_J;
118
119
             // 无条件跳转目标地址: PC={PC[31:28], target<<2}
120
      0
              assign j_target = {pc[31:28], target, 2'b00};
121
```

```
122
              //分支跳转
123
              wire
                        beq_taken;
124
              wire
                        bne_taken;
125
              wire [31:0] br_target;
126
      0
              assign beq_taken = (rs_value = rt_value);
                                                         // BEQ跳转条件: GPR[rs]=GPR[rt]
127
      0
128
              assign bne_taken = ~beq_taken;
                                                          // BNE跳转条件: GPR[rs] ≠GPR[rt]
      0
              assign br_target[31:2] = pc[31:2] + {{14{offset[15]}}, offset};
129
      0
130
              assign br_target[1:0] = pc[1:0]; // 分支跳转目标地址: PC=PC+offset(<2
131
              //跳转指令的跳转信号和跳转目标地址
132
      0
              assign jbr_taken = j_taken
                                                  // 指令跳转: 无条件跳转 或 满足分支跳转条件
133
134
                            inst_BEQ & beq_taken
                             inst_BNE & bne_taken;
135
      0
136
              assign jbr_target = j_taken ? j_target : br_target;
137
138
              // 寄存器堆
              wire rf_wen;
139
              wire [4:0] rf_waddr;
140
              wire [31:0] rf_wdata;
141
              wire [31:0] rs_value, rt_value;
142
143
144
                regfile rf module(
                                     ), // I, 1
                            (clk
145
                    . clk
                            (rf wen ), // I, I
                    . wen
146
                                      ), // I, 5
                    .raddr1 (rs
147
                    .raddr2 (rt
                                    ), // I, 5
148
149
                    .waddr (rf_waddr ), // L, 5
                   .wdata (rf_wdata ), // I, 32
150
                    .rdata1 (rs_value ), // 0, 32
151
                    .rdata2 (rt_value ), // 0, 32
152
153
                    //display rf
154
155
                    .test_addr(rf_addr),
                    .test_data(rf_data)
156
                );
157
158
```


```
// 传递到执行模块的ALU源操作数和操作码
160
             wire inst_add, inst_sub, inst_slt, inst_sltu;
161
             wire inst_and, inst_nor, inst_or, inst_xor;
162
163
             wire inst_sll, inst_srl, inst_sra, inst_lui;
      0
             assign inst_add = inst_ADDU | inst_ADDIU | inst_LW | inst_SW; // 做加法运算指令
164
      0
165
             assign inst_sub = inst_SUBU; // 減法
     0
             assign inst_slt = inst_SLT; // 小于置位
166
                                 // 暂未实现
      0
             assign inst_sltu= 1'b0;
167
      0
             assign inst_and = inst_AND; // 逻辑与
168
      0
             assign inst_nor = inst_NOR; // 逻辑或非
169
      0
             assign inst_or = inst_OR; // 逻辑或
170
      0
171
             assign inst_xor = inst_XOR; // 逻辑异或
      0
             assign inst_sll = inst_SLL; // 逻辑左移
172
      0
             assign inst_srl = inst_SRL; // 逻辑右移
173
      0
             assign inst_sra = 1'b0; // 哲未实现
174
             assign inst_lui = inst_LUI; // 立即数装载高位
175
176
             wire [31:0] sext_imm;
177
             wire inst_shf_sa; //使用sa域作为偏移量的指令
178
             wire inst_imm_sign; //对立即数作符号扩展的指令
179
180
181
     0
             assign sext_imm
                              182
183
      0
             assign inst_shf_sa = inst_SLL | inst_SRL;
184
      0
             assign inst_imm_sign = inst_ADDIU | inst_LUI | inst_LW | inst_SW;
185
186
                wire [31:0] alu_operand1;
187
188
                wire [31:0] alu_operand2;
                wire [11:0] alu_control;
189
        0
190
                assign alu_operand1 = inst_shf_sa ? {27' d0, sa} : rs_value;
        0
                assign alu_operand2 = inst_imm_sign ? sext_imm : rt_value;
191
                assign alu_control = {inst_add,
                                                        // ALU操作码, 独热納码
192
                                      inst_sub,
193
                                      inst slt,
194
195
                                      inst_sltu,
                                       inst_and,
196
197
                                       inst_nor,
                                      inst_or,
198
                                      inst xor,
199
200
                                      inst_sll,
201
                                      inst_srl,
202
                                      inst_sra,
                                      inst_lui};
203
204 €
                                                -{译码}end-
205
                                               -{执行}begin-
206 白
207
                wire [31:0] alu_result;
208
```

```
209
              alu alu_module(
                  .alu_control (alu_control ), // I, 12, ALU控制信号
210
                               (alu_operand1), // I, 32, ALU操作数1
211
                  . alu_src1
                               (alu_operand2), // I, 32, ALU操作数2
212
                  . alu src2
                              (alu_result ) // 0, 32, ALU结果
213
                  .alu_result
              );
214
                                           -{执行} end-
215 (
216
                                           {访存}begin
217 🖨
              wire [3 :0] dm_wen;
218
219
              wire [31:0] dm_addr;
              wire [31:0] dm wdata;
220
              wire [31:0] dm_rdata;
221
      0
              assign dm_wen = {4{inst_SW}} & {4{resetn}}; // 内存写使能,非resetn状态下有效
222
223
224
      0
              assign dm_addr = alu_result;
                                                       // 内存写地址,为ALU结果 *****
225
                                                      // 内存写数据,为rt寄存器值 *****
226
              assign dm_wdata = rt_value;
              data_ram data_ram_module(
227
                                    ), // I, 1, 时钟
                  . clk (clk
228
                                   ), // I, 1, 写使能
229
                  .wen (dm_wen
                  .addr (dm_addr[6:2]), // I, 32, 读地址
230
                                   ), // I, 32, 写数据
                 .wdata (dm_wdata
231
                  .rdata (dm rdata
                                  ), // 0, 32, 读数据
232
233
233
                  //display mem
                  .test_addr(mem_addr[6:2]),
235
                  .test_data(mem_data
236
237
              );
                                            {访存}end-
238 €
239
                                           -{写回}begin-
240 (-)
               wire inst_wdest_rt; // 寄存器堆写入地址为rt的指令
241
               wire inst_wdest_rd; // 寄存器堆写入地址为rd的指令
242
               assign inst_wdest_rt = inst_ADDIU | inst_LW | inst_LUI;
243
               assign inst_wdest_rd = inst_ADDU | inst_SUBU | inst_SLT | inst_AND | inst_NOR
244
                                   | inst_OR | inst_XOR | inst_SLL | inst_SRL;
245
              // 寄存器堆写使能信号,非复位状态下有效
246
       0
247
               assign rf_wen = (inst_wdest_rt | inst_wdest_rd) & resetn;
       0
               assign rf_waddr = inst_wdest_rd ? rd : rt;
                                                           // 寄存器堆写地址rd或rt
248
       0
               assign rf_wdata = inst_LW ? dm_rdata : alu_result:// 写回结果, 为load结果或ALU结果
249
250
                                           -{写回}end-
           endmodul e
251
252
```

2. 仿真图像

为了方便看实验结果,我把所有寄存器也显示了


00H



assign inst_rom[0] = 32' h24010001; // 00H: addiu \$1 ,\$0,#1 | \$1 = 0000_0001H

从指令寄存器中取出第一条指令,其指令编码为 24010001h,指令地址为 00h,对指令进行汇编得到汇编指令 addiu \$1,\$0,#1 ,指令的操作是零号寄存器 (0) 无符号加 立即数 1,结果送 1号寄存器。 运行结果为 1号寄存器值变为 1H,通过仿真图像观察,结果正确

04H




assign inst_rom[1] = 32' h00011100; // 04H: sll \$2 ,\$1,#4 | \$2 = 0000_0010H

第二条指令地址为 04H, 从 IR 中取出的指令编码为 00011100H, 对应的汇编指令为 sll \$2.\$1.#4, 指令

操作为 1 号寄存器中的值逻辑左移 4 位后送 2 号寄存器。01H 左移 4 位变为 10H, 指令结果为 2 号寄存器 值变为 10H。 通过仿真图像观察实验结果正确。


08H



assign inst_rom[2] = 32' h00411821; // 08H: addu \$3 ,\$2,\$1 | \$3 = 0000_0011H


下一条指令的地址为 08H, 取出的指令编码为 00411821H,对应的汇编指令为 addu \$3,\$2,\$1,指令操作 是将 2 号和 1 号寄存器中的值无符号相加,结果送 3 号寄存器。01H+10H,结果为 11H,通过仿真图像可以看到 3 号寄存器值为 11H。

0CH



指令地址为 0CH, 指令编码为 00022082, 对应汇编指令为 srl \$4,\$2,#2 ,将 2号寄存器中的值逻辑右移两位后放入四号寄存器。通过仿真图像可以看到,2号寄存器中的值为 10H,即 0001 0000,逻辑右移 2位后为 0000 0100,即 04H,04H 送入 4号寄存器,实验结果正确。


10H



assign inst_rom[4] = 32' h00642823; // 10H: subu \$5 ,\$3,\$4 | \$5 = 0000_000DH

PC+4来到了10H,取出指令的编码为00642823,对应汇编指令为subu \$5,\$3,\$4,指令操作为3号寄存器中的数无符号减4号寄存器中的数,结果送5号寄存器。从仿真图像中可以看出,3号和4号寄存器值分别为11H和04H,结果为0DH,送5号寄存器,5号寄存器值为0d,结果正确

14H




assign inst_rom[5] = 32' hAC250013; // 14H: sw \$5, #19(\$1) | Mem[0000_0014H] = 0000_000DH

指令编码为 AC250013,对应汇编指令为 sw \$5,#19(\$1),进行操作为:寄存器 1 中数+19 作为访存地址,将 5 号寄存器中的数据加载进该地址的内存中

> 👹 alu_result[31:0]	00000014	00000000	00000014
> 😽 dm_wdata[31:0]	0000000d	00000004	00000004

alu 运算结果为访存地址 14H, dm wdata 是要写入的数据, 与 5 号寄存器中数据一致,实验结果正确


18H



assign inst_rom[6] = 32'h00A23027; // 18H: nor \$6 ,\$5,\$2 | \$6 = FFFF_FFE2H


指令编码 00A23027H, 对应汇编指令为 nor \$6,\$5,\$2。寄存器 5 和 2 中的值分别为 0000 000dH 和 0000 0010H, 进行或非运算结果为 ffff ffe2H,放入 6 号寄存器中。实验结果正确。

1CH



指令编码为 00C33825H, 对应汇编指令为 or \$7,\$6,\$3, 寄存器 6 和 3 进行或操作,即 ffff ffe2H 与 0000 0011H 进行或操作,结果为 ffff fff3 H,放入 7 号寄存器,7 号寄存器为 ffff fff3H,结果正确。


20H



assign inst_rom[8] = 32' h00E64026; // 20H: xor \$8 ,\$7,\$6 | \$8 = 0000_0011H

指令编码 00E64026H,对应汇编 xor \$8 ,\$7,\$6 ,寄存器 7 和 6 中内容(ffffffff3 ffffffe2)进行异或操作,得到结果为 $0000\ 0011H$,放入 8 号寄存器

24H




指令编码 AC08001C,对应汇编 sw \$8,#28(\$0),将 8号寄存器中的内容放入内存中地址为 28 处



alu result 为内存地址计算, 0+28 = 28, 即 1cH,要写入的数据是 8 号寄存器的值 0000 0011H


28H



assign inst_rom[10] = 32'h00C7482A; // 28H: slt \$9 ,\$6,\$7 | \$9 = 0000_0001H

指令编码为 00c7482aH,对应汇编为 slt \$9 ,\$6,\$7 ,指令操作为小于置位。寄存器 6 中值 ffff ffe2 减寄存器 7 中值 ffff fff3,结果小于 0,将 1 存入 rd 中(9 号寄存器)

2cH



assign inst_rom[11] = 32'h11210002; // 2CH: beq \$9,\$1,#2 | 跳转到指令34H

指令编码 11210002H,对应汇编 beq \$9,\$1,#2。执行的操作为: 9号寄存器中的值 01H 与 1号寄存器中的值 01H 比较,相等,跳转到 34H(2cH + 两个 4)

34H



assign inst_rom[13] = 32'h8C2A0013; // 34H: lw \$10, #19(\$1) | \$10 = 0000_000DH


指令编码为 8C2A0013,对应汇编指令为 lw \$10,#19(\$1),1号寄存器中内容+19后(14H)作为访存地址,读取内存中数据放入 10号寄存器

1号寄存器中内容为01H,加19后是20,也就是14H,

> W alu_result[31:0]	00000014	0000001c	00000001	00000000	00000014
> W dm_wdata[31:0]	0000000d	00000011	fffffff3	00000001	00000000

通过仿真图像可以看出,alu 计算方寸地址为14H,读出数据为0dH,结果正确。

38H




assign inst_rom[14] = 32' h15450003; // 38H: bne \$10,\$5,#3 | 不跳转

PC+4 后指令地址为 38H, 取出的指令编码为 15450003H,对应的汇编代码为 bne \$10,\$5,#3 ,指令执行功能为比较寄存器 10 和 5 中内容,不相等则发生跳转。

通过仿真图像可以看出寄存器 10 和 5 中的内容都是 0dH,故不发生跳转,下一条指令地址应为 PC+4,也就是 3CH

3CH



assign inst_rom[15] = 32'h00415824; // 3CH: and \$11,\$2,\$1 | \$11 = 0000_0000H

指令编码为 00415824H,对应汇编指令为 and \$11,\$2,\$1,对 2 号寄存器和 1 号寄存器中的内容进行逻辑与,结果送 11 号寄存器,结果 11 号寄存器中值为 0000 000H,观察仿真图像,结果正确

40H




assign inst_rom[16] = 32' hACOBOO1C; // 40H: sw \$11, #28(\$0) | Men[0000_001CH] = 0000_0000H

指令编码为 AC0B001C, 对应汇编指令为 sw \$11,#28(\$0), 将 11 号寄存器中的内容加载进 0+28 处地址的内存中

通过上图可以看到 alu 运算地址结果为 1c, dm 值为 11 号寄存器中的内容 0000 0000H, 结果正确

44H




assign inst_rom[17] = 32' hACO40010; // 44H: sw \$4 , #16(\$0) | Mem[0000_0010H] = 0000_0004H

指令编码为 AC040010H,对应汇编指令为 sw \$4,#16(\$0), 加载 4 号寄存器中的内容进入内存地址为 16 处。

通过仿真图像可以看到 4 号寄存器中值为 0004H, alu 运算访存地址为 10H, 写入数据的值 dm_wdata 为 0004H。结果正确


48H



assign inst_rom[18] = 32'h3C0C000C; // 48H: lui \$12, #12 | [R12] = 000C_0000H


指令编码为 3C0C000CH,对应汇编指令为 lui \$12,#12 ,指令功能为高位加载,将立即数 12 加载进 12 号寄存器的高位,地位填充 0,故 12 号寄存器结果应为 000C 0000H,观察仿真图像,结果正确

4CH



assign inst_rom[19] = 32' h08000000; // 4CH: j 00H | 跳转指令00H

指令编码为 0800 0000H,对应汇编指令为 j 00H, 指令结果为将 00H 送入 PC,无条件跳转到 00H 处。



点击下一个时钟周期,发现来到了00H处,实验结果正确。

实验总结

通过本次实验,我更加清楚的了解了单周期 cpu 运作的原理。

首先对指令的来源,有三种方式,分别是 pc+4,分支和跳转,要予以区分。顺序执行 pc = pc+4,分支要判断是 beq 还是 bne,跳转为 PC=PC+offset<<2,无条件跳转为 $PC=\{PC[31:28],target<<2\}$

根据指令不同位置取出不同的数据,操作码是 31 到 26, rs 是 25 到 21, rt 是 20 到 16, rd 是 15 到 11,特殊域 10 到 6,功能码 5 到 0,立即数 15 到 0,地址偏移量 15 到 0, j 指令目标地址 25 到 0.

要根据 op 和 funct 等信息确定指令是执行的哪种操作,并根据操作类型生成 alu 控制信号。对立即数进行扩展,进行 alu 运算。

访存阶段要确定内存写使能,非 resetn 状态下有效。内存写的地

址为 alu 运算结果,数据为 rt 寄存器值。写回阶段要判断是写入 rt 还是 rd,是写入 alu 运算结果还是 load 结果。

设计单周期的 cpu 不仅要对指令熟悉掌握,更要清清楚楚的理解 好单周期 cpu 的运作流程,以及每种操作对应的控制信号序列。