数字电路与数字系统实验

EX07:存储器

191220029 傅小龙 周一 5-6 节班 1830970417@qq.com 2020 年 10 月 14 日

目录

一、	实验	ô内容····································	•3
	1. 1	实验要求	•3
	1. 2	实验工具	•3
二、	实验	→ → 过程······	•4
	2. 1	RAM1	
		2.1.1 模型概述	•4
		2.1.2 数字抽象	•4
		2.1.3 建立模型 ·······	•4
	2. 2	RAM2	
		2.2.1 模型概述	•5
		2.2.2 数字抽象	•5
		2.2.3 建立模型	
	2. 3	分析/综合	10
	2.4	分配引脚	•12
	2. 5	全编译	•13
Ξ、	实验	立总结······	•13
四、			
	4. 1	关于思考题	14
	4. 2	关于存储器实例分析 ······	14
		1Hz 分频器的 Verilog 实现····································	
		七段数码管编码器的 Verilog 实现····································	

一、实验内容

1.1 实验要求

在一个工程中完成如下两个存储器。两个存储器的大小均为 16×8, 即每个存储器共有 16 个存储单元,每个存储单元都是 8 位的,均可以进行读写。

RAM1:采用下面的方式进行初始化,输出端有输出缓存,输出地址有效后,等时钟信号的上升沿到来时才输出数据。

- ı initial
- 2 begin
- \$ \$readmemh("D:/digital logic/mem1.txt", ram, 0, 15);
- 4 end

初始化数值详见 2.1.3 节.

RAM2:利用 IP 核设计一个双口存储器,利用.mif 文件进行初始化,十六个单元的初始化值分别为: 0xf0, 0xf1, 0xf2, 0xf3, 0xf4, 0xf5, 0xf6,0xf7,0xf8,0xf9, 0xfa, 0xfb, 0xfc, 0xfd, 0xfe, 0xff。

此两个物理上完全不同的存储器共用时钟、读写地址和写使能信号,当写使能有效时,在时钟信号的有效沿写入数据;当写使能信号无效时,在时钟信号的有效沿输出数据。适当选择时钟信号和写使能信号,以能够分别对此两个存储器进行读写。

1.2 实验工具

软件环境:

设计、编译、仿真: Quartus Prime Version 17.1.0 Build 590 10/25/2017 SJ Lite Edition

DE10_Standard_SystemBuilder

硬件环境: DE-10 Standard 开发平台

FPGA 芯片: Cyclone V 5CSXFC6D6F31C6

二、实验过程

2.1 RAM1

2.1.1 模型概述

该存储器拥有 16*8 大小的内存,可进行读写操作. 当写使能信号有效时,在时钟信号的上升沿写入数据; 当写使能信号无效时,在时钟信号的上升沿输出数据. 输出端有输出缓存. 时钟信号采用 1Hz 分频器的输出信号.

2.1.2 数字抽象

1) 输入:

时钟信号 clk: 与时钟信号连接.

写使能信号 we: 控制存储器进行读/写操作.

读地址[3:0]inaddr: 进行读操作时要输出的数据的地址. 写地址[3:0]outaddr: 进行写操作时要写入的数据的地址.

数据输入[7:0]din: 8 位二进制码的输入.

Ⅲ) 输出:

数据输出[7:0]dout: 8 位二进制码的输出

下表\图给出了以上输入输出信号在 DE10 平台对应的信号:

	信号名称	DE-10 平台信号
	clk	LEDR[9] ^①
	we	KEY[0]
输入	[3:0]inaddr	SW[9:6]
	[3:0]outaddr	SW[5:2]
	[7:0]din	SW[1:0] ²
输出	[7:0]dout	[7:0]dout0 [®]

①:LEDR[9]为分频器产生的 1Hz 时钟信号输出

表 2-1-1:RAM1 输入输出信号与 DE10 平台信号对应关系

2.1.3 建立模型

实现思路: 参照 exp07.pdf 中的表 7-2 中的部分 Verilog 代码和 exp07.pdf 中的 7.2.2 节给出的使用外部文件给存储器初始化的介绍,RAM1 的实现如下:

```
module RAM1(clk, we, inaddr, outaddr, din, dout);
```

- input clk;
- input we;
- input [3:0]inaddr, outaddr;
- 5 input [7:0]din;

②:由于 FPGA 开发板的输入端数量有限,写入数据宽度约束为 2 位数据.

^③:dout0 在项层文件中为 wire[7:0]型变量,用以接收存储器的数据输出,并连接至七段数码管以在开发板上显示结果.

```
output reg [7:0]dout;
       reg [7:0] ram [15:0];
       reg [3:0] out;
       initial begin
           $readmemh(".\\init\\mem1.txt", ram, 0, 15);
           out = 0;
       end
15
        always @(posedge clk) begin
           if(we)
17
              ram[inaddr] <= din;</pre>
           out <= ram[outaddr];</pre>
           dout <= out; //输出缓存
20
        end
    endmodule
```

2.2 RAM2

2.2.1 模型概述

通过 IP 核设计一个双口存储器. 用.mif 文件进行初始化.

2.2.2 数字抽象

由 IP 核得到的双口存储器的数据输入输出如下所示:

```
RAM2 r2(
.clock(LEDR[9]),
.data(SW[1:0]),
.rdaddress(SW[5:2]),
.wraddress(SW[9:6]),
.wren(KEY[0]),
.q(dout1) //
.;
```

①:dout1 在项层文件中为 wire[7:0]型变量,用以接收存储器的数据输出,并连接至七段数管解码器以在开发板上显示结果.

①:LEDR[9]为分频器产生的 1Hz 时钟信号输出

2.2.3 建立模型

参照 exp07-7.3.1 节内容生成所需的 RAM, RAM2 的实现步骤如下:




图 2-2-1: 选择目标文件名




图 2-2-2: 选择 RAM 格式




图 2-2-3: 选择 RAM 规模




图 2-2-4: 时钟信号配置




图 2-2-5: 输出缓存选择




图 2-2-6: 读写冲突解决

采用.mif 文件来对该存储器进行初始化.




图 2-2-6: 初始化文件大小选择




图 2-2-7: 编辑初始化文件




图 2-2-8: 初始化文件选择

2.3 分析/综合

分析/综合实验成功,如下图所示:





图 2-3-1: 分析/综合成功







图 2-3-2:RTL 视图

2.4 分配引脚

引脚分配使用 DE10 Standard SystemBuilder 生成。



Output	PIN_W19	4A	B4A_N0	3.3-V LVTTL	16mAault)	1 (default)								
Output	PIN_Y19	4A	B4A_NO	3.3-V LVTTL	16mAault)	1 (default)								
Output	PIN_AH22	4A	B4A_NO	3.3-V LVTTL	16mAault)	1 (default)								
Output	PIN_AF23	4A	B4A_NO	3.3-V LVTTL	16mAault)	1 (default)								
Output	PIN_AG23	4A	B4A_NO	3.3-V LVTTL	16mAault)	1 (default)								
Output	PIN_AE23	4A	B4A_NO	3.3-V LVTTL	16mAault)	1 (default)								
Output	PIN_AE22	4A	B4A_NO	3.3-V LVTTL	16mAault)	1 (default)								
Output	PIN_AG22	4A	B4A_NO	3.3-V LVTTL	16mAault)	1 (default)								
Output	PIN_AD21	4A	B4A_N0	3.3-V LVTTL	16mAault)	1 (default)								
Output	PIN_AB21	4A	B4A_NO	3.3-V LVTTL	16mAault)	1 (default)								
Output	PIN_AF19	4A	B4A_NO	3.3-V LVTTL	16mAault)	1 (default)								
Output	PIN_AE19	4A	B4A_NO	3.3-V LVTTL	16mAault)	1 (default)								
Output	PIN_AG20	4A	B4A_NO	3.3-V LVTTL	16mAault)	1 (default)								
Output	PIN_AF20	4A	B4A_NO	3.3-V LVTTL	16mAault)	1 (default)								
Output	PIN_AG21	4A	B4A_N0	3.3-V LVTTL	16mAault)	1 (default)								
Output	PIN_AF21	4A	B4A_NO	3.3-V LVTTL	16mAault)	1 (default)								
Input	PIN_AA15	3B	B3B_N0	3.3-V LVTTL	16mAault)									
Input	PIN_AA14	3B	B3B_N0	3.3-V LVTTL	16mAault)									
Input	PIN_AK4	3B	B3B_N0	3.3-V LVTTL	16mAault)									
Input	PIN_AJ4	3B	B3B_N0	3.3-V LVTTL	16mAault)									
Output	PIN_AC22	4A	B4A_NO	3.3-V LVTTL	16mAault)	1 (default)								
Output	PIN_AB22	5A	B5A_N0	3.3-V LVTTL	16mAault)	1 (default)								
Output	PIN_AF24	4A	B4A_NO	3.3-V LVTTL	16mAault)	1 (default)								
Output	PIN_AE24	4A	B4A_NO	3.3-V LVTTL	16mAault)	1 (default)								
Output	PIN_AF25	4A	B4A_N0	3.3-V LVTTL	16mAault)	1 (default)								
Output	PIN_AG25	4A	B4A_NO	3.3-V LVTTL	16mAault)	1 (default)								
Output	PIN_AD24	4A	B4A_NO	3.3-V LVTTL	16mAault)	1 (default)								
Output	PIN AC23	4A	B4A NO	3.3-V LVTTL	16mAault)	1 (default)								
Output	PIN AB23	5A	B5A NO	3.3-V LVTTL	16mAault)	1 (default)								
Output	PIN AA24	5A	B5A NO	3.3-V LVTTL	16mAault)	1 (default)								
Input		5B	B5B NO	2.5 V	12mAault)									
Input			B5B NO	2.5 V	12mAault)									
Input	PIN AC28	5B	B5B NO	2.5 V	12mAault)									
				2.5 V										
Input	PIN W25	5B	B5B NO	2.5 V	12mAault)									
		5B		2.5 V	12mAault)									
	Output Input I	Output PIN, 170 Output PIN, AF2 Input PIN, AF3 Input PIN, AF3	Output PIN, 179 4A Output PIN, 1872 4A Output PIN, 1872 4A Output PIN, 1872 4A Output PIN, 1873 4A Output PIN, 1874 4A Output PIN, 1875 4A Output PIN, 1874 4A Output	Output PIN, Y19 AA B4A, NO Output PIN, AF223 AA B4A, NO Output PIN, AF233 AA B4A, NO Output PIN, AF233 AA B4A, NO Output PIN, AF223 AA B4A, NO Output PIN, AF224 AA B4A, NO Output PIN, AF242 AA B4A, NO Output PIN, AF274 AA B4A, NO Output PIN, AF279 AA B4A, NO Output PIN, AF279 AA B4A, NO Output PIN, AF279 AA B4A, NO Output PIN, AF271 AA B4B, NO Output PIN, AF271 A	Output PIN, Y19 4A BAA,NO 3.3-VLVTIL Output PIN, A1222 4A BAA,NO 3.3-VLVTIL Output PIN, A623 4A BAA,NO 3.3-VLVTIL Output PIN, A623 4A BAA,NO 3.3-VLVTIL Output PIN, A6223 4A BAA,NO 3.3-VLVTIL Output PIN, A6222 4A BAA,NO 3.3-VLVTIL Output PIN, A6221 4A BAA,NO 3.3-VLVTIL Output PIN, A6219 4A BAA,NO 3.3-VLVTIL Output PIN, A6210 4A BAA,NO 3.3-VLVTIL Output PIN, A620 4A BAA,NO 3.3-VLVTIL Output PIN, A622 4A BAA,NO 3.3-VLVTIL Output PIN, A	OUIDIDI PIN, Y19 AA B4A, NO 3.3-V LVTTL 16mA_audit OUIDIDI PIN, A122 AA B4A, NO 3.3-V LVTTL 16mA_audit OUIDIDI PIN, A623 AA B4A, NO 3.3-V LVTTL 16mA_audit OUIDIDI PIN, A623 AA B4A, NO 3.3-V LVTTL 16mA_audit OUIDIDI PIN, A622 AA B4A, NO 3.3-V LVTTL 16mA_audit OUIDIDI PIN, A622 AA B4A, NO 3.3-V LVTTL 16mA_audit OUIDIDI PIN, A622 AA B4A, NO 3.3-V LVTTL 16mA_audit OUIDIDI PIN, A622 AA B4A, NO 3.3-V LVTTL 16mA_audit OUIDIDI PIN, A622 AA B4A, NO 3.3-V LVTTL 16mA_audit OUIDIDI PIN, A629 AA B4A, NO 3.3-V LVTTL 16mA_audit OUIDIDI PIN, A620 AA B4A, NO 3.3-V LVTTL 16mA_audit OUIDIDI PIN, A622 AA B4A, NO 3.3-V LVTTL	Output PIN, Y19 AA B4A, NO 3.3 v LVTTL 1 f6mA_ault) 1 (default) Output PIN, AF22 AA B4A, NO 3.3 v LVTTL 1 f6mA_ault) 1 (default) Output PIN, AG23 AA B4A, NO 3.3 v LVTTL 1 f6mA_ault) 1 (default) Output PIN, AG23 AA B4A, NO 3.3 v LVTTL 1 f6mA_ault) 1 (default) Output PIN, AE22 AA B4A, NO 3.3 v LVTTL 1 f6mA_ault) 1 (default) Output PIN, AG22 AA B4A, NO 3.3 v LVTTL 1 f6mA_ault) 1 (default) Output PIN, AG22 AA B4A, NO 3.3 v LVTTL 1 f6mA_ault) 1 (default) Output PIN, AG20 AA B4A, NO 3.3 v LVTTL 1 f6mA_ault) 1 (default) Output PIN, AG20 AA B4A, NO 3.3 v LVTTL 1 f6mA_ault) 1 (default) Output PIN, AG20 AA B4A, NO 3.3 v LVTTL 1 f6mA_ault) 1 (default)	Output PIN, 719 4A BAA, NO 3.3-V.LVTIL 16mA_auit) 1 (default) Output PIN, AF22 AA BAA, NO 3.3-V.LVTIL 16mA_auit) 1 (default) Output PIN, AG23 AA BAA, NO 3.3-V.LVTIL 16mA_auit) 1 (default) Output PIN, AG23 AA BAA, NO 3.3-V.LVTIL 16mA_auit) 1 (default) Output PIN, AG22 AA BAA, NO 3.3-V.LVTIL 16mA_auit) 1 (default) Output PIN, AG22 AA BAA, NO 3.3-V.LVTIL 16mA_auit) 1 (default) Output PIN, AG22 AA BAA, NO 3.3-V.LVTIL 16mA_auit) 1 (default) Output PIN, AG22 AA BAA, NO 3.3-V.LVTIL 16mA_auit) 1 (default) Output PIN, AG20 AA BAA, NO 3.3-V.LVTIL 1 f6mA_auit) 1 (default) Output PIN, AG20 AA BAA, NO 3.3-V.LVTIL 1 f6mA_auit) 1 (default) Output <td>Output PIN_719 AA BBA_NO 33-V LVTTL TenmA_mouth 10th (edult) Output PIN_AF22 AA BBA_NO 33-V LVTTL 16mA_mouth 1(edealth) Output PIN_AF23 AA BBA_NO 33-V LVTTL 16mA_mouth 1(edealth) Output PIN_AF23 AA BBA_NO 33-V LVTTL 16mA_mouth 1(edealth) Output PIN_AF22 AA BBA_NO 33-V LVTTL 16mA_mouth 1(edealth) Output PIN_AF22 AA BBA_NO 33-V LVTTL 16mA_mouth 1(edealth) Output PIN_AF22 AA BBA_NO 33-V LVTTL 16mA_mouth 1(edealth) Output PIN_AF39 AA BBA_NO 33-V LVTTL 16mA_mouth 1(edealth) Output PIN_AF39 AA BBA_NO 33-V LVTTL 16mA_mouth 1(edealth) Output PIN_AF20 AA BBA_NO 33-V LVTTL 16mA_mouth 1(edealth) Output PIN_AF21 A</td> <td>Output PIN, 719 4A BAA, NO 3.3-V LVTTL 16mAauld 10 cleanul Output PIN, AF22 4A BAA, NO 3.3-V LVTTL 16mAauld 10 cleanul Output PIN, AF23 4A BAA, NO 3.3-V LVTTL 16mAauld 10 cleanul Output PIN, AF23 4A BAA, NO 3.3-V LVTTL 16mAauld 1 cleanul Output PIN, AF22 4A BAA, NO 3.3-V LVTTL 16mAauld 1 cleanul Output PIN, AF22 4A BAA, NO 3.3-V LVTTL 16mAauld 1 cleanul Output PIN, AF29 4A BAA, NO 3.3-V LVTTL 16mAauld 1 cleanul Output PIN, AF29 4A BAA, NO 3.3-V LVTTL 16mAauld 1 cleanul Output PIN, AF29 4A BAA, NO 3.3-V LVTTL 16mAauld 1 cleanul Output PIN, AF29 4A BAA, NO 3.3-V LVTTL 16mAauld 1 cleanul Output <</td> <td>Output PIN, Y19 AA B4A, NO 3.3-V LVTTL 16mA_autit 16ehautit Output PIN, A722 AA B4A, NO 3.3-V LVTTL 16mA_autit 16ehautit Output PIN, A623 AA B4A, NO 3.3-V LVTTL 16mA_autit 16ehautit Output PIN, A623 AA B4A, NO 3.3-V LVTTL 16mA_autit 16ehautit Output PIN, A622 AA B4A, NO 3.3-V LVTTL 16mA_autit 16ehautit Output PIN, A622 AA B4A, NO 3.3-V LVTTL 16mA_autit 16ehautit Output PIN, A622 AA B4A, NO 3.3-V LVTTL 16mA_autit 16ehautit Output PIN, A629 AA B4A, NO 3.3-V LVTTL 16mA_autit 16ehautit Output PIN, A629 AA B4A, NO 3.3-V LVTTL 16mA_autit 16ehautit Output PIN, A620 AA B4A, NO 3.3-V LVTTL 16mA_autit 16ehautit Output PIN, A622<</td> <td>Output PN, Y19 AA BAA, NO 3.3-V LVTTL 16mA_audit 1 (ofeatuit) Output PN, AF22 AA BAA, NO 3.3-V LVTTL 1 fmA_audit 1 (ofeatuit) Output PN, AF23 AA BAA, NO 3.3-V LVTTL 1 fmA_audit 1 (ofeatuit) Output PN, AE22 AA BAA, NO 3.3-V LVTTL 1 fmA_audit 1 (ofeatuit) Output PN, AE22 AA BAA, NO 3.3-V LVTTL 1 fmA_audit 1 (ofeatuit) Output PN, AE22 AA BAA, NO 3.3-V LVTTL 1 fmA_audit 1 (ofeatuit) Output PN, AE22 AA BAA, NO 3.3-V LVTTL 1 fmA_audit 1 (ofeatuit) Output PN, AE20 AA BAA, NO 3.3-V LVTTL 1 fmA_audit 1 (ofeatuit) Output PN, AE20 AA BAA, NO 3.3-V LVTTL 1 fmA_audit 1 (ofeatuit) Output PN, AE20 AA BAA, NO 3.3-V LVTTL 1 fmA_audit 1 (ofeatuit) Outpu</td> <td>Output PN, Y19 AA BAA, NO 3.3-V LVTIL 16mA_audit 16de-fault Output PN, AF22 AA BAA, NO 3.3-V LVTIL 16mA_audit 16de-fault Output PN, AF23 AA BAA, NO 3.3-V LVTIL 16mA_audit 16de-fault Output PN, AF23 AA BAA, NO 3.3-V LVTIL 16mA_audit 16de-fault Output PN, AF22 AA BAA, NO 3.3-V LVTIL 16mA_audit 16de-fault Output PN, AF22 AA BAA, NO 3.3-V LVTIL 16mA_audit 16de-fault Output PN, AF20 AA BAA, NO 3.3-V LVTIL 16mA_audit 16de-fault Output PN, AF20 AA BAA, NO 3.3-V LVTIL 16mA_audit 16de-fault Output PN, AF20 AA BAA, NO 3.3-V LVTIL 16mA_audit 16de-fault Output PN, AF21 AA BAA, NO 3.3-V LVTIL 16mA_audit 16de-fault Output PN, AF22<!--</td--><td>Output PIN_719 AA BAA_NO 33-V LVTIL TenA_audit 10fedault Output PIN_AF23 AA BAA_NO 3.3-V LVTIL 16mA_audit 10fedault Output PIN_AF22 AA BAA_NO 3.3-V LVTIL 16mA_audit 10fedault Output PIN_AF22 AA BAA_NO 3.3-V LVTIL 16mA_audit 10fedault Output PIN_AF39 AA BAA_NO 3.3-V LVTIL 16mA_audit 16deault Output PIN_AF39 AA BAA_NO 3.3-V LVTIL 16mA_audit 16deault Output PIN_AF20 AA BAA_NO 3.3-V LVTIL 16mA_audit 16deault Output PIN_AF21 AA</td></td>	Output PIN_719 AA BBA_NO 33-V LVTTL TenmA_mouth 10th (edult) Output PIN_AF22 AA BBA_NO 33-V LVTTL 16mA_mouth 1(edealth) Output PIN_AF23 AA BBA_NO 33-V LVTTL 16mA_mouth 1(edealth) Output PIN_AF23 AA BBA_NO 33-V LVTTL 16mA_mouth 1(edealth) Output PIN_AF22 AA BBA_NO 33-V LVTTL 16mA_mouth 1(edealth) Output PIN_AF22 AA BBA_NO 33-V LVTTL 16mA_mouth 1(edealth) Output PIN_AF22 AA BBA_NO 33-V LVTTL 16mA_mouth 1(edealth) Output PIN_AF39 AA BBA_NO 33-V LVTTL 16mA_mouth 1(edealth) Output PIN_AF39 AA BBA_NO 33-V LVTTL 16mA_mouth 1(edealth) Output PIN_AF20 AA BBA_NO 33-V LVTTL 16mA_mouth 1(edealth) Output PIN_AF21 A	Output PIN, 719 4A BAA, NO 3.3-V LVTTL 16mAauld 10 cleanul Output PIN, AF22 4A BAA, NO 3.3-V LVTTL 16mAauld 10 cleanul Output PIN, AF23 4A BAA, NO 3.3-V LVTTL 16mAauld 10 cleanul Output PIN, AF23 4A BAA, NO 3.3-V LVTTL 16mAauld 1 cleanul Output PIN, AF22 4A BAA, NO 3.3-V LVTTL 16mAauld 1 cleanul Output PIN, AF22 4A BAA, NO 3.3-V LVTTL 16mAauld 1 cleanul Output PIN, AF29 4A BAA, NO 3.3-V LVTTL 16mAauld 1 cleanul Output PIN, AF29 4A BAA, NO 3.3-V LVTTL 16mAauld 1 cleanul Output PIN, AF29 4A BAA, NO 3.3-V LVTTL 16mAauld 1 cleanul Output PIN, AF29 4A BAA, NO 3.3-V LVTTL 16mAauld 1 cleanul Output <	Output PIN, Y19 AA B4A, NO 3.3-V LVTTL 16mA_autit 16ehautit Output PIN, A722 AA B4A, NO 3.3-V LVTTL 16mA_autit 16ehautit Output PIN, A623 AA B4A, NO 3.3-V LVTTL 16mA_autit 16ehautit Output PIN, A623 AA B4A, NO 3.3-V LVTTL 16mA_autit 16ehautit Output PIN, A622 AA B4A, NO 3.3-V LVTTL 16mA_autit 16ehautit Output PIN, A622 AA B4A, NO 3.3-V LVTTL 16mA_autit 16ehautit Output PIN, A622 AA B4A, NO 3.3-V LVTTL 16mA_autit 16ehautit Output PIN, A629 AA B4A, NO 3.3-V LVTTL 16mA_autit 16ehautit Output PIN, A629 AA B4A, NO 3.3-V LVTTL 16mA_autit 16ehautit Output PIN, A620 AA B4A, NO 3.3-V LVTTL 16mA_autit 16ehautit Output PIN, A622<	Output PN, Y19 AA BAA, NO 3.3-V LVTTL 16mA_audit 1 (ofeatuit) Output PN, AF22 AA BAA, NO 3.3-V LVTTL 1 fmA_audit 1 (ofeatuit) Output PN, AF23 AA BAA, NO 3.3-V LVTTL 1 fmA_audit 1 (ofeatuit) Output PN, AE22 AA BAA, NO 3.3-V LVTTL 1 fmA_audit 1 (ofeatuit) Output PN, AE22 AA BAA, NO 3.3-V LVTTL 1 fmA_audit 1 (ofeatuit) Output PN, AE22 AA BAA, NO 3.3-V LVTTL 1 fmA_audit 1 (ofeatuit) Output PN, AE22 AA BAA, NO 3.3-V LVTTL 1 fmA_audit 1 (ofeatuit) Output PN, AE20 AA BAA, NO 3.3-V LVTTL 1 fmA_audit 1 (ofeatuit) Output PN, AE20 AA BAA, NO 3.3-V LVTTL 1 fmA_audit 1 (ofeatuit) Output PN, AE20 AA BAA, NO 3.3-V LVTTL 1 fmA_audit 1 (ofeatuit) Outpu	Output PN, Y19 AA BAA, NO 3.3-V LVTIL 16mA_audit 16de-fault Output PN, AF22 AA BAA, NO 3.3-V LVTIL 16mA_audit 16de-fault Output PN, AF23 AA BAA, NO 3.3-V LVTIL 16mA_audit 16de-fault Output PN, AF23 AA BAA, NO 3.3-V LVTIL 16mA_audit 16de-fault Output PN, AF22 AA BAA, NO 3.3-V LVTIL 16mA_audit 16de-fault Output PN, AF22 AA BAA, NO 3.3-V LVTIL 16mA_audit 16de-fault Output PN, AF20 AA BAA, NO 3.3-V LVTIL 16mA_audit 16de-fault Output PN, AF20 AA BAA, NO 3.3-V LVTIL 16mA_audit 16de-fault Output PN, AF20 AA BAA, NO 3.3-V LVTIL 16mA_audit 16de-fault Output PN, AF21 AA BAA, NO 3.3-V LVTIL 16mA_audit 16de-fault Output PN, AF22 </td <td>Output PIN_719 AA BAA_NO 33-V LVTIL TenA_audit 10fedault Output PIN_AF23 AA BAA_NO 3.3-V LVTIL 16mA_audit 10fedault Output PIN_AF22 AA BAA_NO 3.3-V LVTIL 16mA_audit 10fedault Output PIN_AF22 AA BAA_NO 3.3-V LVTIL 16mA_audit 10fedault Output PIN_AF39 AA BAA_NO 3.3-V LVTIL 16mA_audit 16deault Output PIN_AF39 AA BAA_NO 3.3-V LVTIL 16mA_audit 16deault Output PIN_AF20 AA BAA_NO 3.3-V LVTIL 16mA_audit 16deault Output PIN_AF21 AA</td>	Output PIN_719 AA BAA_NO 33-V LVTIL TenA_audit 10fedault Output PIN_AF23 AA BAA_NO 3.3-V LVTIL 16mA_audit 10fedault Output PIN_AF22 AA BAA_NO 3.3-V LVTIL 16mA_audit 10fedault Output PIN_AF22 AA BAA_NO 3.3-V LVTIL 16mA_audit 10fedault Output PIN_AF39 AA BAA_NO 3.3-V LVTIL 16mA_audit 16deault Output PIN_AF39 AA BAA_NO 3.3-V LVTIL 16mA_audit 16deault Output PIN_AF20 AA BAA_NO 3.3-V LVTIL 16mA_audit 16deault Output PIN_AF21 AA

图 2-5 脚分配图

2.5 全编译




图 2-6 全编译成功

三、实验总结

本次实验主要学习实践了存储器的设计、应用.还学习了不同的初始化方式——代码内初始化、外部 txt 文件初始化和.mif 文件初始化. 通过对 always 语句和 if 语句的组合可以设计出不同读写模式的存储器.

本次实验还学习实践了使用 IP 核设计双口存储器,相比使用 Verlilog 语言来实现,该方法更加快捷、便利.

四、附

4.1 关于思考题

如果将表 7 2 中存储器实现部分改为

```
always @(posedge clk)
if (we)
ram[inaddr] <= din;
else
dout <= ram[outaddr];
该存储器的行为是否会发生变化?
```

答:

该存储器的行为会发生改变.

修改部分对应 exp07.pdf 表 7-2 中的部分 Verilog 代码为:

```
15  always @(posedge clk)
16  if (we)
17    ram[inaddr] <= din;
18
19  assign dout = ram[outaddr];</pre>
```

实现的功能为,若写使能(we)有效(值为 1),在时钟上升沿将 din 写入存储器的写地址(inaddr)对应内存单元中. dout 的值在时钟的任何时刻都是读地址(outaddr)对应内存单元中的值.

修改后的代码实现的功能是:写使能有效时在时钟上升沿将 din 写入存储器的 inaddr 对应的地址,这一点和修改前一致,但 dout 的值在写使能无效且时钟上升沿到来时才改变为 outaddr 对应存储器地址中的值,这是和原来代码实现功能的不同之处.

4.2 关于存储器实例分析

exp07.pdf-7.2.1 节中表 7-3 给出的存储器实例对应的 RTL 图如下:




图 4-2-1 实例分析-RTL 视图

通过分析 xp07.pdf-表 7-3 中的 dout0, dout1, dout2 的赋值方式和 RTL 视图中对 dout0, dout1, dout2 输出的处理可以发现,dout0 输出只有在写使能无效且时钟上升沿到来时才会改变为读地址输入(outaddr)对应内存地址中的数据;dout1输出只有在写使能无效且时钟下降沿到来时才会改变为读地址输入(outaddr)对应内存地址中的数据;dout2 的赋值方式为阻塞式赋值,其变化与时钟变化无关,能直接得到读地址输入(outaddr)对应内存地址中的数据. 数据的输入则是在写使能信号有效且时钟上升沿到来时才会

该实例通过引脚约束后再开发板上验证得到的输入/输出时序与上面所述相同.

4.3 1Hz 分频器的 Verilog 实现

参照 exp05.pdf 表 5-2 秒时钟生成代码,本实验所用到的 1Hz 分频器的实现如下:

```
module clock_1(clk_50M, clk_o);
input clk_50M;
output reg clk_o;
integer cnt;
```

4.4 七段数码管编码器的 Verilog 实现

```
module hex15(x, y);
       input [3:0]x;
       output reg [6:0]y;
       always @(*) begin
          case(x)
              4'b0000:y = 7'b1000000;
              4'b0001:y = 7'b1111001;
              4'b0010:y = 7'b0100100;
              4'b0011:y = 7'b0110000;
10
              4'b0100:y = 7'b0011001;
              4'b0101:y = 7'b0010010;
              4'b0110:y = 7'b0000010;
13
              4'b0111:y = 7'b11111000;
              4'b1000:y = 7'b0000000;
15
              4'b1001:y = 7'b0010000;
              4'b1010:y = 7'b0001000;
17
              4'b1011:y = 7'b0000011;
19
              4'b1100:y = 7'b1000110;
20
              4'b1101:y = 7'b0100001;
21
              4'b1110:y = 7'b0000110;
              4'b1111:y = 7'b0001110;
23
              default: y = 7'b1111111;
          endcase
       end
```