数字电路与数字系统实验

EX08:状态机及键盘输入

191220029 傅小龙 周一 5-6 节班 1830970417@qq.com 2020 年 11 月 16 日

目录

_	实验内容	. 0
-,		
	1.1 实验要求	•3
	1.2 实验工具	
	实验过程	•3
_ `		
	2.1 模型概述	•3
	2.2 数字抽象	• 1
	275 4 4774	
	2.3 建立模型	•6
	2.4 分析/综合	G
	2.5 分配引脚	•7
	2.6 全编译	0
Ξ、	实验总结	•9
四、	附	•9
	4.1 七段数码管编码器的 Verilog 实现	9
	10 1 1/C 2/C 4 D 3/M 4 DD 24 1 01 1 1 02 1 1 02 1	J

一、实验内容

1.1 实验要求

自行设计状态机,实现单个按键的 ASCII 码显示。

七段数码管低两位显示当前按键的键码,中间两位显示对应的 ASCII 码(转换可以考虑自行设计一个 ROM 并初始化)。只需完成字符和数字键的输入,不需要实现组合键和小键盘。当按键松开时,七段数码管的低四位全灭。

七段数码管的高两位显示按键的总次数。按住不放只算一次按键。只考虑顺序按下和放开的情况,不考虑同时按多个键的情况。

支持 Shift, CTRL 等组合键,在 LED 上显示组合键是否按下的状态指示; 支持 Shift 键与字母/数字键同时按下,相互不冲突; 支持输入大写字符,显示对应的 ASCII 码;

1.2 实验工具

软件环境:

设计、编译、仿真: Quartus Prime Version 17.1.0 Build 590 10/25/2017 SJ Lite Edition

DE10_Standard SystemBuilder

硬件环境: DE-10 Standard 开发平台

FPGA 芯片: Cyclone V 5CSXFC6D6F31C6

二、实验过程

2.1 模型概述

在 exp08.pdf 表 8 4: 键盘控制器给出的 Verilog 代码的基础上实现对键盘输出的键码及其对应的 ASCII 码的显示,以及能够对按键次数进行统计.

2.2 数字抽象

I) 输入:

数据输入[7:0]datain: 键码输入.

状态输入 shift_state: shift 按键状态. 状态输入 caps_state: capslock 按键状态.

状态输入 ctrl state: ctrl 按键状态.

Ⅲ) 输出:

数据输出[7:0]dataout: ASCII 码输出.

下表\图给出了以上输入输出信号在 DE10 平台对应的信号:

	信号名称	DE-10 平台信号
输 入	[7:0]datain	[7:0]temp
	shift_state	shift_state
	caps_state	caps_state
	ctrl_state	ctrl_state
输出	[7:0]dataout	[7:0]ascii

^{*:} 关于表项中的 DE-10 平台信号的含义详见 2.3 节中的相关内容.

表 2-1:键盘码转 ASCII 码输入输出信号与 DE10 平台信号对应关系

2.3 建立模型

kbdecoder 模块中,相应键码的 ASCII 码用类似 ROM 的形式存放,与键码是一一对应关系. 再根据 shift, capslock 键的状态对 ASCII 码的输出进行赋值. 下面是 kbdecoder 模块的相关代码:

```
module kbdecoder(datain, dataout, shift_state, caps_state, ctrl_state);

input [7:0]datain;

input shift_state; //shift 键是否被按下

input caps_state; //caps 键是否被按下

input ctrl_state; //ctrl 键是否被按下

output reg [7:0]dataout;

reg [7:0] asc [255:0];

reg [7:0] ascii_shift [255:0];

reg [7:0] ascii_caps [255:0];

reg [7:0] temp;

initial
```

```
15
    begin
        $readmemh(".\\init\\ascii init.txt", asc, 0, 255);
        $readmemh(".\\init\\ascii init shift.txt", ascii shift,
17
     0, 255);
        $readmemh(".\\init\\ascii init caps.txt", ascii caps, 0,
19
     255);
21
22
     end
23
24
     always @(*)
    begin
        if(shift state && !caps state) begin
26
            dataout <= ascii shift[datain];</pre>
        end
29
        else if(caps state && !shift state) begin
            dataout <= ascii caps[datain];</pre>
31
        end
32
        else dataout <= asc[datain];</pre>
     end
33
34
     endmodule
   初始化文件详见项目文件夹的 init/文件夹中的.txt 文件.
   对于 shift, capslock 按键的状态设计和 next data n 信号的设置在顶层文件中
给出如下实现:
    always@(posedge CLOCK 50) begin
        if(ready == 1 && next data n == 1)begin
           temp <= keycode;</pre>
           next data n <= 0;</pre>
           if(keycode == 8'hf0) begin//realse
               release flag <= 1;</pre>
               cnt <= cnt + 1;</pre>
           end
           else if(keycode == 8'h12 || keycode == 8'h59)
    begin//shift
11
               if(release flag) begin
                  shift_state <= 0;</pre>
                  e out <= 0;
13
                  release flag <= 0;</pre>
               end
               else begin
17
                  shift state <= 1;</pre>
                  e out <= 1;
               end
           end
```

```
else if(keycode == 8'h14) begin //ctrl
21
                if(release flag) begin
22
                   ctrl state <= 0;
23
                   e out <= 0;
                   release flag <= 0;</pre>
25
                end
                else begin
27
                   ctrl_state <= 1;
                   e out <= 1;
                end
30
            end
            else begin
32
                if(release flag) begin
                   e out <= 0;
34
                   release flag <= 0;</pre>
35
                   if(keycode == 8'h58) caps state <= ~caps_state;</pre>
37
                   else:
                end
                else e out <= 1;
39
            end
        end
        else begin
            next data n <= 1;</pre>
43
```

需要注意的是 keyboard 模块给出的键盘码输出并不一定是有效的,只有在 ready 和 next_data_n 信号都为 1 时才有效(Line2).获取有效的键码输出后,需要将 next_data_n 信号置 0 以准备接受下一个有效信号.

对于松开按键后 HEX 数码管熄灭的实现:通过 reg 型变量 release_flag 记录是否有 f0 键码输出.在接收到 f0 键码的下一个时钟周期将数码管的使能端输入置 0 (Line 5-8, 33-37).松开按键则计数加 1.关于数码管译码器的设计详见附-4.1.

对于 shift, ctrl 按键状态的设置:若 release_flag 为零,则说明是按键按下,将对应的标志信号置 1,否则置 0 并设置数码管的使能信号为 0(Line 9-31).

对于 caps_lock 按键状态的设置: caps_lock 键按下、松开后 caps_lock 按键的状态改变一次(Line 33-38).

2.4 分析/综合

分析/综合实验成功,如下图所示:




图 2-4-1: 分析/综合成功




图 2-4-2:RTL 视图

2.5 分配引脚

引脚分配使用 DE10_Standard_SystemBuilder 生成。

Top View - Wire Bond Cyclone V - 5CSXFC6D6F31C6




图 2-5 引脚分配图

2.6 全编译




图 2-6 全编译成功

三、实验总结

本次实验主要学习实践了状态机的设计、应用. 还学习了 PS2 键盘的工作方式并在以键盘码接收模块的基础上设计了将键盘码转为 ascii 码、按键次数的状态机进行了设计.需要注意的是只有正确理解并运用数据的输入输出指示信号的时序逻辑关系才能使设计的状态机正确工作.

四、附

4.1 七段数码管编码器的 Verilog 实现

```
module hex15(x, y, en);
input [3:0]x;

output reg [6:0]y;
input en;

always @(*) begin
if(!en) y = 7'b11111111;
else case(x)
```

```
4'b0000:y = 7'b1000000;
              4'b0001:y = 7'b1111001;
10
              4'b0010:y = 7'b0100100;
              4'b0011:y = 7'b0110000;
              4'b0100:y = 7'b0011001;
13
              4'b0101:y = 7'b0010010;
              4'b0110:y = 7'b0000010;
15
              4'b0111:y = 7'b11111000;
              4'b1000:y = 7'b0000000;
              4'b1001:y = 7'b0010000;
19
              4'b1010:y = 7'b0001000;
              4'b1011:y = 7'b0000011;
21
              4'b1100:y = 7'b1000110;
              4'b1101:y = 7'b0100001;
              4'b1110:y = 7'b0000110;
24
              4'b1111:y = 7'b0001110;
              default: y = 7'b11111111;
26
           endcase
27
        end
    endmodule
29
```