# 数字电路与数字系统实验

**EX03:加法器与ALU**

191220029 傅小龙

周一5-6节班

[1830970417@qq.com](mailto:1830970417@qq.com)

2020年9月14日

# **目录**

1. [实验内容](#_实验内容)……………………………………………………………………………………3
   1. [实验要求](#_1.1实验要求)………………………………………………………………………………3
   2. [实验工具](#_1.2实验工具)………………………………………………………………………………3
2. [实验过程](#_实验过程)……………………………………………………………………………………4

2.1 [简单加减法运算器](#_2.1 简单加减法运算器)

2.1.1 [模型概述](#_2.1模型概述)………………………………………………………………………4

2.1.2 [数字抽象](#_2.2数字抽象)………………………………………………………………………4

2.1.3 [建立模型](#_2.3建立模型)………………………………………………………………………4

2.1.4 [分析/综合](#_2.4分析/综合)…………………………………………………………………… 5

2.1.5 [仿真测试](#_2.5仿真测试)………………………………………………………………………6

2.1.6 [分配引脚](#_2.6分配引脚)………………………………………………………………………8

2.1.7 [全编译](#_2.7全编译)…………………………………………………………………………9

2.2 [带逻辑运算的简单ALU](#_2.2 带逻辑运算的简单ALU)

2.2.1 [模型概述](#_2.2.1模型概述)………………………………………………………………………9

2.2.2 [数字抽象](#_2.2.2数字抽象)………………………………………………………………………9

2.2.3 [建立模型](#_2.2.3建立模型)………………………………………………………………………10

2.2.4 [分析/综合](#_2.2.4分析/综合)…………………………………………………………………… 12

2.2.5 [仿真测试](#_2.2.5仿真测试)………………………………………………………………………13

2.2.6 [分配引脚](#_2.2.6分配引脚)………………………………………………………………………17

2.2.7 [全编译](#_2.2.7全编译)…………………………………………………………………………18

三、[实验总结](#_实验总结)……………………………………………………………………………………18

四、[附](#_附)……………………………………………………………………………………………18

4.1[实验中遇到的问题及处理办法](#_4.1实验中遇到的问题及处理办法)………………………………………………………18

4.2[关于思考题](#_4.2 关于思考题)……………………………………………………………………………19

#### 实验内容

##### 1.1实验要求

复习全加器的原理，学习简单 ALU 的设计方式.

**I)简单加减法运算器的设计**

根据硬件资源，完成一个进行补码加减运算的 4 位加减运算器，此加减运算器的 核心部件是一个 4 位加法器，能够根据控制端完成加、减运算，并能判断结果是否为 0， 是否溢出，是否有进位等。这里，输入的操作数 A 和 B 都已经是补码。




图1-1：简单加减ALU

**II)带有逻辑运算的简单 ALU**

设计一个能实现如下功能的对4位有符号数操作的ALU

|  |  |  |
| --- | --- | --- |
| 功能选择 | 功能 | 操作 |
| 000  001  010  011  100  101  110  111 | 加法  减法  取反  与  或  异或  比较大小  判断相等 | A+B   1. B   Not A  A and B  A or B  A xor B  If A>B then out = 1; else out = 0;  If A==B then out = 1; else out = 0; |

表1-1：ALU 功能列表

考虑各种运算的进位位 C 和溢出位 overflflow 位的输出。（一般情况下，涉及加减运算的，可以按照加减运算器来考虑进位位和溢出位；涉及逻辑运算的，可以直接设置进位位和溢出位为 “0”。比较大小时需要考虑符号位。）

##### 1.2实验工具

软件环境：

设计、编译、仿真：Quartus Prime Version 17.1.0 Build 590 10/25/2017 SJ Lite Edition

DE10\_Standard\_SystemBuilder

硬件环境： DE-10 Standard开发平台

FPGA芯片： Cyclone V 5CSXFC6D6F31C6

#### 实验过程

##### 2.1 简单加减法运算器

###### 2.1.1模型概述

使用 Verilog HDL 实现一个4位二进制补码的简单加减法运算器.能够输出运算结果和进位、溢出的标志位.

###### 2.1.2数字抽象

1. 输入:

控制信号ctrl： 控制运算器进行加法或减法运算.

数据输入[3:0]A, B： 4位二进制补码操作数的输入.

1. 输出:

数据输出[3:0]C： 输出运算结果.

标志位out\_c： 进位标志.

标志位overflow:溢出标志.

标志位isZero： 零标志.

下表\图给出了以上输入输出信号在DE10平台对应的信号：

|  |  |  |
| --- | --- | --- |
|  | 信号名称 | DE2-70平台信号 |
| 输入 | ctrl | SW[9] |
| [3:0]A | SW[3:0] |
| [3:0]B | SW[7:4] |
| 输出 | [2:0]y | LEDR[3:0] |
| out\_c | LEDR[7] |
| overflow | LEDR[8] |
| isZero | LEDR[9] |

表 2-1-1:简单加减法运算器的输入输出信号与DE10平台信号对应关

###### 2.1.3建立模型

下表给出了8-3优先编码器的输出与输入的关系：

|  |  |  |  |  |  |  |
| --- | --- | --- | --- | --- | --- | --- |
| 输入 | | 输出 | |  |  |  |
| 控制信号ctrl | 数据输入[3:0]A | 数据输入[3:0]B | 输出信号[3:0]C | 标志位out\_c | 标志位overflow | 标志位isZero |
| 0 | A | B | {out\_c, C} = A + B | | (A[3] == B[3]) && (C[3] != A[3]) | ~(|C) |
| 1 | A | B | {out\_c, C} = A + B补 | | (A[3] != B[3]) && (C[3] != A[3]) |

表 2-1-2:简单加减法运算器行为表

**实现思路：**使用if语句，根据控制信号ctrl的值选择要对输入的数进行加法还是减法操作. 加法、减法的具体实现思路见2.2.3中的实现思路的①、②部分.

简单加减法运算器的Verilog HDL实现如下：

module s\_ALU4(ctrl, A, B, C, out\_c, overflow, isZero);

input ctrl;

input [3:0]A;

input [3:0]B;

output reg [3:0]C;

output reg out\_c;

output reg overflow;

output reg isZero;

reg [3:0]B\_com;

always @(\*) begin

isZero = 0;

if(ctrl == 0) //加法

begin

{out\_c, C} = A + B;

overflow = (A[3] == B[3]) && (C[3] != A[3]);

isZero = ~(|C);

end

else begin // 减法

B\_com = ~B + 1;

{out\_c, C} = A + B\_com;

overflow = (A[3] != B[3]) && (C[3] != A[3]);

isZero = ~(|C);

end

end

endmodule

|  |  |
| --- | --- |
| 1 |  |
| 2 |  |
| 3 |  |
| 4 |  |
| 5 |  |
| 6 |  |
| 7 |  |
| 8 |  |
| 9 |  |
| 10 |  |
| 11 |  |
| 12 |  |
| 13 |  |
| 14 |  |
| 15 |  |
| 16 |  |
| 17 |  |
| 18 |  |
| 19 |  |
| 20 |  |
| 21 |  |
| 22 |  |
| 23 |  |
| 24 |  |
| 25 |  |
| 26 |  |

###### 2.1.4分析/综合

分析/综合实验成功，如下图所示：





图2-1-1：分析/综合成功






图 2-1-2:RTL视图

###### 2.1.5仿真测试

由于本模型操作数较多，且位数较多，不便于通过观察波形图来进行枚举测试. 在这里使用task功能进行自动测试.task的代码如下：

|  |  |
| --- | --- |
| 1 | task ALU\_check; |
| 2 | input ctrl; |
| 3 | input [3:0]a, b, c, std\_c; |
| 4 | input CF, std\_CF, OF, std\_OF, ZF, std\_ZF;  begin  $display("ctrl = %b, a = %h, b = %h, c = %h, CF = %b, ZF = %b, OF = %b", ctrl, a, b, c, CF, ZF, OF);  if(c != std\_c)  $display("c is wrong. std\_c = %h", std\_c);  if(CF != std\_CF)  $display("CF is wrong. std\_CF = %b", std\_CF);  if(OF != std\_OF)  $display("OF is wrong. std\_OF = %b", std\_OF);  if(ZF != std\_ZF)  $display("ZF is wrong. std\_ZF = %b", std\_ZF);    end  endtask |
| 5 |  |
| 6 |  |
| 7 |  |
| 8 |  |
| 9 |  |
| 10 |  |
| 11 |  |
| 12 |  |
| 13 |  |
| 14 |  |
| 15 |  |
| 16 |  |
| 17 |  |
| 18 |  |

带有”std\_”前缀的输入值是期望的ALU输出, 若与其对应的实际输出相符则会输出该测试样例和得到的运算结果, 不符则会另外输出错误的项和正确的值.

对本模型的ALU的加法和减法功能给出如下测试样例：

//加法测试：

$display("Plus test:");

SW[9] = 0;

//1+1

SW[3:0] = 1;

SW[7:4] = 1;

#20 ALU\_check(SW[9], SW[3:0], SW[7:4], LEDR[3:0], 2, LEDR[7], 0, LEDR[8], 0, LEDR[9], 0);

//4+5 OF = 1

SW[3:0] = 4;

SW[7:4] = 5;

#20 ALU\_check(SW[9], SW[3:0], SW[7:4], LEDR[3:0], 9, LEDR[7], 0, LEDR[8], 1, LEDR[9], 0);

//1+(-1) ZF = 1; CF = 1

SW[3:0] = 1;

SW[7:4] = 4'b1111;

#20 ALU\_check(SW[9], SW[3:0], SW[7:4], LEDR[3:0], 0, LEDR[7], 1, LEDR[8], 0, LEDR[9], 1);

//减法测试：

$display("Minus test:");

SW[9] = 1;

//4-5

SW[3:0] = 4;

SW[7:4] = 5;

#20 ALU\_check(SW[9], SW[3:0], SW[7:4], LEDR[3:0],

|  |  |
| --- | --- |
| 1 |  |
| 2 |  |
| 3 |  |
| 4 |  |
| 5 |  |
| 6 |  |
| 7 |  |
| 8 |  |
| 9 |  |
| 10 |  |
| 11 |  |
| 12 |  |
| 13 |  |
| 14 |  |
| 15 |  |
| 16 |  |
| 17 |  |
| 18 |  |
| 19 |  |
| 20 |  |
| 21 |  |
| 22 |  |
| 23 |  |
| 24 |  |
| 25 |  |
| 26 |  |
| 27  4'b1111, LEDR[7], 0, LEDR[8], 0, LEDR[9], 0);  //7-6 CF = 1;  SW[3:0] = 7;  SW[7:4] = 6;  #20 ALU\_check(SW[9], SW[3:0], SW[7:4], LEDR[3:0], 1, LEDR[7], 1, LEDR[8], 0, LEDR[9], 0);  //6-(-4) OF = 1;  SW[3:0] = 6;  SW[7:4] = 4'b1100;  #20 ALU\_check(SW[9], SW[3:0], SW[7:4], LEDR[3:0], 10, LEDR[7], 0, LEDR[8], 1, LEDR[9], 0);  // --> end |  |
| 28 |  |
| 29 |  |
| 30 |  |
| 31 |  |
| 32 |  |
| 33 |  |
| 34 |  |
| 35 |  |
| 36 |  |
| 37 |  |
| 38 |  |

以上样例分别对ALU能否得到正确的运算结果，进位位、零指示位和溢出位的正确计算作为考察点. 通过ModelSim得到的仿真结果如下：





图 2-1-3：仿真结果

所有的测试样例均通过.

###### 2.1.6分配引脚

引脚分配使用DE10\_Standard\_SystemBuilder生成。






图2-1-3引脚分配图

###### 2.1.7全编译




图2-1-4全编译成功

##### 2.2 带逻辑运算的简单ALU

###### 2.2.1模型概述

使用 Verilog HDL 实现一个带逻辑运算的简单ALU.能够根据不同的功能选择输入信号，实现对2个4位补码二进制数输入的不同运算.具体的运算操作与功能选择信号的关系在表1-1中已给出.

###### 2.2.2数字抽象

1. 输入:

功能选择信号[2:0]ctrl：控制ALU执行相应的功能.

操作数输入[3:0]A, B： 操作数以4位二进制补码的形式输入.

1. 输出:

输出端[3:0]Y：以4位二进制补码的形式输出运算结果.

标志位CF: 进位标志.

标志位OF: 溢出标志.

下表\图给出了以上输入输出信号在DE10平台对应的信号：

|  |  |  |
| --- | --- | --- |
|  | 信号名称 | DE2-70平台信号 |
| 输入 | [2:0]ctrl | KEY[3:0] |
| [3:0]A | SW[3:0] |
| [3:0]B | SW[7:4] |
| 输出 | [3:0]Y | LEDR[3:0] |
| CF | LEDR[9] |
| OF | LEDR[8] |

表 2-2-1:带逻辑运算的简单ALU的输入输出信号与DE10平台信号对应关系

###### 2.2.3建立模型

下表给出了8-3优先编码器的输出与输入的关系：

|  |  |  |  |  |  |
| --- | --- | --- | --- | --- | --- |
| 输入 | | | 输出 | | |
| 功能选择信号[2:0]ctrl | 操作数[3:0]A | 操作数  [3:0]B | 输出信号  [2:0]Y | 输出指示信号  CF | 输出指示信号  OF |
| 3’b000 | A | B | {CF, Y| = A + B | | OF = (A[3] == B[3]) && (Y[3] != A[3]) |
| 3’b001 | A | B | {CF, Y} = A + B补 | | OF = (A[3] != B[3]) && (Y[3] != A[3]) |
| 3’b010 | A | X | ~A | 0 | 0 |
| 3’b011 | A | B | A & B | 0 | 0 |
| 3’b100 | A | B | A | B | 0 | 0 |
| 3’b101 | A | B | A ^ B | 0 | 0 |
| 3’b110 | A | B | A > B(带符号比较) | 0 | 0 |
| 3’b111 | A | B | A == B | 0 | 0 |

表 2-2-2:带逻辑运算的简单ALU行为表

**实现思路：**使用case语句实现各功能，根据功能选择信号调用对应的块.

①加法：进位信号可以用下面的表达式得到：

1 {CF, Y} = A + B；

该表达式执行后CF得到进位信号，Y为运算结果.对于溢出信号，可以通过检测运算结果和操作数的符号的一致性得到：若两个操作数符号相同但运算结果的符号与之相异，则发生溢出.

②减法：对减数B取其负数的补码与A相加即可得到对应的差.进位信号可由下面的表达式得到：

1 B\_com = ~B + 1;

2 {CF, Y} = A + B\_com;

溢出信号与加法对溢出信号的计算相类似：若上面2式中的A和B\_com符号相同但与运算结果Y符号不同则发生溢出.

③按位取反：Y = ~A;

④逻辑与：Y = A & B;

⑤逻辑或：Y = A | B;

⑥异或：Y = A ^ B;

⑦比较大小：由于需要考虑符号位，故将输入的2个二进制补码操作数转换为整型数比较.比较结果可由如下语句实现：

|  |  |
| --- | --- |
| 1 | integer a; |
| 2 | integer b; |
| 3 | a = -A[3]\*8+A[2]\*4+A[1]\*2+A[0]; |
| 4 | b = -B[3]\*8+B[2]\*4+B[1]\*2+B[0]; |
| 5 | Y = a > b; |

带逻辑运算的简单ALU的Verilog HDL实现如下：

module myALU4\_2(ctrl, A, B, Y, CF, OF);

input [2:0]ctrl;

input [3:0]A;

input [3:0]B;

output reg [3:0]Y;

output reg CF;

output reg OF;

integer a;

integer b;

reg [3:0]B\_com;

always @(\*) begin

CF = 0; OF = 0; Y = 0;

case(ctrl)

0:begin //加法

{CF, Y} = A + B;

OF = (A[3] == B[3]) && (Y[3] != A[3]);

end

1:begin //减法

//Y = 4'b1110;

B\_com = ~B + 1;

{CF, Y} = A + B\_com;

OF = (A[3] != B[3]) && (Y[3] != A[3]);

end

2:begin //取反

Y = ~A;

//Y = 4'b1100;

end

3:begin //与

Y = A & B;

end

|  |  |
| --- | --- |
| 1 |  |
| 2 |  |
| 3 |  |
| 4 |  |
| 5 |  |
| 6 |  |
| 7 |  |
| 8 |  |
| 9 |  |
| 10 |  |
| 11 |  |
| 12 |  |
| 13 |  |
| 14 |  |
| 15 |  |
| 16 |  |
| 17 |  |
| 18 |  |
| 19 |  |
| 20 |  |
| 21 |  |
| 22 |  |
| 23 |  |
| 24 |  |
| 25 |  |
| 26 |  |
| 27 |  |
| 28 |  |
| 29 |  |
| 30 |  |
| 31 |  |
| 32  4:begin //或  Y = A | B;  end  5:begin //异或  Y = A ^ B;  end  6:begin //比较大小  a = -A[3]\*8+A[2]\*4+A[1]\*2+A[0];  b = -B[3]\*8+B[2]\*4+B[1]\*2+B[0];  Y = a > b;  end  7:begin //判断相等  Y = (A == B);  end  endcase  end  endmodule |  |
| 33 |  |
| 34 |  |
| 35 |  |
| 36 |  |
| 37 |  |
| 38 |  |
| 39 |  |
| 40 |  |
| 41 |  |
| 42 |  |
| 43 |  |
| 44 |  |
| 45 |  |
| 46 |  |
| 47 |  |
| 48 |  |

###### 2.2.4分析/综合

分析/综合实验成功，如下图所示：





图2-2-1：分析/综合成功






图 2-2-2:RTL视图

###### 2.2.5仿真测试

类似2.1.5中所述，采用task方式对该模型进行仿真测试. task代码如下：

task ALU\_check;

input [2:0]ctrl;

input [3:0]a, b, c, std\_c; //测试结果和预期结果

input CF, std\_CF, OF, std\_OF;

begin

$display("ctrl = %b, a = %h, b = %h, c = %h, CF = %b, OF = %b", ctrl, a, b, c, CF, OF);

if(c != std\_c)

$display("c is wrong. std\_c = %h", std\_c);

if(CF != std\_CF)

|  |  |
| --- | --- |
| 1 |  |
| 2 |  |
| 3 |  |
| 4 |  |
| 5 |  |
| 6 |  |
| 7 |  |
| 8 |  |
| 9 |  |
| 10 |  |
| 11 |  |
| 12  $display("CF is wrong. std\_CF = %b", std\_CF);  if(OF != std\_OF)  $display("OF is wrong. std\_OF = %b", std\_OF);  end  endtask |  |
| 13 |  |
| 14 |  |
| 15 |  |
| 16 |  |

带有”std\_”前缀的输入值是期望的ALU输出, 若与其对应的实际输出相符则会输出该测试样例和得到的运算结果, 不符则会另外输出错误的项和正确的值.

对本模型的ALU的加法和减法功能给出如下测试样例：

//加法：

$display("Plus test:");

KEY[2:0] = 0;

//1+1

SW[3:0] = 1;

SW[7:4] = 1;

#20 ALU\_check(KEY[2:0], SW[3:0], SW[7:4], LEDR[3:0], 2, LEDR[9], 0, LEDR[8], 0);

//4+5 OF = 1

SW[3:0] = 4;

SW[7:4] = 5;

#20 ALU\_check(KEY[2:0], SW[3:0], SW[7:4], LEDR[3:0], 9, LEDR[9], 0, LEDR[8], 1);

//1+(-1) CF = 1

SW[3:0] = 1;

SW[7:4] = 4'b1111;

#20 ALU\_check(KEY[2:0], SW[3:0], SW[7:4], LEDR[3:0], 0, LEDR[9], 1, LEDR[8], 0);

//减法：

$display("Minus test:");

KEY[2:0] = 1;

//4-5

SW[3:0] = 4;

SW[7:4] = 5;

#20 ALU\_check(KEY[2:0], SW[3:0], SW[7:4], LEDR[3:0], 4'b1111, LEDR[9], 0, LEDR[8], 0);

//7-6 CF = 1;

SW[3:0] = 7;

SW[7:4] = 6;

#20 ALU\_check(KEY[2:0], SW[3:0], SW[7:4], LEDR[3:0], 1, LEDR[9], 1, LEDR[8], 0);

//6-(-4) OF = 1;

SW[3:0] = 6;

SW[7:4] = 4'b1100;

#20 ALU\_check(KEY[2:0], SW[3:0], SW[7:4], LEDR[3:0], 10,

|  |  |
| --- | --- |
| 1 |  |
| 2 |  |
| 3 |  |
| 4 |  |
| 5 |  |
| 6 |  |
| 7 |  |
| 8 |  |
| 9 |  |
| 10 |  |
| 11 |  |
| 12 |  |
| 13 |  |
| 14 |  |
| 15 |  |
| 16 |  |
| 17 |  |
| 18 |  |
| 19 |  |
| 20 |  |
| 21 |  |
| 22 |  |
| 23 |  |
| 24 |  |
| 25 |  |
| 26 |  |
| 27 |  |
| 28 |  |
| 29 |  |
| 30 |  |
| 31 |  |
| 32 |  |
| 33 |  |
| 34 |  |
| 35 |  |
| 36 |  |
| 37  LEDR[9], 0, LEDR[8], 1);  //取反：  $display("Neg test:");  KEY[2:0] = 2;  SW[3:0] = 4'b1010;  #20 ALU\_check(KEY[2:0], SW[3:0], SW[7:4], LEDR[3:0], 4'b0101, LEDR[9], 0, LEDR[8], 0);  //与：  $display("And test:");  KEY[2:0] = 3;  SW[3:0] = 4'b1010;  SW[7:4] = 4'b0110;  #20 ALU\_check(KEY[2:0], SW[3:0], SW[7:4], LEDR[3:0], 4'b0010, LEDR[9], 0, LEDR[8], 0);  //或：  $display("Or test:");  KEY[2:0] = 4;  SW[3:0] = 4'b1010;  SW[7:4] = 4'b1100;  #20 ALU\_check(KEY[2:0], SW[3:0], SW[7:4], LEDR[3:0], 4'b1110, LEDR[9], 0, LEDR[8], 0);  //异或：  $display("Xor test:");  KEY[2:0] = 5;  SW[3:0] = 4'b1010;  SW[7:4] = 4'b1100;  #20 ALU\_check(KEY[2:0], SW[3:0], SW[7:4], LEDR[3:0], 4'b0110, LEDR[9], 0, LEDR[8], 0);  //比较大小：  $display("GreaterThan test:");  KEY[2:0] = 6;  //5 > 1  SW[3:0] = 5;  SW[7:4] = 4;  #20 ALU\_check(KEY[2:0], SW[3:0], SW[7:4], LEDR[3:0], 1, LEDR[9], 0, LEDR[8], 0);  //5 > -2  SW[3:0] = 5;  SW[7:4] = 4'b1110;  #20 ALU\_check(KEY[2:0], SW[3:0], SW[7:4], LEDR[3:0], 1, LEDR[9], 0, LEDR[8], 0);  //1 < 5  SW[3:0] = 1;  SW[7:4] = 5; |  |
| 38 |  |
| 39 |  |
| 40 |  |
| 41 |  |
| 42 |  |
| 43 |  |
| 44 |  |
| 45 |  |
| 46 |  |
| 47 |  |
| 48 |  |
| 49 |  |
| 50 |  |
| 51 |  |
| 52 |  |
| 53 |  |
| 54 |  |
| 55 |  |
| 56 |  |
| 57 |  |
| 58 |  |
| 59 |  |
| 60 |  |
| 61 |  |
| 62 |  |
| 63 |  |
| 64 |  |
| 65 |  |
| 66 |  |
| 67 |  |
| 68 |  |
| 69 |  |
| 70 |  |
| 71 |  |
| 72 |  |
| 73 |  |
| 74 |  |
| 75 |  |  |
| 76 |  |
| 77 |  |
| 78 |  |
| 79 |  |
| 80 |  |  |
| 81  #20 ALU\_check(KEY[2:0], SW[3:0], SW[7:4], LEDR[3:0], 0, LEDR[9], 0, LEDR[8], 0);  //-2 < 5  SW[3:0] = 4'b1110;  SW[7:4] = 5;  #20 ALU\_check(KEY[2:0], SW[3:0], SW[7:4], LEDR[3:0], 0, LEDR[9], 0, LEDR[8], 0);  //判断相等：  $display("Equal test:");  KEY[2:0] = 7;  // 5!=-2  SW[3:0] = 5;  SW[7:4] = 4'b1110;  #20 ALU\_check(KEY[2:0], SW[3:0], SW[7:4], LEDR[3:0], 0, LEDR[9], 0, LEDR[8], 0);  //1==1  SW[3:0] = 1;  SW[7:4] = 1;  #20 ALU\_check(KEY[2:0], SW[3:0], SW[7:4], LEDR[3:0], 1, LEDR[9], 0, LEDR[8], 0);  // --> end  // --> end |  |
| 82 |  |
| 83 |  |
| 84 |  |
| 85 |  |
| 86 |  |
| 87 |  |
| 88 |  |
| 89 |  |
| 90 |  |
| 91 |  |
| 92 |  |
| 93 |  |
| 94 |  |
| 95 |  |
| 96 |  |
| 97 |  |
| 98 |  |
| 99 |  |
| 100 |  |
| 101 |  |

以上样例分别对ALU能否得到正确的运算结果，进位位、溢出位的正确计算作为考察点. 通过ModelSim得到的仿真结果如下：





图 2-2-3：仿真结果

所有的测试样例均通过.

###### 2.2.6分配引脚

引脚分配使用DE10\_Standard\_SystemBuilder生成。






图2-2-3引脚分配图

###### 2.2.7全编译




图2-2-4全编译成功

#### 实验总结

本次实验主要实现了能够对四位补码二进制数进行加法、减法、与、或、非、异或、比较大小、比较相等操作的算数逻辑单元，通过仿真、实操验证了设计正确性。

本次实验的仿真测试部分(2.1.5节和2.2.5节)中实践了test bench中的task功能. 该功能能提高对于操作数多、长的模型的测试效率，省去了阅读波形图的麻烦，同时也能避免遍历所有可能的值而带来的时间、人力的浪费，而去通过用具有典型意义和关键的样例来使仿真测试更具针对性.

#### 附

##### 4.1实验中遇到的问题及处理办法

***问题I：***

ALU在进行减法运算时CF指示位不正确.

***原因分析及处理办法：***

设计初对ALU减法的实现语句如下：

|  |  |
| --- | --- |
| 1 | {CF, Y} = A - B |

在仿真测试时发现无法通过对CF位检测的样例（样例对应位置：2.1.5 测试样例对应代码14~18行）.经过进一步的测试发现上面的语句中的CF得到的是减法运算过程中最高位的借位指示，而本实验中要求的CF为补码加法的最高位进位信号. 故需要将上述语句中的减法改为加法（补码相加的方式）.如下所示：

|  |  |
| --- | --- |
| 1 | reg [3:0]B\_com; |
| 2 | B\_com = ~B + 1; |
| 3 | {CF, Y} = A + B\_com; |

##### 4.2 关于思考题

4.2.1思考题1：

在此加减运算的运算器中，如果用判断参与运算的加数和运算结果符号位是否相同的方法来判断是否溢出，那么此时判断溢出位的时候，应该是比较操作数 A、B 和运算结果的符号位，还是比较 A1、B1 和运算结果的符号位？

应该比较A1、B1和运算结果的符号位.是否相同的方法判断是否溢出. 在做加法运算时，A,B和A1,B1为相同的一组数. 在做减法时，B1为B的反码. 加法器内部执行的运算为A1+B1+Cin, 判断overflow的依据和加法相同. 故应比较A1、B1和运算结果的符号位.

4.2.2思考题2：

方法一：

1 assign t\_no\_Cin = {n{ Cin } }^B ;

2 assign {Carry, Result} = A + t\_no\_Cin + Cin;

3 assign Overflow = (A[n-1] == t\_no\_Cin[n-1]) && (Result [n-1] != A[n-1]);

方法二：

1 assign t\_add\_Cin = {n{ Cin } }^B + Cin;//在这里请注意^运算和 + 运 算的顺序

2 assign {Carry, Result} = A + t\_add\_Cin;

3 assign Overflow = (A[n-1] == t\_add\_Cin[n-1]) && (Result [n-1] != A[n-1]);

以上两种方法的产生的运算结果、进位位和溢出位值都是完全是一样的吗？如果不一样，为什么结果会不一样呢？在哪一步产生了差别？哪一个正确？

当Cin = 0, 即进行加法操作时，{n{ Cin } }^B = B, 故方法一、方法各个语句可化为如下形式：

方法一：

1 assign t\_no\_Cin = B;

2 assign {Carry, Result} = A + B;

3 assign Overflow = (A[n-1] == B[n-1]) && (Result [n-1] != A[n-1]);

方法二：

1 assign t\_add\_Cin = B;

2 assign {Carry, Result} = A + B;

3 assign Overflow = (A[n-1] == B[n-1]) && (Result [n-1] != A[n-1]);

当Cin = 1, 即进行减法操作时，{n{ Cin } }^B = ~B, 故在做减法时方法一、方法各个语句可化为如下形式：

方法一：

1 assign t\_no\_Cin = ~B;

2 assign {Carry, Result} = A + ~B + 1 = A - B;

3 assign Overflow = (A[n-1] == ~B[n-1]) && (Result [n-1] != A[n-1]);

方法二：

1 assign t\_add\_Cin = ~B + 1 = -B;

2 assign {Carry, Result} = A - B;

3 assign Overflow = (A[n-1] == (-B)[n-1]) && (Result [n-1] != A[n-1]);

\*:上面的-B为了表述方便作为B的负数的补码的表示，实际上这么写是不对的.

方法二正确。方法一的Overflow检测是不正确的，且方法1的Carry位检测也有问题，比如样例0-0, A+~B+1即是0000+1111+0001,该式子得到的Carry位为1,实际上的Carry位应该为0. 方法二的Overflow检测其实也有情况会出问题，例如在计算(-1)-(-8)时Overflow会得到1，实际结果为0，但这也是补码表示系统中-8没有对应的正数+8所致.

4.2.3思考题3：

在判断输出结果是否为零的时候也有两种判断方式，一种是用 if 语句，将 Result 和 “0” 相比较，这样在硬件上会产生一个比较器。还可以使用如下语句：

1 assign zero = ~(| Result);

“| Result” 操作称为一元约简运算，这个运算在硬件上几个逻辑门就可以实现了，请查阅 Verilog 相关语法资料，了解此运算的操作过程。选择你认为好的方式来进行结果是否为 “0” 的判断。

查阅相关语法资料发现： 一元约简运算符是单目运算符，其运算规则类似于位运算符中的与、或、非，但其运算过程不同。约简运算符对单个操作数进行运算，最后返回一位数，其运算过程为：首先将操作数 的第一位和第二位进行与、或、非运算；然后再将运算结果和第三位进行与、或、非运算； 依次类推直至最后一位。

题中给出的语句中的~(| Result)即可根据上面的描述转换成如下的等价表达式：

1 assign zero = ~(Result[0]|Result[1]|Result[2]||Result[3]);

//对于操作数为四位的加法器

不难发现该表达式和用if语句将Result和0比较是逻辑等价的，而一元约简运算在硬件上只需要几个逻辑门。相比于if语句需要使用比较器而言，一元约简运算的实现的代价更小，运行效率更高。故认为采用一元约简效率更高。