## 第五章 中央处理器

2022年9月21日 星期三 10:56

```
• 完成取指令、分析指令和执行指令的操作,即程序的顺序控制。
  • 管理并产生由内存取出的每条指令的操作信号
  • 把各种操作信号送往相应的部件,从而控制这些部件按指令的要求进行动作。
  • 对各种操作进行时间上的控制,要为每一条指令按时间顺序提供应有的控制信号。
  • 对数据进行算术和逻辑运算。
  • 对计算机运行过程中出现的异常情况和特殊请求进行处理。
• CPU = 运算器 + 控制器
用户可见的寄存器
  • 可对这类寄存器编程
 • e.g. 通用寄存器,PSW,基址寄存器(用于实现多道程序设计或者编制浮动程序),状态/标志寄存器
 用户不可见的寄存器
  • 对用户是透明的,
  • 保留各种状态信息
  • 如溢出标志OF,符号标志SF,零标志ZF,进位标志CF
  • PSW中的这些位参与并决定微操作的形成
  • 不可对这类寄存器编程
 • e.g. MAR, MDR, IR, 微程序控制器CM
 • 转移指令时,需要判别转移是否成功,若成功则PC修改为转移指令的目标地址,否则下一条指令的地址仍然为PC自增后的地址
 • 计算机分两大部分: 控制部件和执行部件
   ○ 控制器就是控制部件,指令寄存器,操作控制器,程序计数器都是控制部件
```

• 各寄存器的位数等于什么? 【和地址有关的就取决于机器字长,和数据大小有关的就取决于容量】

	运算器			控制器			
功能		人控制器送来的命令并 8是计算机对数据进行	f执行相应的动作,对数据进行加工和处理 f加工处理的中心	• 从主存中取出指令,分析指令并产生有关的操作控制信号			
组成	英文	中文	简述	英文	中文	简述	
	ALU	算术逻辑单元	• 进行算术/逻辑运算	PC	程序计数器	• 用于指出下一条指令在主存中的存放地址(PC总是存放指令地址)	
	PSW	程序状态字寄存器	• PSW存放程序状态字,用于保存系统的运行状态			• PC有自增功能	
			PSW包括 <mark>状态标志和控制标志</mark> 溢出标志OF,符号标志SF,零标志ZF,进位标志CF	IR		PC的值会根据CPU在执行指令过程中自增或转移到程序的某处(跳转指令)     PC的位数取决于存储器的容量	
			• 中断标志,陷阱标志		指令寄存器	• 用于保存当前正在执行的那条指令	
	ACC	」   累加寄存器	<ul><li>◆ 是一个通用寄存器</li></ul>			• IR的位数取决于指令字长	
			• 暂放ALU运算的结果信息,可作为加法运算的输入端	ID	指令译码器	• 仅对操作码字段进行译码,以确定指令的操作功能	
		• 如AX,BX,CX,DX,SP • 田干存放操作数和各种地址信息 所以其位数与机器字长相等	MAR	存储器地址寄存器	• 存放要访问的主存单元的地址【存地址Memory address】		
			• SP是堆栈指针,用于指示栈顶的地址	数和各种地址信息,所以其位数与机器字长相等	• 存放向主存写入的信息或从主存读出的信息【存数据Memory data】		
		暂存寄存器	• 暂存从主存读来的数据,对应用程序员透明			• n位CPU的n是指数据总线线数(即数据总线的位数=处理器的位数)	
		移位器	• 对操作数或运算结果进行移位运算		时序系统	• 用于产生各种时序信号,都由统一时钟CLOCK分频得到	
		计数器	• 控制乘除运算的操作步数		微操作信号发生器	• 根据IR的内容(指令),PSW的内容(状态信息)和时序信号	
						• 产生控制计算机系统所需的各种控制信号	
						• 结构有组合逻辑型和存储逻辑型	

```
指令寄存器 PC +1
  控制总线(CB) 接口 接口
          输出设备
     图 5.8 计算机硬件系统和控制器部件的组成
              • 运算器部件通过数据总线与内存储器、输入设备和输出设备传送数据
 输入设备和输出设备
             • 输入设备和输出设备通过接口电路与总线相连接
 │ 内存储器、输入设备和输出设备 | • 内存储器、输入设备和输出设备从地址总线接收地址信息
              • 从控制总线得到控制信号,通过数据总线与其他部件传送数据
              • 控制器部件从数据总线接受指令信息
              ■ 从运算器部件接受指令转移地址,送出指令地址到地址总线
              • 还要向系统中的部件提供它们运行所需要的控制信号
• 从主存中取出一条命令,并指出下一条指令在主存中的位置
• 对指令进行编码或测试,产生相应的操作控制信号,以便启动规定的动作
• 指挥并控制CPU、主存、输入和输出设备之间的数据流动方向
```

### 根据控制器产生微操作信号的方式的不同,控制器可以分为硬布线控制器和微程序控制器 • 2022年之后考的权重下降!,可以不用看设计啥的,就掌握个基本原理和概念吧

• 复习就看下下面的对比图就好了,其他的不必看了,看了2023大纲没有提到硬布线和微程序控制器

○ 运算器,存储器,外围设备就是执行部件

│机器字长 │存储器容量│指令字长│指令字长│机器字长=CPU的位数│

# 

更布线和微程序	· 亨控制器的对比	
	硬布线控制器	微程序控制器
工作原理	需要结合各微操作的节拍安排,综合分析,写出逻辑表达式,再设计逻辑电路图	按照节拍的安排,顺序执行微操作
特点	<ul><li>采用硬件电路,速度快</li><li>设计难度大,成本高,不易扩展</li></ul>	<ul><li>速度较慢(主要是因为增加了从CM读取微指令的时间)</li><li>灵活性高,易扩充修改</li></ul>
	• 时序系统复杂	• 时序系统简单
应用场合	RISC CPU	CISC CPU
常考点	<ul> <li>- 微操作控制信号的形成主要与指令译码信号和时钟信号有关(见CU的输入信号来源)</li> <li>- 微处理器与微程序控制器没有必然联系,微处理器是相对于一些大型处理器而言的</li> <li>- 微机的CPU都是微处理器</li> <li>- 各种"微"的关系</li> <li>○ 每条机器指令编写成一个微程序</li> <li>○ 每个微程序包含若干微指令</li> <li>○ 每条微指令对应一个或几个微操作命令</li> <li>○ 机器指令&gt;微程序&gt;微指令&gt;微操作命令</li> </ul>	<ul> <li>微程序入口地址是机器指令的操作码字段</li> <li>控制存储器CM采用ROM组成,一条微指令存放在CM单元中;CM属于CPU的一部分</li> <li>微指令计数器决定微指令执行顺序</li> <li>字段直接编码法每个互斥类为一个字段,每个字段需要留出一个状态</li> <li>微指令的编码方式中,直接编码方式效率最高</li> <li>兼容性微命令是指可以同时产生,同时完成某些某操作的微命令</li> <li>若指令系统中有n种机器指令,则控制存储器中的微程序数至少是n+2个。一个是公共的取值程序,一个是对应中断周期的微程序</li> <li>水平型微指令和垂直线微指令的对比</li> <li>水平型</li> <li>并行操作能力强,效率高,灵活性强相反执行一条指令的时间短相反</li> <li>执行一条指令的时间短相反</li> <li>微指令字位数较多,微程序较短相反</li> <li>用户难以掌握与指令相似,用户好掌握</li> </ul>

```
• 根据指令的要求、当前的时序及外部和内部的状态,按时间顺序发送一系列微操作控制信号
          ● 是由复杂的组合逻辑门电路和一些触发器构成,又称组合逻辑控制器
硬布线控制单元图 CU的输入信号来源
            • 经指令编译器译码产生的
            • 时序系统产生的机器周期信号和节拍信号
            • 来自执行单元的反馈信号,即标志
           ││微操作控制信号的形成主要与指令译码信号和时钟信号有关│
                                        图 5.9 带指令译码器和节拍输入的控制单元图
 硬布线控制器的时 ● <mark>时钟周期</mark>:用时钟信号控制节拍发生器,可以产生节拍,每个节拍的宽度正好对应一个时钟周期
  京系统及微操作 ● 机器周期:可以视为所有指令执行过程中的一个基准时间
         • 指令周期:CPU从主存中取出并执行一条指令的时间称为指令周期
          • 微操作命令分析: 控制单元发出各种操作命令序列的功能
           <mark>同步控制方式</mark> ● 系统有一个统一的时钟,所有的控制信号都来源于这个统一的时钟信号
                  • 通常以最长的微操作序列和最繁琐的微操作作为标准
                   ● 采取完全统一的、具有相同时间间隔和相同数目的节拍作为机器周期来运行不同的指令
                   • 优点: 控制电路简单
                   • 缺点: 运行速度慢
                  • 不存在基准时标信号,各部件按照自身固有速度工作,通过应答方式进行联络
                  • 优点:运行速度快
                   • 缺点: 控制电路较为复杂
           联合控制方式 • 介于同步、异步之间的一种折中
                  • 对大部分采用同步控制,小部分采用异步控制
 5计步骤(放弃❤) ● 列出微操作命令的操作时间表
```

```
• 进行微操作信号综合
      • 画出微操作命令的逻辑图
     • 采用存储逻辑实现,即把微操作信号代码化
     • 将每条机器指令编写成一个微程序,每个微程序包含若干微指令,每条微指令对应一个或几个微操作命令
     • 机器指令---->微程序---->微指令----->微操作命令
     • 这些微程序可以存到一个控制存储器中,用寻址用户程序机器指令的办法来寻址每个微程序中微指令
     微命令与微操作
                  微操作是计算机中最基本、不可再分解的操作;微命令执行的操作叫做微操作
                  • 微命令将控制部件向执行部件发出的各种控制命令;是构成控制序列的最小单位】
                  微指令是若干微命令的集合
                  • 微地址存放微指令的控制存储器的单元地址
                 • 微周期指的是从控制存储器中读取一条微指令并执行相应的微操作所需的时间
                 • 微指令的两个组成部分: 微操作码字段和微地址码字段
                  • 主存用于存放程序和数据,在CPU外部,用RAM实现;
                  • CM用于存放微程序,在CPU内部,用ROM实现。
                  • 程序是指令的有序集合,用于完成特定的功能;
                 • 微程序是微指令的有序集合,一条指令的功能由一段微程序实现。
     │ 微程序和机器指令
● 一般来说,一条机器指令对应一个微程序
     地址寄存器  存放主存的读写地址
     微地址寄存器 存放控制存储器的读写微指令的地址
     指令寄存器  存放从主存中读出的指令
     微指令寄存器|存放从控制存储器中读出的微指令
     控制存储器:核心部件,用于存放各指令对应的微程序,控制存储器可用ROM构成
     微指令寄存器:存放从CM中取出的微指令,位数与微指令字长相等
     微地址形成部件:用于产生初始微地址和后继微地址,以保证微指令的连续执行
     微地址寄存器:接受微地址形成部件送来的微地址,为在CM中读取微指令做准备
     至CPU内部和系统总线的控制信号
        图 5.11 微程序控制器的基本结构
      1. 执行取微指令公共操作
     2. 由机器指令的操作码字段通过微地址形成部件产生该及其指令所对应的微程序的入口地址,并送入CMAR【微程序入口地址是机器指令的操作码字段】
     3. 从CM中逐条取出对应的微指令并执行
     4. 执行完对应于一条机器指令的一个微程序后,又回到取指微程序的入口地址,继续第一步
              保证速度的情况下尽量缩短指令字长
             ● 无需进行译码,微指令的微命令字段中的每一位都代表一个微命令(选用"1",不选用"0")
             • 优点: 简单、直观、执行速度快,操作并行性好
             • 缺点:微指令字长过长,n个微指令就要求微指令的操作字段有n位,造成控制存储器容量极大
            3法 │● 将微命令字段分成若干小字段,将互斥性微命令组合在同一字段中
             • 把相容性微命令组合在不同字段中,每个字段独立编码
              • 每种编码都代表一个微命令且各字段编码含义单独定义,与其他字段无关。
             • 优点: 可以缩短微指令字长
             • 缺点: 要通过译码电路之后再发出微命令, 速度慢
              • 分段原则
                互斥性微命令组合在同一字段中,把相容性微命令组合在不同字段中
                每个小段中包含的信息位不能太多,否则将增加译码电路的复杂性和译码时间
                一般每个小段还要留出一个状态,表示本字段不发出任何微命令
              • 一个字段的某些微命令需由另一字段中的某些微命令解释
             • 由于不是靠字段直接译码发出的微命令,因此称为字段间接编码
             • 优点:可进一步缩短微指令字长
             • 缺点: 削弱了微指令的并行能力
     后继微地址的形成类型
       • 直接由微指令的下地址字段指出。格式中设置一个下地址(断定方式)。
       • 根据机器指令的操作码形成。机器指令取至IR后,微指令的地址由操作码经微地址形成部件形成。
      • 增量计数器法(微地址连续)。根据各种标志决定微指令分支转移的地址
      • 通过测试网络形成。由硬件直接产生微程序入口地址
令的格式 • 水平型微指令
     • 水平型和垂直型对比
      并行操作能力强,效率高,灵活性强量相反
      执行一条指令的时间短
      微指令字位数较多,微程序较短
                        与指令相似,用户好掌握|
      用户难以掌握
    • 写出对应机器指令的微操作命令及节拍安排
    • 确定微指令格式
```

• 编写微指令码点

• 能根据用户的要求改变微程序,则其具有动态微程序设计功能。

• 硬件不由微程序直接控制,而是通过存放在第二级控制存储器中的毫微程序来解释的

• 这个第二级控制存储器就成为毫微存储器,直接控制硬件的就是毫微微指令

• 需要可写控制寄存器的支持。可采用EPROM。

### 指令周期的概述 • 指令周期: CPU从主存中取出并执行一条指令的时间

```
• 指令周期最多有4种机器周期: 取指周期、间址周期、执行周期、中断周期(都有访问主存的操作)
● 分别对应标志触发器:FE、IND、EX、INT("1"表示有效,如1——>FE表示有取值周期)
     • CPU区分指令和数据的依据是指令周期的不同阶段(取指周期取指令,执行周期取数据)
       • 不同长度的指令,取指操作可能不同(如双字指令,三字指令和单字指令);指令长度相同的情况下,指令的取值操作是相同的
      • 指令总是根据PC从主存中读出(无条件转移指令或中断返回指令也是如此,最终的结果还是根据PC从主存读出)
       • 取值操作是控制器固有的功能,不需要操作码的控制
       • 取指操作是自动进行的,控制器不需要得到相应的指令
       • 取值周期具体来说是取指,即从主存中取出指令字
      • 为了硬件设计方便,指令字长一般取存储字长的整数倍
       ● 如果指令字长=存储字长的2倍,则取一条指令需要访存2次,取指周期是机器周期的2倍(▶指令字长和机器字长无任何关系!!
```

### • CPU在每条指令执行结束前,都要发中断查询信号 • CPU响应中断的时间是一条指令执行结束后 • 指令周期: CPU从主存中取出并执行一条指令的时间,一个指令周期由多个机器周期组成

• CPU周期/机器周期: 一个机器周期包含若干时钟周期 • 时钟周期/节拍/T周期: 计算机工作的最小时间周期, 是CPU操作的基本单位; 一个时钟周期内控制信号不发生改变 • 存取周期: 连续启动两次独立的读/写操作所需要的最短时间

周期的关系 | • 机器周期通常由存取周期确定(因为存取周期时间最长) • 执行各条指令的机器周期数可变,各机器周期的长度可变 ○ 机器周期是指令执行中每步操作(如取指令,存储器读/写)所需要的时间 ○ 每个机器周期内的节拍数可以不等,因此长度可变 ○ 各种指令的功能不同,所以指令执行时所需的机器周期数可变 ● 采用DMA方式传递数据,每传送一个数据就要占用存取周期

• 不采用Cache表明每次取指令都只是要访问内存一次

• 不采用指令预取技术表明每个指令周期都需要取指令

## 不同指令的指令周期举例

指令类型	指令周期的组成
无条件转移指令JMP X	• 指令周期 = 取指周期+执行周期 • PC被修改两次 = 取值周期结束PC自动加1 + 执行周期PC值修改为要调转到的地址
间接寻址的指令	• 指令周期 = 取指周期+间址周期+执行周期
	• 为了取操作数,需要先访问一次主存,取出有效地址>取指周期
	• 然后访问主存,取出操作数> <mark>间址周期</mark>
	• 间址周期结束时,CPU中MDR中的内容是 <mark>操作数的有效地址EA</mark>
当CPU采用中断方式	• 指令周期 = 取指周期+间址周期+执行周期+中断周期
实现主机和I/O设备的	• CPU在每条指令执行结束前,都要发中断查询信号
信息交换且有中断请求 	• 若有中断请求,则CPU进入中断响应阶段> <mark>中断周期</mark>
	• 🖟 中断周期进栈操作是将SP-1,计算机的堆栈都是向低地址增加,所有进栈操作减1而不是加1

### 指令周期的数据流 • 数据流:根据指令要求一次访问的数据序列

	不同阶段,访问的数据序列不 ὸ,数据流也不同	同	
	任务	数据流向	流程图
取指周期	根据PC中的内容从主存中取出指令代码并放在IR中【取指】 【拟主存中取出指令字】	PC中存放的是指令的地址,根据此地址从内存单元中取出的指令,并放在指令寄存器IR中,取指同时,PC+1 1. PC>MAR>地址总线>主存 2. CU(控制单元)发出读命令>控制总线>主存 3. 主存>数据总线MDR>IR(存放指令) 4. CU发出控制信号>PC内容加1	CPU     MAR     3     存储器       H     WDR     3     存储器       IR     MDR     3     存储器
	TD1-2/6-26-5-5-1-1-1-1		图 5.4 取指周期的数据流
间址周期	取操作数的有效地址	以一次间址为例,将指令中的地址码送到MAR并送至地址总线,此后CU向存储器发读命令,以获取有效地址并存至MDR  1. Ad(IR)(或MDR)——>MAR——>地址总线——>主存  2. CU发出读命令——>控制总线——>内存  3. 主存——>数据总线——>MDR(存放有限地址)  Ad(IR)表示取出IR中存放的指令字的地址字段	CPU       PC     MAR     ②     ③     ()     <
执行周期	取操作数,并根据IR中的指令字的操作码通过ALU操作产生执行结果。 【取操作数】	70%0 H 3XXXIII/101-3	
中断周期	处理中断请求 【保存程序断点】	假设程序断点存入堆栈中,并用SP指示栈顶地址,而且进栈操作是 先修改栈顶指针,后存入数据;出栈操作是先删除数据,后修改栈 顶指针。  1. CU控制将SP减1,SP>MAR>地址总线>主存 2. CU发出写命令>控制总线>主存 3. PC>MDR>数据总线>主存(程序断点存入主存) 4. CU(中断服务程序的入口)>PC	CPU     MAR     ②     ③       PC     MAR     ②     ④     存储器       ⑤     MDR     ⑦     数设置 基       型     五     数设置 基     数设置 基       型     五     数设置 基       型     五     五     五       型     五     五     五       型     五     五     五       型     五     五     五     五       型     五     五     五     五       型     五     五     五     五     五

### 指令的执行方案 • 如何安排指令的执行步骤称为指令执行方案

特点

单指令	冷周期	串行,相同执行时间	<ul><li>每条指令都在固定的时钟周期内完成,指令之间串行执行</li><li>指令周期取决于执行时间最长的指令的执行时间</li></ul>
多指令	冷周期	串行,不同执行时间	<ul><li>指令之间串行执行</li><li>可以选用不同个数的时钟周期来完成不同指令的执行过程</li><li>指令需要几个周期就为其分配几个周期</li></ul>
流水结	*************************************	并行	<ul><li>力争在每个时间脉冲周期完成一条指令的执行过程(理想情况)</li><li>尽量让多条指令同时运行,但各自处在不同的执行步骤中</li></ul>

```
• 它描述了信息从什么地方开始,中间经过哪个寄存器或多路开关,最后传送到哪个寄存器
能 。实现CPU内部的运算器与寄存器及寄存器之间的数据交换
• 数据通路是由控制部件控制,控制部件根据每条指令功能的不同生成对数据通路的控制信号
• <mark>单总线数据通路</mark>将所有寄存器的输入输出端都连接在一条公共通路上,一个时钟内只允许一次操作,无法完成指令的所有操作
• CPU的读/写控制信号线决定了是从存储器读还是向存储器写
• 内部总线是指同一部件之间的线,系统总线是同一台计算机系统各部件之间的线
```

## 数据通路的基本结构

```
【定义】将所有寄存器的输入端与输出端都连接到一条公共通路上
【特点】结构比较简单,数据传输存在较多的冲突现象,性能较低
【定义】将所有寄存器的输入端与输出端都连接到多条公共通路上
【特点】相较单总线结构,效率提高
【定义】根据指令执行过程中的数据和地址的流动方向安排连接线路
【特点】避免使用共享的总线,性能较好,但硬件总量大
采用CPU内部总线的数据通路(单总线和多总线)的特点 结构简单,实现容易,性能较低,存在较多的冲突现象
不采用CPU内部总线的数据通路(专用数据通路)的特点 结构复杂,硬件量大,不易实现,性能高,基本不存在数据冲突
     Y Y
    图 5.7 CPU 内部总线的数据通路和控制信号
 • in表示该部件的允许输入控制信号;out表示该部件的允许输出控制信号
```

◆ ALU只能有一个输入端与总线相连,另一个输入端需要通过暂存器与总线相连(看图说话↑)

渝举例【以图5.7为例个】							
字器之间的数据传输		寄存器之间的数据传送可以通过CPU内部总线完成 以PC寄存器为例,把PC内容送至MAR,实现传送操作的流程的控制信号为					
		PC>Bus F	PCout有	效,PC内容送总线			
		Bus>MAR	MARin有	可限,总线内容送MAR			
字与CPU之间的数据传送				传送也要借助CPU内 为例,实现传送操作		<b>导为</b>	
		PC>Bus>MAF	R PCc	out和MARin有效,现行	指令地址>MAR		
		1>R	cuź	<b>发读命令</b>			
		MEN(MAR)>MI	DR MD	Rin有效			
		MDR>Bus>IR	MD	Rout和IRin有效,现行	指令>IR		
	•	以加法运算为例					
		Ad(IR)>Bus>N	MAR	MDRout和MARin有效			
		1>R		CU发出读命令			
		MEN>数据线	->MDR	操作数从存储器>数	据线>MDR		
		MDR>Bus>Y		MDRout和Yin有效,有	i效数>Y		
		(ACC)+(Y)>Z		ACCout和ALUin有效,	CU向ALU发加命令	,结果>Z	
	4 /						1

Zout和ACCin有效,结果--->ACC

Z--->ACC

	<del>开</del> 吊 			
基本概念	<ul> <li>由CPU内部产生的意外事件</li> <li>是CPU执行一条命令时,由CPU在其内部检测到的、与正在执行指令相关的同步事件</li> <li>故障和自陷为异常</li> <li>终止异常和外中断属于硬件中断</li> </ul>	<ul><li>典型的由外部</li><li>外部I/O设备。</li><li>CPU每执行完</li></ul>	部的设备发出的中断请求(常用于输入输出) 设备触发的、与当前正在执行的指令无关的 <mark>异步事件</mark> 通过特定的中断请求信号线向CPU提出中断请求 是一条指令就检查中断请求信号线,若检测到中断请求,则进入中断响应期 是在一条指令执行完成后(中断周期)才被检测并处理的	
分类	<ul><li>故障 ● 在引起故障的指令启动之后、执行结束前被检测到的异常事件</li><li>自陷 ● 也称陷阱或陷入,是预先安排的一种"异常事件",就像预先设置好的"陷阱"一样</li></ul>	可屏蔽中断	<ul><li>通过可屏蔽中断请求线INTR向CPU发出的中断请求</li><li>CPU可以通过在中断控制器中设置相应的屏蔽字来屏蔽或不屏蔽它,被屏蔽的中断信号将不被送到CPU</li></ul>	
	<ul><li>终止</li><li>◆ 若在执行指令的过程中发生了使计算机无法继续执行的硬件故障,那么程序将无法继续执行,只能终止</li></ul>	不可屏蔽中断	<ul><li>通过不可屏蔽中断请求线NMI向CPU发出的中断请求</li><li>通常是非常紧急的硬件故障,如电源掉电等。</li></ul>	
举例	<ul><li>故障</li><li>・指令译码时,出现"非法操作码"</li><li>・取数据时,发生"缺段"或"缺页"</li><li>・除数为零</li><li>・地址越界</li></ul>	• Cache缺失 • I/O中断:键	盘输入,打印机缺纸	
	自陷 • x86机器中,用于程序调试"断点设置"和单步跟踪功能 • 系统调用指令 • 条件自陷指令			
	终止       • 控制器出错         • 存储器校验错       • 调出中断服务程序来重启系统			
不同点	<ul><li>缺页"或"溢出"等异常事件是由特定指令在执行过程中产生的</li><li>异常的检测由CPU自身完成,不必通过外部的某个信号通知CPU</li></ul>	• 中断不与任何	J指令相关联,也不阻止任何指令的完成	

## • 响应过程不可被打断,整个中断处理过程是软/硬件协同实现的

1.关中断	<ul><li>在保存断点和程序状态期间,不能被新的中断打断</li><li>通常通过设置"中断允许"(IF) 触发器来实现</li></ul>
2.保存断点和程序状态	<ul><li>为了能在异常和中断处理后正确返回到被中断的程序中继续运行</li><li>必须将程序的断点(返回地址)送到栈或特定寄存器中</li><li>通常保存在栈中,这是为了支持异常或中断的嵌套</li></ul>
3.识别异常和中断并转到相应的处理程序中	• 识别有两种方式——软件识别和硬件识别
	• 异常常采用软件识别,中断则采用硬件识别

### 1. SISD/SIMD/MIMD的区分:总得来说就是:控制部件的多少决定是SI还是MI,处理数据单元的多少决定是SD还是MD 2. 多处理机,超程序技术,双核技术 多处理机 • 常规的多处理机属于MIMD • 真正的并行执行: 在多核处理机中,必须采用多线程执行,使每个核在同一时刻都有线程在执行 • 时间并行:流水线技术 • 空间并行: 硬件资源(如控制部件)的重复, 空间并行导致SIMD和MIMD的产生 │<mark>超程序技术</mark> │● 在一个CPU中,提供两套线程处理单元,让单个处理器实现线程级并行 【虚双核】 • 在CPU内部仅复制必要的线程资源来让两个线程同时运行 • 共享CPU的高速缓存和功能部件 • 能并行执行两个线程,模拟实体双核心 • 含有超程序技术的CPU需要芯片组和应用软件的支持才能发挥技术优势 • 当两个线程同时需要某个共享资源时,一个线程必须挂起等待 • 双核是指将两个CPU核心集成到一个封装中 【实双核】 • 核心又叫内核,是CPU的重要组成部分 • 主板上有两个CPU属于多处理机 • 多核CPU的核心通常是对称的 • 多核CPU公用一组内存,数据共享

• 多任务系统/多道程序系统,可以运行在单核CPU上,宏观上并行,微观上串行

• 只有支持多线程的并行处理程序才能同时在多个核心上运行

• 各个核可以有自己的Cache也可以共享Cache

```
SISD, SIMD, MIMD的基本概念
• 基于指令流的数量和数据流的数量,将计算机体系结构分为SISD,SIMD,MISD和MIMD
   单指令流单数据流结构 (SISD) • 串行计算机结构
  Single instruction, single data ● 通常只包含一个处理器和一个存储器
                  • 有些使用流水线的方式,所以有时会设置多个功能部件,并采用多模块交叉方式组织存储器
   指令流多数据流结构 (SIMD) • 一个指令流同时对多个数据流进行处理,称为数据级并行技术
  • 每个处理单元虽然执行的都是同一条指令,但每个单元都有自己的地址寄存器,就有了不同的数据地址
                  ■ - 一个顺序应用程序被编译之后,可能按照SISD组织并运行与串行硬件上,也可能按SIMD组织并运行于并行硬件上
                  • for循环效率高,但switch或case时效率低
                  • 向量处理器也是SIMD的变体,是一种实现了直接操作一维数组(向量)指令集的CPU
   多指令流单数据流结构(MISD) • 同时执行多条指令,处理同一个数据
  Multiple instruction, single data

• 实际上不存在这样的计算机
   指令流多数据流结构 (MIMD) • 同时执行多条指令,处理多个不同的数据
  ||多计算机系统||● 每个计算机节点都具有各自的私有存储器,并且具有独立的主存地址空间||
                          • 不能通过存取指令来访问不同节点的私有存储器
                          • 而要通过消息传递进行数据传送,也称为消息传递MIMD
                    多处理器系统 ● 享存储多处理器(SMP)系统的简称
                          • 它具有共享的单一地址空间,通过访存指令来访问系统中的所有存储器,也称共享存储MIMI
                  • SIMD和MIMD是两种并行计算模式(多数据就是并行)
                  • SIMD是一种数据级并行模式【数据级别】
```

### 其他相关概念(了解即可,重要的考点都列在上面的常考点表格中) • 引入硬件多线程的目的: 为了减少开销

```
• 硬件多线程中必须为每个线程提供单独的通用寄存器组、单独的程序计数器等
         • 线程的激活只需要激活选中的寄存器,从而省略了与存储器数据交换的环节,节省了开销
                   • 多个线程之间轮流交叉执行指令,多个线程之间的指令是互不相关的
                    • 可以乱序并行执行
                    • 该方式下,处理器能在每个时钟周期切换线程。
                    • 仅在一个线程出现较大开销的阻塞时,才切换线程;如Cache缺失
                    ● 当发生流水线阻塞的时候,必须清除被阻塞的流水线
                    • 新线程的指令开始执行前需要重载流水线,开销较上一种较大
                (SMT) ● 该技术在一个CPU中,提供两套线程处理单元,让单个处理器实现线程级并行
                    ● 超线程的性能并不等于两CPU的性能
        • 将多个处理单元集成到单个CPU中,每个处理单元称为一个核(core)
        • 每个核可以有自己的Cache, 也可以共享一个Cache
         • 所有核一般都是对称的,并且共享主存,因此多核属于共享存储的对称多处理器
        • 在多核计算机系统中,若要充分发挥硬件的性能,必须采用多线程执行,使每个核在同一时刻都有线程在执行,这是真正的并行执行
井享内存多处理器 │ ● 共享内存多处理器(SMP): 具有共享的单一物理地址空间的多处理器
        • 处理器通过存储器中的共享变量相互通信,所有处理器都能通过存取指令访存任何存储器的位置
         • 即使这些系统共享同一个物理地址空间,它们仍然可以在自己的虚拟地址空间中单独地运行程序
         • 单一地址空间的多处理器分类
          统一存储访问(UMA)多处理器    ■ 根据处理器与共享存储器之间的连接方式
                           ■ 分为基于总线、基于交叉开关网络和基于多级交换网络连接等几种处理器
                           ■ 每个处理器对所有存储单元的访问时间都是大致相同的
          │非统一存储访问(NUMA)多处理器│■ 处理器中不带高速缓存时,被称为NC-NUMA
                           ■ 处理器中带有一致性高速缓存时,被称为CC-NUMA(某些访问请求要比其他的快)
```

• MIMD是一种并行程度更高的线程级并行或线程级以上并行计算模式【线程级别】


```
1. 流水CPU是一种非常经济而实用的时间并行技术
2. m段流水线的CPU吞吐能力 = m个并行部件的CPU吞吐能力
3. 数据通路由控制部件控制,所以包含生成控制信号的控制部件
4. 指令流水线的每个流水段时间单位为时钟周期
5. 理想情况下,执行一条指令所需的时钟周期数CPI=1的有:单周期CPU和基本流水线CPU
1. 设一条指令有3条流水段,每段平均时间为t,度为1
 单流水线处理机执行12条指令的时间 = 3t + (12 - 1)t = -条指令所需时间+(指令条数-1)*时间最长的指令的一段
2. 设一条指令有3条流水段,每段平均时间为t,度为4
 单流水线处理机执行20条指令的时间 = 3t + \frac{20-4}{4}t \mathbf{b} 度为4说明是超标量流水线处理机,一次可以发送4条指令
```

# 流水线的基本概念

```
1.时间上的并行技术
     • 将一个任务拆分成几个不同的子阶段
      每个阶段在不同的功能部件上并行执行,即流水线技术
     2.空间上的并行技术
        • 在一个处理机内设置多个执行相同任务的功能部件
       并让这些功能部件并行工作,这样的处理机称为超标量处理机
  • 将指令执行过程的各阶段视为相应的流水段,则指令的执行过程就构成了一条指令流水
  • 假设一条指令的执行有5条流水段
        取指(IF): 从IR或者Cache中取指令
        译码/读寄存器(ID):操作控制器对指令进行译码,同时从寄存器堆中取操作数
        执行/计算地址(EX):执行运算操作或计算地址
      访存(MEN): 对存储器进行读写操作
      写回(WB):将指令执行结果写回寄存器堆
                                                                                                                                                                                        图 5.16 一个 5 段指令流水线
  • 设用时最长的流水段用时X秒(如200ns),总执行时间为y秒(如700ns),系统由N条指令,度为1
  • 则单处理机用时为y × N,流水线处理机用时为y+(N-1)×X
 • 不能缩短单条指令的执行时间,但对于整个程序来说,执行效率得到大幅提升
 - 「■ 「「「」」 「「」 「 「 」 「 」 「 「 」 「 」 「 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 「 」 
• 指令格式尽量规整。尽量保证源寄存器的位置相同,有利于在指令未知时就可取存寄存器操作数
 • 采用Load/Store指令。把Load/Store指令的地址计算和运算指令的执行步骤规整到同一个周期中,有利于减少操作步骤
  • 数据和指令在存储器中"对齐"存放。这样有利于减少访存次数使所需数据在一个流水段内就可以从存储器中找到
    • 采用时空图描述流水线的执行情况
                                                                                       图 5.17 一个 5 段指令流水线时空图
```

```
流水线的性能指标
                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              • m段流水线的CPU吞吐能力 = m个并行部件的CPU吞吐能力
                                                                                                                                         • 吞吐量 = \frac{16\sqrt{x}}{x} \frac{1}{x} 
                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              • m段流水线在第m个时钟周期后,每个时钟周期都可完成一条指令
                                                                                                                                              • 单位时间内完成的指令数
                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            • m个并行部件在m个时钟周期后能完成全部的m条指令,等价于平均每个时钟周期完成一条指令
                                                                                                                                                                                                                           不使用流水线的所用时间
                                                                                                           • 加速比 = 使用流水线所用的时间
```

### 高级流水线技术【即流水线的分类】 • 有以下增加指令级并行的策略



```
流水线的基本实现(考的不是很多)
  • 包括数据通路上流经的部件(如PC,ALU,通用寄存器,状态寄存器,异常和中断处理逻辑)
         • 数据通路由控制部件控制,控制部件根据每条指令功能的不同生成对数据通路的控制信号
          • 数据通路不包含生成控制信号的控制部件
              取指令 (IF) 译码 (ID) 执行 (EX) 访存 (MEM) 写回 (WB)
                     图 5.19 一个 5 段流水线数据通路(及控制信号)
```

表 5.3 图 5.19 中的控制信号分类

BranchTaken IF EX 分支跳转信号,为 1 表示跳转,由 EX 段的 Branch 信号与 equal 标志进行逻辑与生质

AluSre EX ALU的第二输入选择控制,为0时输入寄存器 rt,为1时输入扩展后的立即数

RegDst ID 写入目的寄存器选择,为1时目的寄存器为rd寄存器,为0时为rt寄存器

RegWrite ID WB 控制寄存器堆写操作,为1时数据需要写回寄存器堆中的指定寄存器

AluOp EX 控制 ALU 进行不同运算,具体取值和位宽与 ALU 的设计有关

### MemWrite MEM MEM 控制数据存储器写操作,为0时进行读操作,为1时进行写操作 MemToReg WB 为1时将数据存储器读出数据写回寄存器堆,否则将 ALU 运算结果写回 流水寄存器保存的信息 • 后面流水段要用到的所有数据信息

控制信号 位置 来源

```
○ 包括PC+4,、指令、立即数、目的寄存器、ALU运算结果、标志信息等
   ○ 它们是前面阶段在数据通路中执行的结果
 • 后面传递过来的后面各流水段要用到的所有控制信号
           从IR或者Cache中取指令
│ <mark>译码/读寄存器(ID)</mark> 操作控制器对指令进行译码,同时从寄存器堆中取操作数
││执行/计算地址(EX) │执行运算操作或计算地址
            对存储器进行读写操作
l 访存(MEN)
           将指令执行结果写回寄存器堆
| 写回 (WB)
```

### 流水线的冒险与处理 • 常考对比

```
|解决方法
     <del>×</del> 竞争统一资源
                        1. 暂停时钟周期
                        2. 使用分离结构的Cache
 数据相关 下一条指令会用到当前指令计算出的结果 /
                        1. 使用硬件阻塞和软件插入"NOP"指令
                        2. 使用数据旁路技术
                        3. 对指令进行编译优化
   3. 在分支指令加入若干空操作
                       4. 通过编译器调整指令执行顺序可以解决部分控制相关
• 详细描述(供参考复习)
```

```
• <mark>流水线冒险/相关</mark>: 采用流水线方式,相邻或相近的两条指令可能会因为存在某种关联,后一条指令不能按照原指定的时钟周期运行,从而使流水线断流
有↓以下三种相关可能引起指令流水线阻塞
                                  1. 前一指令访存时,使后一条指令(以及其后续指令)暂停一个时钟周期
      ☆ ● 多条指令在同一时刻争用同一资源而形成的冲突
                                  2. 单独设置数据存储器和指令存储器,使取数和取指令操作各自在不同的
                                   存储器中进行(分离结构的Cache)
                                  1. 把遇到数据相关的指令及其后续指令都暂停一至几个时钟周期知道数据
    居冒险 • 下一条指令会用到当前指令计算出的结果
                                   相关问题消失后再继续执行,可分为<mark>硬件阻塞和软件插入"NOP"指令</mark>两种方法
      关 ● 此时这两条指令发生数据冲突
                                  2. 数据旁路技术: 直接将执行结果送到其他指令所需要的地方,使流水线不发生停顿,因此不
                                  3. 通过编译器对数据相关的指令编译优化的方法,调整指令顺序来解决数据相关
                                  4. 流水线按序流动,不会出现WAR,WAW;只可能出现RAW(没有等到上一条指令写就去读)
                                    写后读相关WAR • 当前指令将数据写入寄存器后
                                             • 下一条指令才能从该寄存器读取数据
                                    读后写相关RAW • 当前指令读出数据后
                                             • 下一条指令才能写入寄存器
                                    写后写相关WAW • 当前指令写入寄存器后
                                              • 下一条指令才能写入寄存器
       • 指令通常都是顺序执行的
                                   1. 对转移指令进行分支预测,尽早生成转移目标地址
       ● 但在遇到改变指令执行顺序的情况就会改变PC值
                                       预测 总是预测条件不满足,即继续执行分支指令的后续指令。
       • 会造成断流,从而引起控制冒险
                                         则<sup>|</sup>根据程序执行的历史情况,进行动态调整,有较高的预测准确率<sup>|</sup>
```

3. 加快和提前形成条件码。

4. 提高转移方向的猜准率。

2. 预取转移成功和不成功两个控制流方向上的目标指令。