زبان توصيف سختافزار

Hardware Description Language

عملکرد همروند و عملکرد ترتیبی

- □ عملکرد ترتیبی:
- اجرا به ترتیب از بالا به پایین
- مانند اکثر زبانهای نرمافزاری
- برای عملکرد ترتیبی، در بدنههای ترتیبی
 - process -
 - procedure
 - function -
 - 🗖 عملکرد همروند:
 - عملکرد واقعی سختافزار
 - architecture عملکرد پیشفرض در


عملکرد همروند و عملکرد ترتیبی

- 🗖 دستورهای ترتیبی:
- فقط در بدنهٔ ترتیبی
- module instantiation) ایجاد یک پودمان
 - انتساب به سیگنال
 - فرایند (process)
 - if/for generate
 - when-else -
 - with-select-when -
 - فراخوانی روال
 - فراخوانی تابع

عملکرد همروند و عملکرد ترتیبی

- 🗖 دستورهای همروند:
- -فقط در بدنهٔ همروند
 - if-then-else -
 - حلقهٔ for
 - حلقهٔ while
 - case-when -
 - فراخوانی روال
 - فراخوانی تابع

ساختارهاي منظم



:for-generate •

رای توصیف طرحهای منظم ^{۱۱}

```
entity FOUR BIT ADDER is
  port (A , B : in bit vector (3 downto 0);
         CIN : in bit;
         S : out bit vector (3 downto 0);
         COUT : out bit);
end entity FOUR BIT ADDER;
architecture STRUCT FA of FOUR BIT ADDER is
   component FULL ADDER port (X , Y , CI : in bit ; Z , CO : out bit);
   end component;
   signal C : bit vector (3 downto 1);
begin
   FAO: FULL ADDER port map (A(0), B(0), CIN, S(0), C(1));
   FA1: FULL ADDER port map (A(1), B(1), C(1), S(1), C(2));
   FA2: FULL ADDER port map (A(2), B(2), C(2), S(2), C(3));
   FA3: FULL ADDER port map (A(3), B(3), C(3), S(3), COUT);
end architecture STRUCT FA;
```

ساختارهای منظم

```
FA0: FULL_ADDER port map (A(0), B(0), CIN, S(0), C(1));
FA1: FULL_ADDER port map (A(1), B(1), C(1), S(1), C(2));
FA2: FULL_ADDER port map (A(2), B(2), C(2), S(2), C(3));
FA3: FULL_ADDER port map (A(3), B(3), C(3), S(3), COUT);
```

```
entity FOUR_BIT_ADDER is
...
end entity FOUR_BIT_ADDER;
--
architecture STRUCT_FA of FOUR_BIT_ADDER is
...
begin
    FAO: FULL_ADDER port map (A(0), B(0), CIN, S(0), C(1));
    FA3: FULL_ADDER port map (A(3), B(3), C(3), S(3), COUT);
    F: for I in 2 downto 1 generate
        FAS: FULL_ADDER port map(A(I), B(I), C(I), S(I), C(I+1));
end generate F;
end architecture STRUCT_FA;
```

ساختارهای منظم

```
FA0: FULL_ADDER port map (A(0), B(0), CIN, S(0), C(1));
FA1: FULL_ADDER port map (A(1), B(1), C(1), S(1), C(2));
FA2: FULL_ADDER port map (A(2), B(2), C(2), S(2), C(3));
FA3: FULL_ADDER port map (A(3), B(3), C(3), S(3), COUT);
```

```
entity FOUR BIT ADDER is
end entity FOUR BIT ADDER;
architecture STRUCT FOR of FOUR BIT ADDER is
signal C : bit vector (4 downto 0);
begin
   F: for I in 3 downto 0 generate
      FAS: FULL ADDER port map(A(I), B(I), C(I), S(I), C(I+1));
   end generate F;
   COUT \leq C(4);
   C(0) \le CIN;
                                            C_3
end architecture STRUCT FOR;
                                        FΑ
                                                                         CIN
```

ساختارهای منظم

:if-generate

```
FA0: FULL_ADDER port map (A(0), B(0), CIN, S(0), C(1));

FA1: FULL_ADDER port map (A(1), B(1), C(1), S(1), C(2));

FA2: FULL_ADDER port map (A(2), B(2), C(2), S(2), C(3));

FA3: FULL_ADDER port map (A(3), B(3), C(3), S(3), COUT);
```

```
entity FOUR BIT ADDER is
end entity FOUR BIT ADDER;
architecture STRUCT FOR of FOUR BIT ADDER is
   signal C : bit vector (2 downto 1);
begin
   F: for I in 3 downto 0 generate
      F IF0: if I=0 generate
         L0:FULL ADDER port map (A(0), B(0), CIN, S(0), C(1));
      end generate F IF0;
      F IF3 : if I=3 generate
         L3: FULL ADDER port map(A(3), B(3), C(3), S(3), COUT);
      end generate F IF3;
      F IF 1 2 : if I/=3 and I/=0 generate
         L 1 2: FULL ADDER port map(A(I), B(I), C(I), S(I), C(I+1));
      end generate F IF 1 2;
   end generate F;
end architecture STRUCT FOR;
```

• طراحی کلی:

- محدود نبودن به حالت خاص
 - شمارنده صفر تا n-1
 - جمع کنندهٔ n-بیتی
 - مقایسه کنندهٔ n-بیتی

طراحي به صورت کلي

• جمع کنندهٔ n-بیتی: ا با ثابتها

```
constant N : integer :=4;
entity N BIT ADDER IS
   port( A , B : in bit vector (N-1 downto 0);
        CIN: in bit;
        S : out bit vector(N-1 downto 0);
        COUT : out bit);
end entity N BIT ADDER;
architecture STRUCT FOR of N BIT ADDER is
   component FULL ADDER port (X , Y , CI : in bit ; Z , CO : out bit);
   end component;
   signal C : bit vector (N-1 downto 0);
begin
   FA1: FULL ADDER port map (A(0), B(0), CIN, S(0), C(1));
   FA N: FULL ADDER port map (A(N-1), B(N-1), C(N-1), S(N-1), COUT);
   L: for I in N-2 downto 1 generate
      FAS: FULL ADDER port map (A(I), B(I), C(I), S(I), C(I+1));
   end generate L;
end architecture STRUCT FOR;
```

- جمع کنندهٔ n-بیتی:
 - با ثابتها 🗖
 - اشكال:
- -برای هر مورد، نیاز به کامپایل مجدد
 - -برای چند مورد، نیاز به کپی کد

```
پا پارامتر generic با
entity N BIT ADDER IS
   generic (N : integer :=4);
   port(A ,B : in bit vector (N-1 downto 0);
        CIN : in bit;
        S : out bit vector (N-1 downto 0);
        COUT : out bit);
end entity N BIT ADDER;
architecture STRUCT FOR of N BIT ADDER is
   component FULL ADDER port (X , Y , CI : in bit ; Z , CO : out bit);
   end component;
   signal C : bit vector (N-1 downto 0);
begin
   FA1: FULL ADDER port map (A(0), B(0), CIN, S(0), C(1));
   FA N: FULL ADDER port map (A(N-1), B(N-1), C(N-1), S(N-1), COUT);
   L: for I in N-2 downto 1 generate
      FAS: FULL ADDER port map (A(I), B(I), C(I), S(I), C(I+1));
   end generate L;
end architecture STRUCT FOR;
. . .
begin
   INST1:N BIT ADDER generic map (8) port map (...);
   INST2:N BIT ADDER generic map (64) port map (...);
end architecture STRUCT FOR;
```

```
بدون مشخص کردن بازه درگاهها (با – چگونه اندیس حلقهٔ for-generate را بدهیم؟ – چگونه در instantiation مشخص کنیم کدام است؟ – برای سیگنالها نمی توان نامشخص گذاشت.
```

```
entity GENERAL ADDER IS
  port(A ,B : in bit vector (N-1 downto 0);
        CIN: in bit:
        S : out bit vector (N-1 downto 0);
        COUT : out bit);
end entity GENERAL ADDER;
architecture ARCH1 of GENERAL ADDER is
   component FULL ADDER port (X , Y , CI : in bit ; Z , CO : out bit);
   end component;
   signal C : bit vector (A'range);
begin
   FA1: FULL ADDER port map (A(A'low), B(A'low), CIN, S(A'low), C(A'low+1));
   FA N: FULL ADDER port map (A(A'high), B(A'high), C(A'high), S(A'high), COUT
   L: for I in high-1 downto A'low+1 generate
      FAS: FULL ADDER port map (A(I), B(I), C(I), S(I), C(I+1));
   end generate L;
end architecture ARCH1;
```

بدون مشخص کردن بازه (attribute بازه عامها (با

□ اگر درگاهها به درگاههای سطح بالاتر وصل بود چطور؟