

تراشه ها ی منطقی برنامه پذیر

بلوکهای منطقی Logic Blocks

CPLD



ساختار FPGA




انواع تراشههای برنامهپذیر

- جنبههای تفاوت:
- 🗖 فناوری برنامهریزی تراشه
- □ ساختار بلوکهای منطقی
 - 🗖 معماری اتصالات برنامه پذیر
 - ا ساختار مدار Nock ساختار مدار
 - Hard core

بلوكهاي منطقي

- بلوکهای منطقی: (LM ،LE ،CLB ،LC ،LB)
 - 🗖 خصوصیت اصلی:
- انعطاف پذیری بالا ← بتواند طیف وسیعی از عملیات منطقی را پیادهسازی کند
- کیفیت معیارهای طراحی (تأخیر، توان مصرفی و مساحت) را کاهش ندهد
 - 🗖 انواع اصلی:
 - مبتنی بر SOP
 - مبتنی بر LUT
 - مبتنی بر MUX




بلوكهاي منطقي SOP


ا FFها ممكن است قابل برنامهريزي باشند	
T/D (
ا بازنشانی همگام/ناهمگام	
اً لبهٔ فعال کلاک: بالا/پایینرونده	

بلوكهاي منطقي LUT

:LUT

- حافظهٔ 2^k خانهٔ تک بیتی FF حافظهٔ ابزار کل مدار را به Fها و LUT حافظهٔ می کند





)الف(

بلوكهاي منطقي LUT


:LUT •

- امکان پیادهسازی هر مدار ترکیبی
 - امكان پيادهسازى ثبات انتقال
- امکان پیادهسازی حافظه RAM به صورت توزیعشده 🖵

بلوكهاي منطقي MUX


:MUX •

MUX پیادهسازی هر مدار ترکیبی با □




a b F

a	b	С	F	
0	0	0	0	
0	0	1	0	
0	1	0	0	
0	1	1	1	
1	0	0	0	
1	0	1	1	
1	1	0	1	
1	1	1	1	
)الف(



بلوكهاي منطقي MUX

- :MUX •
- دو ورودی MUX پیادهسازی تابع چهار ورودی با دو سطح



بلوكهاي منطقي MUX

• بلوک منطقی نمونه

