Data Types

- انواع داده در پکیج :standard:
 - :bit_vector , bit □
 - :integer 🔲
 - برای کارهای محاسباتی صحیح

```
type integer is range -2147483647 to 2147483647;
```

- :boolean 🚨
- برای کارهای منطقی و شرطها(مانند گزارههای منطقی، مقایسه)

type boolean is (false, true);

:character

```
type CHARACTER is (
NUL, ..., CR, ..., ESC, ...
' ', '!', '"', '#', '$', '&', ...,
'0', '1', '2', ...,
'A', 'B', 'C', );
```

:string \square

```
type STRING is array (POSITIVE range <>) of CHARACTER;
```

- در میان دو گیومه: "myFile.txt" -

:real \square

- برای کارهای محاسباتی با اعداد حقیقی

:time ---

برای توصیف تأخیر اجزای مدار، تولید شکل موج

```
type TIME is range
implementation_defined
units
fs; -- femtosecond
ps = 1000 fs; -- picosecond
ns = 1000 ps; -- nanosecond
us = 1000 ns; -- microsecond
ms = 1000 us; -- millisecond
sec = 1000 ms; -- second
min = 60 sec; -- minute
hr = 60 min; -- hour
end units;
```

```
    حقت شبیهسازی: fs
    تقسیم دو time
    جمع و تفریق دو time
    ضرب دو time
```

```
variable T1, T2: time := 10 ns;
...
wait for T1;
...
wait for T1 * 1.2;
...
if T2/T1 > 2 then ...
```

- بررسی نوع (type checking): 🖵
- زبان VHDL: بررسی دقیق هماهنگی نوع دادهها
 - → پیغام خطا
 - تبدیل نوع (casting) برای انواع با رابطهٔ نزدیک

```
signal S1: integer;
variable v1: real;
v1 := (real) s1;
```

- integer, real -
- دو نوع آرایه که محتوای آنها از یک نوعند و تعداد عناصر و محدودهٔ اندیس آنها یکسان است.

انواع تعریف شده توسط کاربر:

```
type OPCODE is (STA, LDA, ADD, SUB, AND, NOP, JMP, JSR);
type MODE is range 0 to 3;
type ADDRESS is bit_vector (10 downto 0);
```

تعریف زیرنوع (subtype):

```
subtype MY_BYTE is bit_vector (31 downto 0);
subtype positive is integer range 0 to integer/high;
```

- سازگار با نوع پایهشان

- :bit •
- □ ۲ مقدار
- :std_ulogic
 - 🗖 ۹ مقدار
- std_logic_1164 در پکیج

• دو درایور همزمان برای یک سیگنال:

غیرمجاز در حالت معمول− در یک بدنهٔ همروند

```
architecture ARCH1 ...
    signal S1 : std_logic;
    :
begin
    S1 <= '0';
    :
    S1 <= '1'; --Wrong! More than one driver for S1!
    :
end architecture ARCH1;</pre>
```

نوع دادهٔ std_logic • دو درایور همزمان برای یک سیگنال:

غیرمجاز در حالت معمول− در دو بدنهٔ همروند

```
architecture ARCH2 ...
    signal S1 : std_ulogic;
    :
begin
    :
    AND1: ANDGATE port map(A1,B1,S1);
    :
    AND2: ANDGATE port map(A2,B2,S1);
    :
end architecture ARCH2;
```

و درایور همزمان برای یک سیگنال:

- عیرمجاز در حالت معمول
 - در دو بدنهٔ همروند

```
architecture ARCH2 ...
   signal S1 : std ulogic;
begin
    process (...)
      S1 \leq A;
    end process;
 process (...)
      S1 \leq B;
    end process;
end architecture ARCH2;
```

- دو درایور همزمان برای یک سیگنال:
 - 🗖 گاهی لازم است:
 - گذرگاه مشترک
- دو پودمان که در هر لحظه یک حتماً Hi-Z است
 - open-drain مدارهای -
 - wired-OR นู wired-AND -
 - Resolved data types
 - :std_logic •
 - std_ulogic ی از Subtype □
 - 🗖 همان ۹ مقدار

• نحوهٔ resolveکردن: □ متقارن ← خاصیت جابجایی

	U	X	0	1	Z	W	L	н	-
U	U	U	U	U	U	U	U	U	U
Х	U	Х	Χ	Х	X	Х	Χ	X	Х
0	U	Х	0	Х	0	0	0	0	Х
1	U	Х	Х	1	1	1	1	1	Х
Z	U	Х	0	1	Z	W	L	Н	Х
W	U	Х	0	1	W	W	W	W	Х
L	U	Х	0	1	L	W	L	W	Х
Н	U	Х	0	1	Н	W	W	Н	Х
-	U	Х	X	Х	Х	Х	X	X	Х

```
library IEEE;
use IEEE.std_logic_1164.all;
```

std_ulogic_vector estd_logic_vector •

- همهٔ عملگرهای bit_vector در پکیج تعریف شده 🗖
 - توابع تبديل bit به std_(u)logic و بالعكس □
 - توابع تبدیل بردارهای آنها به هم

• عملگر AND

AND	U	Х	0	1	Z	W	L	Н	-
U	'U'	'U'	'0'	'U'	'U'	'U'	'0'	'U'	'U'
X	'U'	'X'	'0'	'X'	'X'	'X'	'0'	'X'	'X'
0	'0'	'0'	'0'	'0'	'0'	'0'	'0'	'0'	'0'
1	'U'	'X'	'0'	'1'	'X'	'X'	'0'	'1'	'X'
Z	'U'	'X'	'0'	'X'	'X'	'X'	'0'	'X'	'X'
W	'U'	'X'	'0'	'X'	'X'	'X'	'0'	'X'	'X'
L	'0'	'0'	'0'	'0'	'0'	'0'	'0'	'0'	'0'
Н	'U'	'X'	'0'	'1'	'X'	'X'	'0'	'1'	'X'
-	'U'	'X'	'0'	'X'	'X'	'X'	'0'	'X'	'X'

- std_logic e std_ulogic
 - □ ترجیح std_logic مگر آنکه:
 - سرعت شبیه سازی مهم باشد
- بخواهیم عمداً چنددرایوری را گزارش دهد.

- زيرنوعهاي std_logic
 - X01 🔲
 - X01Z □
 - UX01 📮
 - UX01Z □

unsigned e signed

• کارهای محاسباتی (جمع، مقایسه) □ با bit_vector و std_logic_vector غيرمجاز • کارهای رشتهبیتی (شیفت، AND) با integer غيرمجاز 🖵 unsigned 9 signed • numeric_bit يكيج □ • توابع تبديل: to_integer

□ to_unsigned, to_signed \bigsigned

unsigned e signed

```
library IEEE;
use IEEE.std_logic_1164.all;
use IEEE.numeric_std.all;
:
    signal S1, S2, S3: signed;
:
        S3 <= S1 + S2;
        if (S1 < S2) then ...;
        :
        S3 <= S1 rol 5;
        :</pre>
```

std_logic_(un)signed

• دو پکیج دیگر:

- عملگرهای ریاضی روی std_logic تعریف شده

```
library IEEE;
use IEEE.std_logic_1164.all;
use IEEE.std_logic_signed.all;
:
    signal S1, S2, S3: std_logic_vector(31 downto 0);
:
    S3 <= S1 * S2;
:</pre>
```

• تعریف نوع آرایه:

```
type ARR_T is array (31 downto 0) of integer;
:
signal SA : ARR_T;
```

□ اندیس غیر صحیح (شمارشی)

```
type BCD_COUNT is (thousand, hundred, ten, one);
type BCD_ARR is array(BCD_COUNT) of integer range 0 to
4;
    :
    signal S_BCD_A : BCD_ARR := (7,5,4,2);
    :
    begin
    :
    S_BCD_A(thousand) <= 9;
    S_BCD_A(hundred to one) <= (2,3,8);
    :
end ...;</pre>
```

• آرایه چندبعدی:

راه اول


```
type ROW BYTE is array (7 downto 0) of bit;
type RAM100 is array (1 to 100) of ROW_BYTE;
signal RAM SIG : RAM100;
```

Dam = = = (1)				1		-	
Ram_sig(1)							
Ram_sig(2)							
Ram_sig(3)							
Ram_sig(4)							
				•			
				:			
				•			
				·			
				•			
				•			
				•			
				•			
	l 1	1	1				

Ram_sig(100)

• آرایه چندبعدی: ا راه دوم

```
type RAM100_2D is array (1 to 100)(7 downto 0) of bit;
signal RAM SIG2D : RAM100 2D;
```



• آرایه چندبعدی:

دسترسی به یک سطر و عنصر در حالت اول \Box

```
RAM_SIG(2) <= ('1', '1', '0', '1', '0', '0', '1', '1');
RAM_SIG(2)(5) <= '0';
```

□ دسترسی به یک سطر و عنصر در حالت دوم

```
RAM_SIG(2) <= ('1', '1', '0', '1', '0', '0', '1', '1');
RAM_SIG2D(2,5) <= '0';
```

• سنتز کننده:

معمولاً تا دو بعدی را میپذیرند

:Array aggregation •

```
signal S1, S2, S3, S4 : bit;
signal S_ARR1 : bit_vector(3 downto 0);
begin
    :
    (S1, S2, S3, S4) <= S_ARR1;
    S_ARR1 <= (S1, S2, S3, S4);
    (S1, S2, S3, S4) <= "1001";
    S_ARR1 <= (3 => '1', 2 downto 1 => '0', others => '1');
    :
end ...;
```

```
S_ARR1 <= (others => '0');
```

رکوردها عریف و استفاده از نوع رکورد: •

```
type OP CODE is (LOAD, STORE, ADD, CONVERT, SUBTRACT, JUMP);
type REGISTER is range 0 to 7;
type ADDRESS is bit vector(6 downto 0);
type INSTRUCTION is record
   OC : OP CODE;
   REG1 : REGISTER;
   REG2 : REGISTER;
   ADDR : ADDRESS;
end record;
type INST ARR is array (0 to 1023) of INSTRUCTION;
   signal INST MEMORY : INST ARR;
   INST MEMORY(1).OC <= ADD;</pre>
   INST MEMORY(1).REG1 \leq 0;
   INST MEMORY(1).REG2 <= 1 ;</pre>
   INST MEMORY(1).ADDR <= "1100000";</pre>
```

ركوردها

• تعریف نوع رکورد:

Instr_memory(0)

Instr_memory(1)

ос	reg1	reg2	addr
•	•	:	
			:
	•		:
			•
	•	•	
:	:		

Instr_memory(1023)

ركوردها

:Record aggregation •

Positional association

Named association

```
INST_MEMORY(1) <= (ADD, 0, 1, "1100000");
INST_MEMORY(1) <= (REG1 => 0, REG2 => 1, ADDR => ((6 downto 5) => '1', others => '0'), OC => ADD);
```