تراشه ها ی منطقی برنامه پذیر

• گزینههای تولید محصول دیجیتال با کاربرد خاص:

طراحی ASIC و ارسال به کارخانه ساخت تراشه

طراحی FPLD و خرید تراشه

- زمان طراحی و پیادهسازی:
  - :ASIC 🗆
- طراحی و و شبیه سازی با ابزارها: چند هفته و ماه
  - پیادهسازی: چند ماه
    - :FPLD  $\square$
- طراحی و و شبیه سازی با ابزارها: چند روز و هفته
  - پیادهسازی: چند ثانیه و دقیقه
    - نتيجه:
    - FPLD :برای کاربردهای رقابتی □

- سرعت کار مدار:
- :FPLD •
- سوييچهاي قابل برنامهريزي
  - سیمهای بیش از لزوم
    - مدارهای برنامهپذیر
      - در گذشته:
    - ASIC برابر کندتر از
      - اکنون:
      - 🗖 ۳ تا ۴ برابر

- مساحت (چگالی) مدار: مقدار مدار منطقی در واحد سطح FPLD:
  - سوييچهای قابل برنامهريزی
    - مدارهای برنامهپذیر
    - حافظهٔ نگهداری برنامه
      - ASIC تا ۴۰ برابر ۲۰ 🗖

- توان مصرفی:
- :FPLD 🚨
- حافظهٔ نگهداری برنامه
- سوییچهای قابل برنامهریزی
  - سیمهای بیش از لزوم
    - مدارهای برنامهپذیر
- حدود ۱۰ برابر مصرف بیشتر از ASIC □
  - نتیجه:
  - □ کاربردهای باتری دار و همراه: ASIC بهتر

- ساخت نمونه اولیه محصول:
- برای تست و ارزیابی محصول (تراشه در کنار سایر بخشها)
  - :ASIC 🗆
- چند ماه (اگر کار نکند یا بد کار کند، دوباره و چندباره)
  - :FPLD 🚨
- به سرعت در آزمایشگاه (یا حداکثر پس از چند روز برای آماده شدن بورد)
  - هزينه کم تکرار
    - نتيجه:
- FPLD حتی در کاربردهای حساس به توان و سرعت، مرحلهٔ نمونهسازی با  $\Box$

#### • هزينهٔ آزمون:

- فرق آزمون (test) با درستی سنجی (verification)

#### :ASIC 🗆

- به ازای هر طرح، تست همهٔ تراشهها
  - به ازای هر طرح، آزمونپذیر کردن

#### :FPLD •

- همهٔ تراشهها تست شدهاند

- هزینهٔ مهندسی غیرتکراری: مستقل از تعداد تراشه
  - :ASIC
  - طراحی و درستی سنجی
    - -سیلیکون مصرفی
  - ساخت نقابهای چینش
    - بستهبندی
      - آزمون
      - :FPLD 📮
  - طراحی و درستی سنجی
    - نتيجه:
- برای تعداد کم (تا چند هزار)، ASIC بسیار گران 🗖