
چرخهٔ طراحی با PLD



```
process (CUR, D, P)
begin
   case CUR is
       when START =>
          if (D, P) = "00" then
              NEXT <= START;</pre>
          elsif (D, P) = 01'' then
              NEXT <= FULL;</pre>
          elsif (D, P) = 10'' then
              NEXT <= P200;
          end if:
       when P200 \Rightarrow
          if (D, P) = "00" then
              NEXT <= P200;
          elsif (D, P) = "01" then
              NEXT <= FULL;</pre>
          elsif (D, P) = 10'' then
              NEXT <= P400;
          end if:
       when P400 \Rightarrow
          if (D, P) = "00" then
              NEXT <= P400;
          else
              NEXT <= FULL;</pre>
          end if:
       when FULL =>
          NEXT <= START;</pre>
end process;
```

زبان توصیف سختافزار


- پردازش آسان
 - استاندارد 🖵

- VHDL-
- Verilog-
- SystemC-
 - AHDL-

...-

• سنتز:







- فلیپ فلاپها + معادلات بولین مدارهای ترکیبی
 - technology) نگاشت فناوری (mapping
 - بهینهسازی مدار \square

سنتز:

- 🗖 تولید مدار
- فلیپ فلاپها + معادلات بولین مدارهای ترکیبی
- technology) نگاشت فناوری (mapping
- تبدیل معادلات بولین به منابع سختافزاری موجود در تکنولوژی
 - بهینهسازی مدار lacksquare



سنتز و نگاشت فناوری





logic + layout synthesis


خروجی سنتز:


- تت لیست مدار بر حسب اجزای موجود در تراشه
- چه اجزایی و نحوهٔ اتصال آنها (به هم و به پورتها)


خروجي ابزار سنتز













- مسیریابی (routing):
- تعیین مسیر برای اتصالات
- تعیین قطع یا وصل بودن سوییچها
- تلاش برای تکمیل مسیریابی همهٔ اتصالات




logic + layout synthesis

- مسیریابی (routing):
- خروجی مسیریابی: bitstream




- چرخهٔ طراحی:
- نیاز به تکرار زیاد






Productivity Gap



- تکنولوژی ساخت:
- □ قانون مور: هر ۱۸ تا ۲۴ ماه: مقدار سختافزار در واحد سطح: دو برابر
 - محورهای عمودی: لگاریتمی

- و توانایی طراحان:
- سرعت پیشرفت کمتر

Productivity Gap



۳ میلیارد ترانزیستور

۱۵۰۰ نفر برای ۴۰ ماه

بهرهوری: ۵۰،۰۰۰ ترانزیستور بر نفر –

- اوایل دههٔ ۱۹۸۰:
- ۱۰،۰۰۰ ترانزیستور
 - ۱۰۰ نفر –ماه
- بهرهوری: ۱۰۰ ترانزیستور بر نفر–ماه
- پیچیدگی تراشه: ۰۰،۰۰۰ برابر
 - بهرهوری: ۲۰۰ برابر

Productivity Gap

• منحنی واقعی تر: زیگزاگ

