

# طراحى خودكار مدارهاى ديجيتال

بسمه تعالى

نیمسال دوم ۱۳۹۴

تمرین دوم




دانشگاه صنعتی امیرکبیر

#### تاریخ تحویل ۱۳۹۵/۰۲/۲۱

حل سوال ۱ تا ۳ به صورت اختیاری است و نیازی به تحویل آنها نیست (به حل این سوالات نمرهای تعلق نميگيرد).

NRZ(non return to zero) پیاده سازی نمایید که کدینگ (VHDL) طراحی و با را به کدینگ Manchester تبدیل نماید.





# طراحى خودكار مدارهاى ديجيتال

#### نيمسال دوم ۱۳۹۴






دانشگاه صنعتی امیرکبیر

#### تاریخ تحویل ۱۳۹۵/۰۲/۲۱

۲. فرض کنید برای ساختن یک شمارنده با clock-enable از کد زیر استفاده شده است. به نظر شما کدام قسمت می تواند مشکل ایجاد کند. چگونه می توان کد را تغییر داد به طوری که مشکل گفته شده حل شود همچنین فضای استفاده شده کمتر باشد و latch ناخواسته نداشته باشیم.

```
enabled_clock <= clock and enable;</pre>
process (enabled_clock)
begin
if RISING_EDGE(enabled_clock) then
  count <= count + 1;</pre>
 end if;
end process;
```





## طراحی خودکار مدارهای دیجیتال

نیمسال دوم ۱۳۹۴


تمرین دوم



دانشگاه صنعتی امیرکبیر

#### تاریخ تحویل ۱۳۹۵/۰۲/۲۱

### ۳. فرض کنید میخواهیم مدار شکل زیر را بسازیم.



برای این کار از کد زیر استفاده می کنیم.

```
architecture synth of arithmetic is
 use ieee.std_logic_1164.all;
 use IEEE.numeric_std.all;
 signal a, b : std_logic_vector (7 downto 0);
 signal c : std_logic;
begin
 compare_add: process (a, b, c)
  variable s : Unsigned (7 downto 0);
 begin
  if (a > b) then
   s := s + 1;
  end if;
  if (c = '1') then
  s := s + 1;
  end if;
 end process;
end synth;
```



### طراحی خودکار مدارهای دیجیتال نیمسال دوم ۱۳۹۴



تمرین دوم

دانشگاه صنعتی امیرکبیر

#### تاریخ تحویل ۱۳۹۵/۰۲/۲۱

آیا توصیف بالا باعث ایجاد مدار مورد نظر می شود؟ اگر خیر، اولاً مدار تولید شده را بکشید و سپس کدی ارائه کنید که مدار اولیه را تولید کند. (راهنمایی: مدار اولیه را می توانید بدون استفاده از i f -el se تولید کنید. برای این کار می توان عملکر "> " را overload کرد تا به جای std\_logic ،boolean بر گرداند و سپس از نتیجه ی آن برای جمع استفاده می کنیم.)

#### حل سوالات ۴ تا ۸ اجباری بوده عدم تحویل هر کدام موجب کسر نمره خواهد شد.

۴. قطعه کدهای زیر را درنظر گرفته و بگویید که چه اشکالاتی در آنها وجود دارد و چه اثراتی
 در عمل کرد هر مدار خواهد داشت. به چه روشهایی می توان آنها را بر طرف کرد؟

library IEEE;
use IEEE.STD\_LOGIC\_1164.ALL;
entity logic1 is
 Port ( A,B,C : in std\_logic;
 F : out std\_logic);
end logic1;
architecture Behavioral of logic1 is
begin
process(A,B,C)
begin
if A = '1' then
F<= '1';

-----1

elsif B = '1' and C = '1' then

F <= '0';
end if;
end process;
end Behavioral;</pre>



دانشكده مهندسي كامپيوتر

#### بسمه تعالى

### طراحى خودكار مدارهاى ديجيتال

#### نیمسال دوم ۱۳۹۴

تمرین دوم



دانشگاه صنعتی امیرکبیر

#### تاریخ تحویل ۱۳۹۵/۰۲/۲۱

```
-- next state logic for a FSM
process (state, a, b, c, d, e)
begin
 case state is
 when IDLE =>
  if a = 0 then
   next state <= INITIAL;</pre>
  end if;
 when INITIAL =>
  if a = '1' then
   next_state <= ERROR_FLAG;</pre>
  else
   next state <= SCANNING;</pre>
  end if;
 when SCANNING =>
  if b = '1' then
   next state <= LOCKED;</pre>
  elsif b = '0' then
   if c = '0' then
    next_state <= TIME_OUT;</pre>
    next state <= RELEASE;</pre>
   end if;
  else
   next state <= CAPTURE;</pre>
  end if;
 when CAPTURE =>
  next state <= ...
 when LOCKED =>
  next state <= ...
 when TIME OUT =>
  next state <= ...
 when RELEASE =>
  next state <= ...
 when ERROR FLAG =>
  next state <= some function(a, d, e);</pre>
 end case;
end process;
```



## طراحی خودکار مدارهای دیجیتال

نیمسال دوم ۱۳۹۴

تمرین دوم



دانشگاه صنعتی امیرکبیر

#### تاریخ تحویل ۱۳۹۵/۰۲/۲۱

۵. در کدام قسمت کد زیر transparent latch ایجاد می شود؟ کد را به نحوی تغییر دهید که از این مورد جلوگیری کند.

```
process (sel, sel_2, sel_3, a, b)
begin
 if sel = '1' then
 f <= a;
  if sel_2 = '1' then
   g <= not a;
  else
   g <= not b;
   if sel_3 = '1' then
    g <= a xor b;
   end if;
  end if;
 else
  if sel_2 = '1' then
   g <= a and b;
  else
   if sel_3 = '1' then
    g <= a nand b;
   end if;
  end if;
  f <= b;
 end if;
end process;
```



## طراحی خودکار مدارهای دیجیتال

#### نیمسال دوم ۱۳۹۴





دانشگاه صنعتی امیرکبیر

#### تاریخ تحویل ۱۳۹۵/۰۲/۲۱

 الف) توضیح دهید سیگنالها و متغیرهای یک پراسس در هنگام سنتز در چه صورتی به حافظه تبدیل می شوند.

ب) کد زیر را در نظر بگیرید و بگویید چه تعداد FF تولید خواهد شد.

```
Library IEEE;
use IEEE.Std_Logic_1164.all;
entity COUNTER is
port ( CLK : in std_ulogic;
Q: out integer range 0 to 15);
end COUNTER;
architecture Behavior of COUNTER is
signal COUNT: integer range 0 to 15;
begin
process (CLK)
begin
if CLK'event and CLK = '1' then
if (COUNT >= 9) then
COUNT <= 0;
else
COUNT <= COUNT +1;
end if;
end if;
end process;
Q <= COUNT;
end Behavior;
```



## بسمه تعالی طراحی خودکار مدارهای دیجیتال

#### نیمسال دوم ۱۳۹۴





دانشگاه صنعتی امیرکبیر


#### تاریخ تحویل ۱۳۹۵/۰۲/۲۱

پ) قطعه کد زیر را در نظر بگیرید و تعداد رجیستر های ساخته شده در هر کدام را بدست آورید (فرض کنید کدها بخشی از یک پراسس هستند که در ابتدای آن، با دستور wait لبهٔ فعال کلاک چک شده است).

for I in 0 to 7 loop
 V := V and INPUT(I);
end loop;

راهنمایی: برای بررسی دقیق این کد، حلقه را باز کنید (تکرار دستور انتساب به تعداد هشت بار).

با استفاده از generic یک شمارنده ی حلقوی n بیتی (Ring Counter) پیادهسازی کنید (مدار این شمارنده به صورت زیر است ولی شما توصیف آن را در سطح RTL و قابل سنتز بنویسید).





## طراحی خودکار مدارهای دیجیتال

#### نيمسال دوم ۱۳۹۴





دانشگاه صنعتی امیرکبیر

#### تاریخ تحویل ۱۳۹۵/۰۲/۲۱

۸. فرض کنید که طراح کد زیر قصد طراحی یک D flip flop با یک ریست active low سنکرون و
 یک ریست آسنکرون active high را داشته است.

در صورت وجود error در کد زیر آن ها را بیان نمایید و توضیح دهید که چه اثر نامطلوبی بر سیستم می گذارد و در نهایت کد را اصلاح نمایید.

```
signal a, b, c, d, e: std_ulogic;
process(a, b, c, d)
begin

if a = '0' then

d <= '0';
elsif b = '1' and b'event then

d <= c;
end if;
if e = '1' then

d <= '1';
end if;
end process;
```



# طراحی خودکار مدارهای دیجیتال

نيمسال دوم ۱۳۹۴

تمرین دوم



دانشگاه صنعتی امیرکبیر

#### تاریخ تحویل ۱۳۹۵/۰۲/۲۱

#### حل سوال ۹ اختیاری بوده و تحویل آن نمره اضافه خواهد شد.

۹. یک دستگاه خرید خودکار یا ۳ نوع سکه کار میکنید. و در هر یار وارد شدن سکه په دستگاه سیگنال coin in یکبار یک میشود و سیگنال سکه مورد نظر در حالت ۱ و بقیه سکهها در حالت ۱۰ است. می خواهیم ما ژولی پیاده کنیم که ابتدا چند سکه از کاربر دریافت کند سیس هنگام یک شدن سیگنال buy in عملیات خرید را انجام دهد (قیمت کالا از طریق سیگنال price مشخص می شود). و بقیه ی یول کاربر را به او بازگرداند (با حداقل تعداد سکه ممکن). کد VHDL را برای این طرح بنویسید و دنبالیه بیتی (bitstream) را با هدف حداکثر سرعت کار مدار برای آن تولید کنید.

سپس با استفاده از امکانات ابزارهای سنتز و جایابی و مسیریابی، سعی کنید این طرح را با هدف توان مصرفی کم پیادهسازی کنید. نتایج را با (الف) مقایسه کنید و توضیح دهید.

```
entity vending machine is
port(
   coin in: in std logic,
   coin in 1: in std logic,
   coin in 10: in std logic,
   coin in 100: in std logic,
   buy in: in std logic,
   price: in std logic vector(7 downto 0),
   coin return: out std logic,
   coin return 1: out std logic vector(7 downto 0),
   coin return 10: out std logic vector(7 downto 0),
coin return 100 : out std logic vector(7 downto 0));
end entity;
```



## دانشکده مهندسی کامپیوتر

#### بسمه تعالى

## طراحی خودکار مدارهای دیجیتال نیمسال دوم ۱۳۹۴

تمرین دوم



دانشگاه صنعتی امیرکبیر

تاریخ تحویل ۱۳۹۵/۰۲/۲۱