ماشين حالت متناهي ايمن

Safe FSM

FSM ايمن

STATE0: 000

STATE1: 001

STATE2: 010

STATE3: 011


STATE4: 100

• اغتشاش در سیستم:

→ رفتن به حالات اضافی

□ بد اقبالی: در STATE5، بیت وسطی

۱ شود



FSMايمن

- کد حالت ترتیبی:
- برای N_s حالت:
- $N_{\rm e}=N_{\rm s}$ $2^{\lceil\log_2^{\rm Ns}\rceil}$: تعداد حالات اضافی: -

```
architecture ARCH of ENTY is
   type STATE TYPE is (START, S1, S2, S3, S4, S5);
   signal STATE: STATE TYPE;
   process (CLK, RESET)
   begin
      if rising edge(CLK) then
         if RESET = '1' then
            STATE <= START;
         else
            case STATE is
               when START =>
                  if (INPUTS = ...) then
                      STATE <= ...
                  else
                      STATE <= ...;
                  end if:
               when S5 =>
                  if (INPUTS = ...)
                      STATE <= ...;
                  else
                      STATE <= ...;
                  end if:
               when others =>
                  STATE <= START;
         end if:
      end if:
   end process;
end architecture;
```

حالات اضافی راه اول: when others:

برخی ابزارها others را بیمورد میبینند - ← حذف میکنند!

```
architecture ARCH of ENTY is
   type STATE TYPE is (START, S1, S2, S3, S4, S5,
DUMMY1, DUMMY2);
   signal STATE: STATE TYPE;
   process (CLK, RESET)
   begin
      if rising edge(CLK) then
         if RESET = '1' then
            STATE <= START;
         else
            case STATE is
               when START =>
                  if (INPUTS = ...) then
                      STATE <= ...
                  else
                      STATE <= ...:
                  end if:
               when S5 =>
                  if (INPUTS = ...)
                      STATE <= ...;
                  else
                      STATE <= ...;
                  end if:
               when others =>
                  STATE <= START;
         end if:
      end if;
   end process;
end architecture;
```

حالات اضافی راه دوم: حالات ساختگی:

others دیگر بیمورد نیست.

□ تعداد حالات ساختگی میتواند زیاد باشد.

- برای ۱۸ حالت اصلی؟

hot?

```
architecture ARCH of ENTY is
subtype STATE TYPE is std logic vector (2 downto 0);
   signal STATE: STATE TYPE;
   constant START: STATE TYPE := "000";
   constant S1: STATE TYPE := "001";
   constant S2: STATE TYPE := "010";
   constant S3: STATE TYPE := "011";
   constant S4: STATE TYPE := "100";
   constant S5: STATE TYPE := "101";
  process (CLK, RESET)
   begin
      if rising edge(CLK) then
         if RESET = '1' then
            STATE <= START;
         else
            case STATE is
               when S5 =>
                  if (INPUTS = ...)
                     STATE <= ...;
                  else
                     STATE <= ...;
                  end if:
               when others =>
                  STATE <= START;
         end if:
      end if:
   end process;
end architecture;
```

حالات اضافی راه سوم: انتساب دستی:

uthers دیگر بیمورد نیست.

🗖 کار طراح بیشتر

🗖 نیاز به تغییر در کد و كاميايل مجدد

حالات اضافي

- است \leftarrow در بهینهسازی، حذف others کاهی ابزار میفهمد حالات others حالت اضافی است میکند.
 - به ابزار بفهمانید که FSM ایمن باشد و حالت $\mathsf{recovery}$ را تعیین کنید.

```
attribute safe implementation: string;
attribute safe implementation of STATE is "yes";
type STATE TYPE is (START, S1, S2, S3, S4, S5, RECOVERY);
attribute safe recovery state: string;
attribute safe recovery state of STATE: signal is "RECOVERY";
process (...)
begin
   case STATE is
      when START =>
      when RECOVERY =>
         STATE <= START;
   end case;
end process;
```

اشتراک منابع در FSM

- اشتراک منابع (resource sharing):
 - برای صرفهجویی در سختافزار

```
process (STATE, A, B)
begin
case STATE is
      when STO => ...
      when ST1 =>
         if (A >= 0) then
          NEXT STATE <= ST2;
          Z \leq A + B:
         else
          NEXT STATE <= ST1;
          Z \le A - B:
         end if;
      when ST2 =>
         NEXT STATE <= ST3;
         if (B > A) then
         Z \leq A + B;
         else
         Z \leq A - B;
         end if:
      when ST3 =>
```

```
process (STATE, A, B)
 variable TEMP1: unsigned (7 DOWNTO 0)
variable TEMP2: unsigned (7 DOWNTO 0);
begin
   TEMP1 := A + B;
   TEMP2 := A - B;
   case STATE is
      when STO => ...
      when ST1 =>
         if (A >= 0) then
            NEXT STATE <= ST2;
            Z \leq TEMP1;
         else
            NEXT STATE <= ST1;
            Z \leq TEMP2
         end if;
      when ST2 =>
         NEXT STATE <= ST3;
         if (B > A) then
            Z \leq TEMP1:
         else
            Z \leq TEMP2;
         end if:
      when ST3 =>
```

• •

گزارش ابزار سنتز

• گزارش از سنتز FSM


```
* HDL Synthesis *
Synthesizing Unit <fsm 1>.
Found 1-bit register for signal <outp>.
Found 2-bit register for signal <state>.
Found finite state machine <FSM 0> for signal <state>.
| States | 4 |
| Transitions | 5 |
  Inputs | 1 |
| Outputs | 2 |
| Clock | clk (rising edge) |
| Reset | reset (positive) |
| Reset type | asynchronous |
| Reset State | s1 |
| Power Up State | s1 |
| Encoding | gray |
  Implementation | LUT |
```

گزارش ابزار سنتز


• گزارش از سنتز FSM

تولید خروجیها در FSM

• مدل کلی **FSM**



• مدل مدودف (Medvedev)



outputs = f_o (cur_state) = cur_state

- مدل مدودف (Medvedev):
 - مزیت:
 - آماده شدن سریع خروجیها
 - - تأخير = ؟
- □ برای ماشین مور، باید کدگذاری حالات به درستی انجام شود.
 - ممكن است تعداد FF بيشتر بخواهد

• مدل مدودف (Medvedev): مثال



حالت جاری	کد حالت جاری (ترتیبی)	خروجيها
جاری	(ترتیبی)	Z3Z2Z1
	S2S0	
ST0	000	000
ST1	001	100
ST2	010	110
ST3	011	000
ST4	100	100
ST5	101	000
ST6	110	111
ST7	111	000

حالت	کد مدودف	خروجیها
حالت جاری	S2S1S0	Z3Z2Z1
ST0	000	000
ST1	100	100
ST2	110	110
ST3	000	000
ST4	100	100
ST5	000	000
ST6	111	111
ST7	000	000


• مدل مدودف (Medvedev): مثال



حالت	کد مدودف	خروجىها
حالت جاری	S2S1S0	·Z3Z2Z1
ST0	000	000
ST1	100	100
ST2	110	110
ST3	000	000
ST4	100	100
ST5	000	000
ST6	111	111
ST7	000	000


حالت جاری	کد مدودف	خروجيها
	S4S3S2S1S0	Z3Z2Z1
ST0	00000	000
ST1	100x0	100
ST2	110xx	110
ST3	00001	000
ST4	100 x1	100
ST5	00010	000
ST6	111xx	111
ST7	00011	000

• تولید خروجیها به صورت ثبت شده (مدل اول)



- تولید خروجیها به صورت ثبت شده:
 - مزیت:
 - تغییر خروجیها همگام با کلاک
 - اشكال:
 - عقب افتادن خروجی به اندازهٔ یک سیکل ساعت
 - در بعضی از کاربردها عیبی ندارد
 - راه حل؟

• تولید خروجیها به صورت ثبت شده (مدل دوم)



• تولید خروجیها به صورت ثبت شده (مدل دوم):

اشکال:

- تأخیر بیشتر مدار ترکیبی بین FFها
- مخصوصاً اگر باعث شود تعداد logic blockها بیشتر شود
 - ممكن است مشكلي نباشد

```
process(CLK)
begin
  if rising_edge(CLK) then
    if RESET = '1' then
        CUR_STATE <= RST_ST;
        OUTPUTS <= "00...0";
  else
        CUR_STATE <= NEXT_STATE;
        OUTPUTS <= OUTPUTS_Q;
  end if;
  end if;
end process;</pre>
```

```
process (CUR_STATE, INPUTS)

begin

OUTPUTS_Q توصیف مدار ترکیبی و تولید خروجیها در

end process;
```

```
process(CLK)
  begin
    if wising_edge(CLK) then
       if RESET = '1' then
            OUTPOTS <= "00...0";
       else
            OUTPUTS <= OUTPUTS_Q;
       end if;
    end process;</pre>
```

• توصيف مدل اول:

```
process(CUR STATE, INPUTS)
  begin
     case CUR STATE is
        when RST ST =>
           if (INPUTS = ...) then
              NEXT STATE <= ...
           else
              NEXT STATE <= ...;
           end if:
        when ST1 =>
           if (INPUTS = ...)
              NEXT STATE <= ...;
           else
              NEXT STATE <= ...;
           end if:
        when ...
  end process;
```

```
process(CLK)
begin
  if rising_edge(CLK) then
    if RESET = '1' then
        CUR_STATE <= RST_ST;
        OUTPUTS <= "00...0";
  else
        CUR_STATE <= NEXT_STATE;
        OUTPUTS <= OUTPUTS_Q;
  end if;
  end if;
end process;</pre>
```

```
process (NEXT_STATE , INPUTS)
begin
OUTPUTS_Q توصیف مدار ترکیبی و تولید خروجیها در
end process;
```

و توصيف مدل دوم:

```
process(CUR STATE, INPUTS)
 begin
     case CUR STATE is
        when RST ST =>
           if (INPUTS = ...) then
              NEXT STATE <= ...
           else
              NEXT STATE <= ...;
           end if:
        when ST1 =>
           if (INPUTS = ...)
              NEXT STATE <= ...;
           else
              NEXT STATE <= ...;
           end if:
        when ...
  end process;
```

- Preset ₉ Reset •
- □ شروع سیستم از یک حالت اولیهٔ مشخص ___
 - مثلاً همهٔ FFها صفر
- □ نیاز به همزمانی دریافت توسط همهٔ FFها
- از خط reset سراسری در PLDها با skew کم استفاده کنید

- Reset همگام یا ناهمگام؟
- اگر نمیدانید کدام برای سیستم شما بهتر است، با همگام شروع کنید (اگر لازم شد، ناهمگام)
 - 🗖 مزایای همگام:
 - − همهٔ سیستم با کلاک همگام است ← درک و اشکالزدایی آسان تر
 - با glitch روى خط reset كل سيستم بازنشاني نمي شود.
 - شبیه سازهای cycle-based آنها را می فهمند.

- Reset همگام یا ناهمگام؟
 - □ مزایای ناهمگام:
 - عدم نیاز به انتظار برای لبهٔ کلاک
- گاهی کلاک بخشهایی را غیرفعال می کنند (صرفهجویی در توان)
 - ← → کنترل روی زمان reset کردن از بین نمی رود.
- برای reset همگام باید پهنای پالس به اندازهٔ کافی بزرگ شود

synchronizer •

- غیرفعال کردن Reset ناهمگام باید همگام شود 🖵
- احتمال تخلف محدودیتهای set-up و محدودیتهای احتمال غیرفعال reset کردن اهمگام
 - meta-stable حالت ← -

