

دانشكده مهندسي كامپيوتر

بسمه تعالى طراحي خودكار مدارهاي ديجيتال نيمسال دوم ۱۳۹۴ پروژهی سوم



دانشگاه صنعتی امیرکبیر

تاریخ تحویل: ۹۵/۳/۱۸ و ۹۵/۴/۷

این فاز چهار پروژه مجزا و مستقل تعریف شده است که هر گروه از دانشجویان (هر گروه دو نفر) یک پروژه را پیادهسازی می کنند. شرح هر پروژه در ادامه ذکر گردیده است. این فاز در سه مرحله انجام خواهد شد.

مرحله اول: انتخاب اولویتبندی تا تاریخ ۱۳۹۵/۳/۵

در این مرحله هر گروه از دانشجویان با ارسال یک ایمیل (به آدرس pmahmoody@gmail.com) اسامی اعضای گروه را اعلام میکنند و همچنین اولویت انجام هر چهار پروژه را مشخص میکنند (افرادی که سریعتر اعلام کنند در اولویت هستند).

مرحله دوم: پیادهسازی بخش سختافزاری تا تاریخ ۱۳۹۵/۳/۱۸

فایل پروژه شامل کدهای بخش سختافزاری، Test bench و شبیهسازی را ارسال میکنند (نیازی به گزارش کتبی در این فاز نیست).

مرحله سوم: پیادهسازی کامل تا تاریخ ۱۳۹۵/۴/۷

فایل پروژه شامل کدهای بخش سختافزاری، نرمافزاری، Test bench، شبیهسازی و گزارش کتبی را ارسال می کنند. لازم به ذکر است زمان ارائه حضوری متعاقبا اعلام خواهد شد.

در صورت وجود هر گونه ابهام در صورت پروژه ها و یا عملکرد این سیستمها، میتوانید با ارسال ایمیل یا مراجعه حضوری به آزمایشگاه دکتر صاحب الزمانی توضیحات تکمیلی را دریافت کنید.



دانشكده مهندسي كامپيوتر

بسمه تعالى طراحي خودكار مدارهاي ديجيتال نيمسال دوم ۱۳۹۴ پروژهی سوم



دانشگاه صنعتی امیرکبیر

تاریخ تحویل: ۹۵/۳/۱۸ و ۹۵/۴/۷

يروژه A:

در طراحی زمانبند سختافزاری در بیشتر موارد با استفاده از یک صف که برا ساس اولویت وظایف مرتب شده است، عمل زمانبندی را انجام میدهند به گونهای که در هر زمان که یک منبع بی کار می شود، وظیفهای که در ابتدای صف است، توسط زمانبند برای اجرا انتخاب می شود.

در اینجا یک زمانبند سختافزاری قابل بازپیکربندی آورده شده است که در این زمانبند از یک ثبات انتقال ۱ برای نگهداری وظایف آماده به صـورت مرتب شـده براسـاس اولویت آنها اسـتفاده میشـود. در هنگام ورود هر وظیفهی جدید به صف، تمام وظایفی که از قبل داخل صف میبا شند با استفاده از یک مقایسه کنندهی محلی اولویت خود را با وظیفهی جدید که میخواهد وارد شود مقایسه میکند و در صورتی که اولویت آن کمتر با شد به سمت انتهای صف یک بار جابهجا می شود و اگر اولویت آن بیشتر باشد بدون جابهجایی باقی می ماند. در انتها، یک خانهی خالی در صف ایجاد می شود و وظیفه ای که قصد ورود به صف را داشت وارد آن خانهی خالی می شود.

سازو کار فوق باعث می شود که وظایف موجود در صف همواره براساس اولویت آنها مرتب بوده و وظیفهی با اولویت بیشتر همیشه در ابتدای صف باشد. در هر زمانی که سیستمعامل از زمانبند تقاضای انتخاب وظیفهی بعدی را کند، زمانبند وظیفهای که در ابتدای صف است را بدون نیاز به انجام کار اضافی به سیستم عامل معرفی می کند. در این کار عمل ورود وظیفه به صف و همچنین انتخاب یک وظیفه برای اجرا با تعداد کمی پالس ساعت انجام مي شود.

در شکل ۱ به صورت کلی یک زمانبند سختافزاری مطابق تو ضیحات بالا را نشان می دهد و در شکل ۲ ساختار داخلی یک Shift Reg Block را نشان می دهد.

¹ Shift register




دانشكده مهندسي كامپيوتر

بسمه تعالی طراحی خودکار مدارهای دیجیتال نیمسال دوم ۱۳۹۴ پروژهی سوم




دانشگاه صنعتی امیرکبیر

تاریخ تحویل: ۹۵/۳/۱۸ و ۹۵/۴/۷



شكل ا







تاریخ تحویل: ۹۵/۳/۱۸ و ۹۵/۴/۷

در این پروژه شـما باید صـف مذکور را در بخش سـختافزاری پیادهسـازی کرده و در بخش نرمافزاری یک مدیریت ساده با دستورهای ارسال وظیفه به صف و گرفتن وظیفه با اولویت بالاتر از صف را انجام دهید. نرمافزار باید طبق جدول زیر وظایف را ارسال و دریافت کند. مراحل زیر با فواصل زمانی کافی انجام می گیرند.

- ۱. وظیفهی A به صف ارسال شود.
- ۲. وظیفهی بعد از صف گرفته شود.
- ۳. وظیفهی B به صف ارسال شود.
- ۴. وظیفهی C به صف ارسال شود.
- ۵. وظیفهی بعد از صف گرفته شود.
- ۶. وظیفهی D به صف ارسال شود.
- ۷. وظیفهی بعد از صف گرفته شود.
- ۸. وظیفه ی بعد از صف گرفته شود.

وظيفه	اولويت
Α	5
В	3
С	5
D	1



دانشکده مهندسی کامپیوتر

بسمه تعالی طراحی خودکار مدارهای دیجیتال نیمسال دوم ۱۳۹۴ پروژهی سوم



تاریخ تحویل: ۹۵/۳/۱۸ و ۹۵/۴/۷

پروژه B:

همان طور که پیشتر ذکر شد در طراحی زمانبند سختافزاری در بیشتر موارد با استفاده از یک صف که براساس اولویت وظایف مرتب شده است، عمل زمانبندی را انجام میدهند به گونهای که در هر زمان که یک منبع بی کار میشود، وظایفی که در ابتدای صف میباشد توسط زمانبند برای اجرا انتخاب میشود. در ادامه ما یک مدل دیگر از این زمانبندها را معرفی می کنیم.

مشابه پروژه A در اینجا هم یک زمانبند سختافزاری قابلبازپیکربندی آورده شده است که در این زمانبند از یک ثبات انتقال ۲ برای نگهداری وظایف آماده به صورت مرتب شده براساس اولویت آنها استفاده می شود. در این زمانبند بر پایه زمانبند قبلی مدلی برای صف اولویت ارائه شده است که در آن مقایسه کنندهها و ثباتهای محلی که در پروژه ی A برای اتخاذ تصمیمات به صورت محلی استفاده می گردید حذف شده است و یک پرچم در هر خانه از صف برای این که نشان دهد آن خانه خالی است قرار داده شده است. همچنین به هر وظیفه داخل سیستم یک شناسه اختصاص داده شده است و وظایف داخل صف با آن شناسه شناسایی می شوند. اطلاعات مربوط به زمانبندی در حافظه ی جداگانه نگهداری می شود که فقط در تحت کنترل زمانبند است. یک اطلاعات مربوط به زمانبندی آن وظیفه را از حافظه می گیرد و سپس به صورت که در زمان ورود هر وظیفه اطلاعات مربوط به زمانبندی آن وظیفه را از حافظه می گیرد و سپس به صورت خطی یا دودویی شروع به مذکور، یک فرمان به وظایف داخل صف می دهد تا آنها با جابه جایی مکان مورد نظر را خالی کنند. سپس مذکور، یک فرمان به وظایف داخل صف می دهد تا آنها با جابه جایی مکان مورد نظر را خالی کنند. سپس می می شوند در این مدل امکان حذف وظایف از میان صف نیز وجود دارد، به این صورت که کنترل کننده مرکزی فرمان لازم برای حذف وظیفهی مورد نظر و جابه جایی سایر وظایف دارد، به این صورت که کنترل کننده مرکزی فرمان لازم برای حذف وظیفهی مورد نظر و جابه جایی سایر وظایف را صادر می کند.

² Shift register





تاریخ تحویل: ۹۵/۳/۱۸ و ۹۵/۴/۷

سازوکار فوق باعث می شود که وظایف موجود در صف همواره براساس اولویت آنها مرتب بوده و وظیفه ی با اولویت بیشتر همیشه در ابتدای صف با شد. در هر زمانی که سیستم عامل از زمانبند تقاضای انتخاب وظیفه ی بعدی را کند، زمانبند وظیفه ای که در ابتدای صف است را بدون نیاز به انجام کار اضافی به سیستم عامل معرفی می کند. در این کار عمل ورود وظیفه به صف و همچنین انتخاب یک وظیفه برای اجرا با تعداد کمی پالس ساعت انجام می شود.

شکل ۳ به صورت کلی یک زمان بند سختافزاری مطابق توضیحات بالا را نشان میدهد و در شکل ۴ ساختار داخلی یک Shift Reg Block را نشان میدهد.




Fig. 4. Basic SR task queue.





تاریخ تحویل: ۹۵/۳/۱۸ و ۹۵/۴/۷




Fig. 5. BSR task queue block.

شکل ۴

در این پروژه شـما باید صـف مذکور را در بخش سـختافزاری پیادهسـازی کرده و در بخش نرمافزاری یک مدیریت ساده با دستورهای ارسال وظیفه به صف و گرفتن وظیفه با اولویت بالاتر از صف را انجام دهید. نرمافزار باید طبق جدول زیر وظایف را ارسال و دریافت کند. مراحل زیر با فواصل زمانی کافی انجام می گیرند.

- ۱. وظیفهی A به صف ارسال شود.
- ۲. وظیفهی بعد از صف گرفته شود.
- ۳. وظیفهی B به صف ارسال شود.
- ۴. وظیفهی C به صف ارسال شود.
- ۵. وظیفهی C از صف حذف شود.
- ۶. وظیفهی D به صف ارسال شود.
- ۷. وظیفهی بعد از صف گرفته شود.
- ۸. وظیفهی بعد از صف گرفته شود.





دانشگاه صنعتی امیرکبیر

تاریخ تحویل: ۹۵/۳/۱۸ و ۹۵/۴/۷

وظيفه	اولويت
Α	5
В	3
С	5
D	1





تاریخ تحویل: ۹۵/۳/۱۸ و ۹۵/۴/۷

یروژه C:

همان طور که پیشتر ذکر شد در طراحی زمانبند سختافزاری در بیشتر موارد با استفاده از یک صف که براساس اولویت وظایف مرتب شده است، عمل زمانبندی را انجام میدهند به گونهای که در هر زمان که یک منبع بی کار می شود، وظایفی که در ابتدای صف می باشد توسط زمانبند برای اجرا انتخاب می شود. در ادامه ما یک مدل دیگر از این زمان بندها را معرفی می کنیم.

مشابه پروژههای A و B در اینجا هم یک زمانبند سختافزاری قابلبازپیکربندی آورده شده است که در این زمانبند از یک ثبات انتقال ٔ برای نگهداری وظایف آماده به صورت مرتب شده براساس اولویت آنها استفاده می شود. در این زمانبند بر پایه زمانبند B، مدلی برای صف اولویت ارائه شده است. با این تفاوت که در این زمانبند از صف فقط برای وظایف آماده استفاده نمی شود بلکه برای وظایف متوقف شده (آنهایی که بدلیل آماده نبودن یک منبع یا داده موقتا قادر به ادامه کار نیستند) هم استفاده می شود. برای این منظور به هر خانه از صف یک پرچم برای این که مشخص شود کدام وظیفه آماده است یا خیر اضافه شده است.

سازوکار فوق باعث می شود که وظایف موجود در صف همواره براساس اولویت آنها مرتب بوده و وظیفه ی با اولویت بیشتر همیشه در ابتدای صف باشد ولی به دلیل آن که بعضی از وظایف داخل صف آماده ی اجرا نیستند، در هر زمانی که سیستم عامل از زمانبند تقاضای انتخاب وظیفه ی بعدی را کند، زمانبند با استفاده از یک در هر زمانی که سیستم عامل معرفی می کند. Ready وظیفه با اولویت بالاتر که بیت Ready آن یک است را به سیستم عامل معرفی می کند. در این کار عمل ورود وظیفه به صف و همچنین انتخاب یک وظیفه برای اجرا با تعداد کمی پالس ساعت انجام می شود.

در شکل ۵ به صورت کلی یک زمان بند سخت افزاری مطابق تو ضیحات بالا را نشان می دهد و در شکل ۶ ساختار داخلی یک Shift Reg Block را نشان می دهد.

³ Shift register





تاریخ تحویل: ۹۵/۳/۱۸ و ۹۵/۴/۷




Fig. 7. Advanced SR task queue model.

شکل ۵





تاریخ تحویل: ۹۵/۳/۱۸ و ۹۵/۴/۷




Fig. 8. Advanced SR task queue block.

شكل ع

در این پروژه شـما باید صـف مذکور را در بخش سـختافزاری پیادهسـازی کرده و در بخش نرمافزاری یک مدیریت ساده با دستورهای ارسال وظیفه به صف و گرفتن وظیفه با اولویت بالاتر از صف را انجام دهید. نرمافزار باید طبق جدول زیر وظایف را ارسال و دریافت کند. مراحل زیر با فواصل زمانی کافی انجام میگیرند.

- ۱. وظیفهی A به صف ارسال شود.
- ۲. وظیفهی بعد از صف گرفته شود.
- ۳. وظیفهی B به صف ارسال شود.
- ۴. وظیفهی A معلق می شود و به صف باز می گردد.
 - ۵. وظیفهی C به صف ارسال شود.
 - ۶. وظیفهی C از صف حذف شود.
 - ۷. وظیفهی D به صف ارسال شود.
 - ۸. وظیفهی بعد از صف گرفته شود.





دانشگاه صنعتی امیرکبیر

تاریخ تحویل: ۹۵/۳/۱۸ و ۹۵/۴/۷

وظيفه	اولويت
Α	5
В	3
С	5
D	1

در صورت نیاز به توضیح بیشتر در مورد پروژه A و C و B ها و یر مراجعه کنید.

Y. Tang and N. W. Bergmann, "A hardware scheduler based on task queues for FPGA-based embedded real-time systems," *IEEE Trans. Comput.*, vol. 64, no. 5, pp. 1254–1267, 2015.



دانشکده مهندسی کامپیوتر

بسمه تعالى طراحي خودكار مدارهاي ديجيتال نيمسال دوم ۱۳۹۴ پروژهی سوم



دانشگاه صنعتی امیرکبیر


تاریخ تحویل: ۹۵/۳/۱۸ و ۹۵/۴/۷

پروژه D:

یکی از مهمترین چالشهای زمانبندی وظایف بر روی FPGA وابستگی عمل کرد سیستمهای زمانبندی به الگوریتمهای جایابی است. در زمانبندی برای اتخاذ تصمیمات زمانبندی نیازمندیم بدانیم که FPGA مورد نظر برای کدام یک از وظایفی که در هر لحظه در صف موجود است فضای کافی دارد.

برای این کار در اینجا ما فرض می کنیم که لیستی از وظایفی که در FPGA موجود است در نرمافزار داریم و ابتدا یک سری نقاط که حدس می زنیم برای قرار دادن وظیفه ی جدید مناسب باشد را در نظر می گیریم (برای مثال نقاطی در لبهی وظایف موجود در FPGA) سپس با کمک سختافزار چک می کنیم که آیا آن نقاط با وظایف موجود در FPGA تداخل دارند یا خیر. در بخش سختافزاری با پیادهسازی تعدادی مقایسه کننده مشخص می کنیم که نقطه مناسب است یا خیر.

برای مثال فرض کنید مطابق شکل زیر سه وظیفهی k ،m و i هم اکنون در FPGA موجود هستند اگر بخواهیم بدانیم که آیا مکان در نظر گرفته شده برای وظیفه ی \mathbf{j} مناسب است یا خیر باید آن را تک تک با وظایف و ا مقایسه و مشخص کنیم که تداخلی وجود دارد یا خیر. معادله ۱ چک می کند که آیا وظیفه j با k ،mوظیفهی k تداخل دارد یا خیر. در صورتی که حداقل یکی از شرطهای معادلهی ۱ برقرار باشد این به این معنی است که تداخلی وجود ندارد. مثلا اگر شرط $y_i + h_k < y_j$ برقرار باشد یعنی وظیفه j کاملا بالای وظیفهی k است.







تاریخ تحویل: ۹۵/۳/۱۸ و ۹۵/۴/۷

$$\begin{cases} x_k + w_k < x_j \\ y_k + h_k < y_j \\ x_k - w_j > x_j \end{cases}$$

$$\begin{cases} x_m + w_m < x_j \\ y_m + h_m < y_j \\ x_m - w_j > x_j \end{cases}$$

$$\begin{cases} x_m + w_i < x_j \\ y_m - h_j > y_j \end{cases}$$

$$\begin{cases} x_i + w_i < x_j \\ y_i + h_i < y_j \\ x_i - w_j > x_j \end{cases}$$

$$\begin{cases} x_i + w_j < x_j \\ y_i + h_j < y_j \end{cases}$$

فرض کنید حداکثر هشت وظیفه می تواند در FPGA وجود داشته باشد و با توجه به شکل زیر سختافزار لازم را پیادهسازی کنید.

