- کلاس تمرین:
- □ دوشنبه (۲۰ اردیبهشت)، ساعت ۱۲:۱۵
 - کلاس ۲۰۲

- مشاهدهٔ برگههای امتحان:
- □ دوشنبه بعد (۲۷ اردیبهشت)، ساعت ۱۲:۰۰ تا ۲۰:۰)

فنون طراحي

فنون طراحي

- هدف:
- □ آشنایی با تکنیکها برای
 - كيفيت بالاي طرح
- کارامدتر شدن فرایند طراحی

طراحي پودماني

• طراحی پودمانی (modular):

- سیستم دیجیتال بزرگ: برحسب تعدادی بلوک یا پودمان \Box
 - اسان شدن طراحی 🗖
 - کنترل پیچیدگی
 - مر پودمان جدا
 - اسان شدن اشكال زدايي 🗖
 - طراحی موازی پودمانها
 - توسط یک طراح یا یک تیم

- طراحی مبتنی بر IP: مزایا
- به صرفه نبودن طراحی همهٔ پودمانها 🗖
 - پودمانهای آماده: بلوک IP
 - Time to market ← □
 - → کاهش هزینهٔ طراحی
- عدم نیاز به همهٔ مهارتها و تخصصهای پروژه 🗖
- − تمرکز روی مزایای تخصصی شرکت ← مزیت رقابتی

- طراحی مبتنی بر IP، چالشها:
- عدم اطمینان از بیاشکال بودن □
 - □ عدم اطلاع از كيفيت □
- عدم آگاهی از نحوهٔ استفادهٔ درست از □
 - مجتمعسازی:
- ا تصال IP به سایر اجزا همیشه سرراست نیست -
 - ناهماهنگی Clocking
- ناهمخوانی ورودیها و خروجیهای IP با بلوکهای مرتبط
 - عدم تمایل طراحان به استفاده از طرحهای دیگران

- طراحی مبتنی بر IP، راه حلها:
- □ مقاومت در برابر طراحی از ابتدا برای همه چیز
 - □ تحویل گرفتن IP با مستندات کافی:
 - قابلیتهای IP
 - نحوهٔ به کارگیری IP
 - نحوهٔ درستی سنجی IP

توليد IP

- توصیه: تبدیل بلوکهای پروژه به IP برای آینده
 - □ تكميل مستندات بلوك
- افزودن قابلیتهای اضافه برای کلی شدن IP جهت کار در شرایط گوناگون
 - با کمک for-generate ،if-generate ،generic ما کمک attribute
 - لزوم پیشبینی شرایط گوناگون
 - ☐ اجتناب از افراط در IP کردن پودمانها □
 - بلوکهای کوچک
 - بلوکهای کمکاربرد
 - ← اتلاف هزینه و وقت

توليد IP

- تولید IP، کدام پودمانها:
 - معيارها:
- □ عملکرد آن به گونهای باشد که در کاربردهای گوناگون قابل استفاده باشد.
 - □ عملکرد آن را بتوان به آسانی توصیف کرد.
 - تعداد ورودیها و خروجیهای آن زیاد نباشد \leftarrow دشواری ارتباط با سایر بلوکها
 - □ قابلیت توصیف پارامتری برای شرایط مختلف را دارا باشد.

توليد IP

• مشخصات یک IP خوب:

كد توصيف أن واضح و قابل فهم باشد.

ورودیها و خروجیهای آن با ثباتهایی ثبت شوند تا در ایجاد ارتباط با بلوکهای دیگر مشکلات ناهمگامی با کلاک به وجود نیاید.

به تنهایی و به آسانی قابل تست باشد و بردارهای تست و testbench فراهم شده باشد.

برای بلوکهای بزرگ، در صورت امکان برای ارتباط با بیرون از بلوک، از استاندارهای واسط (آمبا، ویشبون، ...) استفاده شود.

- ا به آسانی با سایر بلوکهای سازگار با این استانداردها ارتباط برقرار \leftarrow میکند \leftarrow نیاز به مدار واسط دیگری نیست.
 - آسان شدن طراحی تیمی و ارتباط با طراحان سایر بلوکها


- شرایطی که طراحی درون سازمانی توصیه میشود:
 - (غیرضروری یا حتی زیانبخش)
- □ کارایی بلوک مهم است ولی بلوک P فاقد کارایی مورد نیاز است
 - قابلیت اضافی (معمولاً) = کاهش کارایی
 - □ خودمان ویژگیهای بیشتری میگذاریم
 - □ بلوک در زمینهٔ تخصصی ما (مزیت ما)
 - مىتوانىم قابلىت رقابتى ايجاد كنيم
 - □ تأثیر زیادی در هزینه و زمان ندارد
 - (یا خیلی گران) هنوز برای این FPGA موجود نیست (یا خیلی گران)
 - IP قابل اطمینان نیست




مرحلهای که از IP استفاده می شود

:RTL 🔲

- Verilog/VHDL -
- سنتز IP در کنار سایر بلوکها




- دستهبندی از دیدگاه سطح تجرید توصیف ۱۲:
 - منطقی:
 - به صورت netlist
 - Fit -



• دستهبندی از دیدگاه سطح تجرید توصیف IP:

🗖 چينش

- به صورت جایابی و مسیریابی شده
- ابزار جایابی و مسیریابی، جعبهٔ سیاه میبینند



- IP نرم:
- RTL سطح
- IP ثابت (firm):
- □ سطح منطقی و سطح چینش
- سطح چینش: RPM: (Relationally Placed Macro)
 - ۱۲ سخت:
 - □ هستههای سخت در تراشه

مقايسة Pاها

• ۱۲ نرم:

- 🗖 قابل فهمتر
- 🗖 قابل اصلاح
- قابل توسعه (افزودن امکانات)
 - قابل بهبود کارایی
- اً اسان تر بودن تجمیع با سایر بخشها
- در RPM: نیاز به رزرو جای مشخص در طرح اصلی
 - □ قابل سرقت و کپیبرداری
 - → عدم تمایل طراحان IP به ارائه
 - وابستگی بسیار کم به ابزار و تراشه
 - 🗖 اما پرطرفدارتر

مقايسة Pاها

- ۱۲ ثابت:
- اگر ابزار و تراشهٔ مشخص است
- − → احتمالاً محصول بهتر (از لحاظ مساحت، سرعت، توان)
 − علت: تلاش زیاد برای بهینهسازی
 - اهای ساده تر: در ابزارها
 - اهای پیچیده: پولی

انواع IP دسته بندی از دیدگاه عملکرد:

- پردازنده 🗖
- □ کنترل کنندههای حافظه
 - □ واسطهای استاندارد
 - USB -
 - PCI اکسپرس
 - 12C -
 - UART -
 - اترنت
 - مدارهای محاسباتی
 - CORDIC-
- توابع مثلثاتی و هایپربولیک، جذر، و لگاریتم


انواع IP • دستهبندی از دیدگاه عملکرد (ادامه):


- □ هستههای امنیتی (رمزنگاری و رمزگشایی)
 - MD5 SHA RSA AES DES -
 - □ مدارهای آشکارساز خطا:
 - CRC 25 -

منابع IP

- از کجا تهیه کنیم؟
- □ شركتهاى عرضه كنندهٔ FPGA و كتابخانهٔ ابزارهاى طراحى
 - ☐ گروههای عرضه کنندهٔ هستههای متن باز ☐
 - سایت OpenCores
 - □ شركتهاى فروشندهٔ هستههاى □
 - دانشگاهها و مراکز پژوهشی
 - از وجود مستندات کافی مطمئن شوید:
 - اطلاعات دقیق عملکرد هسته
 - نحوهٔ استفاده و سفارشی کردن آن
 - فرایند درستی سنجی
 - مجموعهٔ بردارهای آزمون و برنامهٔ آزمون

- مزایا در سیستمهای بزرگ:
- □ آسان تر شدن فرایند طراحی، توصیف، و اشکال زدایی





)الف(

- مزایا در سیستمهای بزرگ:
 - □ بهینهسازی هر بلوک: جداگانه
- علت: اعمال محدودیتهای طراحی (مانند بهینهسازی برای سرعت) به بلوکهای مختلف
 - در طراحی مسطح، اعمال محدودیتها فقط به طور سراسری به کل طرح
 - IP آسان تر شدن درج □

- ملاحظات طراحی سلسلهمراتبی:
 - اجتناب از افراط در تعدد سطوح
 - □ اجتناب از بزرگ شدن هر بلوک
- − بلوک بزرگ ← تعداد سطرهای بیشتر ← احتمال اشکال، بیشتر
 - ابزارها: مسطحسازی طرح
 - علت: بهینهسازی مؤثرتر
 - پس از جایابی: متفرق
 - حتى داخل يک LB

- بلوک های منطقی بلوک A
- بلوک های منطقی بلوک B
- $oxed{oxed}$ بلوک های منطقی بلوک $oxed{oxed}$

- ملاحظات طراحی سلسلهمراتبی:
- □ گاهی ترجیح میدهیم سطوح سلسلهمراتب طراحی به هم نخورد
 - آسان تر شدن اشكال زدايي
- − ادغام بلوکها ← از بین رفتن نام سیگنالها ← دشواری دنبال کردن آنها بعد از سنتز
 - هر بلوک می تواند به طور جدا سنتز، شبیه سازی، اشکال زدایی و بهینه سازی
 - تسریع سنتز، جایابی، و مسیریابی
 - علت: بهینهسازیهای ابزارها، درون بلوکها و مستقل از یکدیگر

- ملاحظات طراحی سلسلهمراتبی:
- ورودیها و خروجیهای بلوکها را در فلیپ فلاپها ثبت کنید
- \leftarrow علت: هنگام بهینهسازی و timing closure، مسیر بحرانی در درون بلوک بهینهسازی آسان تر
 - برای بلوکهای سلسلهمراتبی از درگاههای سه حالته و دو طرفه استفاده نکنید (مگر آنکه به درگاههای تراشه وصل شده باشند.
 - \rightarrow علت: در FPGA گذرگاههای سه حالته وجود ندارد تنیجهٔ شبیه سازی قبل و بعد از سنتز تفاوت نتیجهٔ شبیه سازی قبل و بعد از سنتز

- استفاده از بلوکهای اولیه (primitive)، مزایا:
 - 🗖 کارایی بهتر در مقایسه با استنتاج ابزار سنتز
 - مثال: DSP blocks برای جمع، تفریق، ضرب، TSP blocks
 - سرعت و توان بهتر
 - وجود دارند و استفاده شوند \longrightarrow صرفه جویی در منابع \longrightarrow تراشهٔ ارزان تر
 - نحوهٔ استفاده:
 - تعيين محدوديت
 - Instantiation -


- استفاده از بلوکهای اولیه (primitive)، مزایا:
 - طراحی در سطح LB:
- − ابزار به طور اتوماتیک ولی طراح باتجربه ← مساحت و توان بهتر
 - در عمل:
 - ابتدا در سطح RTL به ابزار بسپارید
 - اگر نیازها برآورده نشد، استفاده از primitive
 - 🔲 توصیه:
- افزودن بلوکهای طراحی شده در سطح primitive به کتابخانه
- − محدودیت + black_box روی black_type بلوک ابزار داخل آن را سنتز نمی کند

- استفاده از بلوکهای اولیه (primitive)، مزایا:
 - 🗖 گاهی الزامی:
 - مثال: Gigabit Transceiver
 - مثال: بلوک مدیریت کلاک
 - 🗖 نحوهٔ استفاده:
 - تعیین مشخصات به ابزار
 - سیس -

- استفاده از بلوکهای اولیه، معایب:
 - 🗖 وابستگی طرح به ابزار و تراشه
 - 🗖 شبیهسازی کندتر
 - علت: استفاده از مدل دقیق بلوک

پیادهسازی مدارهای محاسباتی و منطقی با حافظه

- راههای طراحی مدارهای محاسباتی و منطقی:
 - 1. توصيف RTL و سنتز
 - مثال: عمل جذر:
- پیادهسازی الگوریتم جذر با LBها و DSPها ← پیچیده و مصرف شدن منابع زیاد



• راههای طراحی مدارهای محاسباتی و منطقی:


۲. طراحی با حافظه

1. ذخیرهسازی مقادیر در جدول

• ذخيرهٔ مقادير در جدول جستجو

آدرس	داده
•	•
١	1
۲	1/4
٣	1/Y
۴	۲
۵	۲/۲
•	•
N	\sqrt{n}

• دقت محاسبه:



	تعداد اعداد دخیره شده						
یا ۲۰۰۰۰ قسمت	– تقسیم بازه به ۱۰ قسم <i>ت</i>						


- دقت اعداد ذخیره شده
 - تا چند رقم اعشار
- حذف ارقام سمت راست در اعداد بزرگ


• دقت محاسبه:

- اعدادی که در جدول نیستند ($1/\Delta$):
 - **-** گرد کردن
 - کوتاه کردن
 - تقریب خطی









I.							• • •
	Υ	X	Current RD-		CURRENT RD+		
DX.Y	HGF	EDCBA	abcdei	fghj	abcdei	fghj	RD
D0.0	000	00000	100111	0100	011000	1011	same
D0.1	001	00000	100111	1001	011000	1001	flip
D0.2	010	00000	100111	0101	011000	0101	flip
D0.3	011	00000	100111	0011	011000	1100	flip
D0.4	100	00000	100111	0010	011000	1101	same
D0.5	101	00000	100111	1010	011000	1010	flip
D0.6	110	00000	100111	0110	011000	0110	flip
D0.7	111	00000	100111	0001	011000	1110	same
D1.0	000	00001	011101	0100	100010	1011	same
D1.1	001	00001	011101	1001	100010	1001	flip
D1.2	010	00001	011101	0101	100010	0101	flip
D1.3	011	00001	011101	0011	100010	1100	flip
D1.4	100	00001	011101	0010	100010	1101	same
D1.5	101	00001	011101	1010	100010	1010	flip
D1.6	110	00001	011101	0110	100010	0110	flip
D1.7	111	00001	011101	0001	100010	1110	same
D2.0	000	00010	101101	0100	010010	1011	same
D2.1	001	00010	101101	1001	010010	1001	flip
D2.2	010	00010	101101	0101	010010	0101	flip
D2.3	011	00010	101101	0011	010010	1100	flip
D2.4	100	00010	101101	0010	010010	1101	same
D2.5	101	00010	101101	1010	010010	1010	flip
D2.6	110	00010	101101	0110	010010	0110	flip
D2.7	111	00010	101101	0001	010010	1110	same
D3.0	000	00011	110001	1011	110001	0100	flip
D3.1	001	00011	110001	1001	110001	1001	same
D3.2	010	00011	110001	0101	110001	0101	same
D3.3	011	00011	110001	1100	110001	0011	same
D3.4	100	00011	110001	1101	110001	0010	flip
D3.5	101	00011	110001	1010	110001	1010	same
D3.6	110	00011	110001	0110	110001	0110	same
D3.7	111	00011	110001	1110	110001	0001	flip

مبدل کد:

ا بیت به ۱۰ بیت ۸

🗕 ۸ بیتی: آدرس

– ۱۰ بیتی: داده


ادهسازی با حافظه

```
Begin
T = T_0
i = 0
curr sol = init sol
curr_cost = COST(curr_sol)
while (T > T_{min})
  while (stopping criterion is not met)
   i = i + 1
   trial_sol = TRY_MOVE(curr_sol)
   trial_cost = COST(trial_sol)
   \Delta cost = trial cost - curr cost
   if (\Delta cost < 0)
              curr cost = trial cost
              curr sol = MOVE(curr sol)
   else
              r = RANDOM(0,1)
              if (r < e^{-\Delta cost/T})
                  curr cost = trial cost
                  curr_sol = MOVE(curr_sol)
   T = \alpha \cdot T
end
```

توابع دو متغیره: □ مثال:

- تابع نمایی در الگوریتم simulated annealing

پیادهسازی با حافظه




توابع دو متغیره:

- □ مثال: دو عدد چهاربیتی □ چسباندن دو عدد

ماشین فروش شکلات:


حالت جاري			ورودی ها		حالت بعدي		خروجی
	S1	SØ	D	Р	S1	SØ	DOOR
(start)	0	0	0	0	0	0	0
			0	1	1	1	0
			1	0	0	1	0
			1	1	Х	Χ	X
(P200)	0	1	0	0	0	1	0
			0	1	1	1	0
			1	0	1	0	0
			1	1	Χ	Χ	X
(P400)	1	0	0	0	1	0	0
			0	1	1	1	0
			1	0	1	1	0
			1	1	Χ	Χ	X
(full)	1	1	0	0	1	1	1
			0	1	1	1	1
			1	1	1	1	1
			1	0	1	1	1



ماشین فروش شکلات:

حالت جاری			ورودی ها		حالت بعدي		خروجی
	S1	SØ	D	Р	S1	SØ	DOOR
(start)	0	0	0	0	0	0	0
			0	1	1	1	0
			1	0	0	1	0
			1	1	Х	Χ	Х
(P200)	0	1	0	0	0	1	0
			0	1	1	1	0
			1	0	1	0	0
			1	1	Х	Χ	Х
(P400)	1	0	0	0	1	0	0
			0	1	1	1	0
			1	0	1	1	0
			1	1	Χ	Χ	Х
(full)	1	1	0	0	1	1	1
			0	1	1	1	1
			1	1	1	1	1
			1	0	1	1	1

آدرس	محتواي حافظه				
0000	0	0	0		
0001	1	1	0		
0010	0	1	0		
0011	0	0	0		
0100	0	1	0		
0101	1	1	0		
0110	1	0	0		
0111	0	0	0		
1000	1	0	0		
1001	1	1	0		
1010	1	1	0		
1011	0	0	0		
1100	1	1	1		
1101	1	1	1		
1110	1	1	1		
1111	1	1	1		



پیادهسازی ماشین حالت با استفاده از پردازندهٔ نهفته

پیادهسازی ماشین حالت با پردازندهٔ نهفته

- پردازنده + حافظه = ماشین حالت
- □ تغییر که از حالتی به حالت دیگر بسته به مقادیر خوانده شده از حافظه یا مقادیر ورودیها
 - محاسبه مقادیر و ارسال به حافظه یا تولید خروجیها

پیادهسازی ماشین حالت با پردازندهٔ نهفته

مزایا:

- صرفهجویی در منابع اگر پردازنده (سخت یا نرم) داریم
 - به خصوص برای FSMهای بزرگ و پیچیده
 - سهولت اشكال زدايي
 - Time to Market ← -

كاهش مدت زمان چرخهٔ طراحي

كاهش مدت زمان چرخة طراحي

چرخهٔ طراحی:

- تکرار مراحل به دفعات بسیار زیاد
 - برای اطمینان از صحت مدار
- برای اطمینان از براوردن محدودیتها
- □ کاهش زمان چرخه با کاهش زمان اجرای ابزارها

کاهش مدت زمان چرخهٔ طراحی


تكنيكها:

- طراحی سلسلهمراتبی
- جلوگیری از مسطحسازی
 - **-** علت:
- پردازش چند مدار کوچک به جای یک مدار پیچیده
 - از دست دادن مزایای مسطح سازی \leftarrow
 - راه حل:
- حفظ سلسله مراتب در مراحل اولیهٔ (بررسی فقط درستی عملکرد)
 - سپس مسطح سازی

کاهش مدت زمان چرخهٔ طراحی


- تكنىكھا:
- 🗖 جاسازی (floorplanning) بلوکها

جایابی با floorplanning




- بلوک های منطقی بلوک 🗛 🔳
- بلوک های منطقی بلوک **B**
- بلوک های منطقی بلوک C

floorplanning



طراحی مسطح




- بلوک های منطقی بلوک A
- بلوک های منطقی بلوک B
- igert بلوک های منطقی بلوک igcup

کاهش مدت زمان چرخهٔ طراحی

- تكنيكها:
- 🗖 جاسازی (floorplanning) بلوکها
 - گاهی نتیجه را هم بهتر می کند

- Floorplanner window:
 - □ Floorplanner → View/edit placed design



- 🗖 محدودیت زمانی: ۱۵ ns
- □ گزارش ابزار جایابی و مسیریابی:

Timing constraint: TS_P2P = MAXDELAY FROM TIMEGRP "PADS" TO TIMEGRP "PADS" (25 ns);

20135312 items analyzed, 11 timing errors detected. (11 setup errors, 0 hold errors)

Maximum delay is 31.128ns.

Slack: -6.128ns (requirement - data path)


Source: y<0> (PAD)

Destination: p<30> (PAD)
Requirement: 25.000ns

Data Path Delay: 31.128ns (Levels of Logic = 31)


Rat's nest

• If you click on a component in the deign hierarchy window, its rat's nest is shown.





Routing editor view


FPGA Editor → View/Edit Routed Design




- قرار دادن محدودیت روی جایابی:
 □ تعیین جاسازی برای Bاها
 □ انتساب پایه به ورودی-خروجیها (IOB)









تغيير شكل پودمان



طرح منظم ← ساختار مداری منظم در طرح مسطح، ابزار فاقد اطلاعات نظم طرح است



• نتيجهٔ جايابي



□ گزارش ابزار جایابی و مسیریابی:

19742142 items analyzed, 0 timing errors detected (0 setup errors, 0 hold errors)

Maximum delay is 29.934ns.

□ مقایسه با 31.128 بدون جاسازی