

بسمه تعالی طراحی خودکار مدارهای دیجیتال نیمسال دوم ۱۳۹۴–۱۳۹۵ تمرین ششم




دانشكده مهندسي كامپيوتر

دانشگاه صنعتی امیرکبیر

تاریخ تحویل ۱۳۹۵/۳/۱۱

- ا. IP core چیست و چرا از آنها استفاده می کنیم؟ یک شرکت ارائه دهنده ی IP core چه چالشهایی پیش رو دارد یا به عبارتی محصولاتش باید چه ویژگیهایی داشته باشند؟ چند مثال از IP core ها را نام ببرید. د سته بندیهای مختلف IP core ها را نام ببرید و از لحاظ portable و flexible بودن مقایسه کنید.
 - ۲. منظور از primitive در FPGA چیست؟ مثال بزنید.
 - ۳. دربارهی floorplanning و ابزار floorplanner توضیح دهید.
- برای بهبود عملکرد زمانی مدار توصیف شده میتوانیم برای ابزار سنتز constraint های زمانی مشیخص کنیم. به این ترتیب ابزار با در نظر گرفتن critical path ها تلاش در بهبود آنها از نظر زمانی انجام خواهد داد. false path و multi cycle path ها میتوانند جزو tritical path ها میتوانند جزو داد.
 در نظر گرفته شوند. بنابراین میتوانیم این مسیرها را تشخیص دهیم و به ابزار اعلام کنیم تا زمان یا logic block برای بهبود آنها صرف نکند. با توجه موارد گفته شده به سوالات پاسخ دهید:
 - الف) Critical path چیست؟
 - ب) False path چیست؟
 - جیست؟ Multi cycle path چیست؟
 - ۵. در هر یک از شکلهای اگر false path یا multi cycle path وجود دارد آن را مشخص کنید.






بسمه تعالى طراحى خودكار مدارهاى ديجيتال نيمسال دوم ١٣٩٤–١٣٩٥ تمرین ششم




دانشكده مهندسي كامپيوتر

دانشگاه صنعتی امیرکبیر

تاریخ تحویل ۱۳۹۵/۳/۱۱





۶. یکی از روشهای resource sharing area optimization است. دربارهی آن تو ضیح دهید. با کشــیدن شــکل مدار یا توصــیف آن با VHDL بگویید چگونه میتوانیم به عنوان مثال در جمع از resource sharing استفاده کنیم.



بسمه تعالي طراحى خودكار مدارهاى ديجيتال نیمسال دوم ۱۳۹۴–۱۳۹۵ تمرین ششم



تاریخ تحویل ۱۳۹۵/۳/۱۱

۷. فرض کنید هر M10K Memory Block موجود در FPGA می تواند به حالتهای زیر پیاده-سازی شود. مطلوب است توصیف توابع زیر با در نظر گرفتن شرایط الف و ب.

$$Z = \frac{XY}{(2X + 2Y)}$$

الف) تابع بالا با فرض X و Y ك بيتي و حاصل ده بيت باشد. ب) تابع بالا را با این فرض که X و Y شش بیتی ولی فقط دو بیت پر ارزش حاصل برای ما اهمیت دارد.

Operation Mode	M10K Memory Block Sizes
Single-port and ROM	1K × 8 1K × 10 2K × 4 2K × 5 4K × 2 8K × 1 256 × 32 256 × 40 512 × 16 512 × 20

حل سوال ۸ اختیاری بوده و تحویل آن نمره اضافه خواهد شد.

8. Parking lot occupancy counter

Consider a parking lot with a single entry and exit gate. Two pairs of photo sensors are used to monitor the activity of cars, as shown in Figure 5.11. When an object is between the photo transmitter and the photo receiver, the light is blocked and the corresponding output is asserted to '1'. By monitoring the events of two sensors, we can determine whether a car is entering or exiting or a pedestrian is passing through. For example, the following sequence indicates that a car enters the lot:

- Initially, both sensors are unblocked (i.e., the **a** and **b** signals are "00").
- Sensor **a** is blocked (i.e., the **a** and **b** signals are "10").



بسمه تعالی طراحی خودکار مدارهای دیجیتال نیمسال دوم ۱۳۹۴–۱۳۹۵ تمرین ششم



تاریخ تحویل ۱۳۹۵/۳/۱۱

- Both sensors are blocked (i.e., the **a** and **b** signals are "11").
- Sensor **a** is unblocked (i.e., the **a** and **b** signals are "01").
- Both sensors becomes unblocked (i.e., the a and b signals are "00"). Design a parking lot occupancy counter as follows:
- a) Design an FSM with two input signals, **a** and **b**, and two output signals, **enter** and **exit**. The **enter** and **exit** signals assert one clock cycle when a car enters and one clock cycle when a car exits the lot, respectively.
- b) Derive the HDL code for the FSM.
- c) Design a counter with two control signals, **inc** and **dec**, which increment and decrement the counter when asserted. Derive the HDL code.
- d) Combine the counter and the FSM and LED multiplexing circuit. Use two debounced pushbuttons to mimic operation of the two sensor outputs. Verify operation of the occupancy counter.
- e) Implement the FSM by memory. Write the VHDL code for it.




Figure 5.11 Conceptual diagram of gate sensors.