توصيف VHDL قابل سنتز

Synthesizable VHDL Description

- تاریخ امتحان
- تكاليف سرى دوم
- مرحلهٔ اول پروژه: تا پنجشنبه
- ارسال ایمیل به szamani@aut.ac.ir
 - مسابقه FPGA

كد قابل سنتز

- چگونه کد قابل سنتز بنویسیم؟
- چگونه کد قابل سنتز خوب بنویسیم؟
 - نكات كلى براى همهٔ ابزارها 🗖
 - نكات جزئى:
 - مورد کاوی ابزار سنتز XST
 - مراجعه بر مستندات

كد قابل سنتز

- یادآوری:
- طراح بینیاز از سایر امکانات VHDL نیست.
 - توصيف testbench:
 - مثال: after برای تولید سیگنالهای تست
 - مثال: خواندن و نوشتن فایلها
- مثال: مقایسهٔ خروجیهای توصیف رفتاری طرح با خروجیهای مدار سنتز شده
 - توصیف رفتاری پودمانهای طرحهای بزرگ در ابتدا

نیاز به کد رفتاری

- ا مثال:
- $(x^2 + y^2)^{1/2}$ سختافزار محاسبهٔ مقایسه با نتیجهٔ رفتاری

```
architecture TBENCH of ENT BENCH is
  procedure WAVE GEN (signal X:out integer, signal Y:out integer)
      variable I integer:= 0;
  begin
      for VX in 0 to 63 loop
         for VY in 0 to 63 loop
         begin
            X <= VX after I*10 ns;
            Y <= VY after I*10 ns;
            I := I + 1;
          end loop;
    end procedure WAVE GEN;
begin
    WAVE GEN (X, Y);
    L1:L MODULE port map(X,Y,L);
    L BEHAVE \leq (X**2 + Y**2)**0.5;
    ERROR SIG <= L BEHAVE xor L;
end architecture TBENCH;
```

انواع داده

- انواع دادهٔ سنتزپذیر:
- bit_vector ₉ bit \Box
 - boolean 🔲
 - integer \Box
- به تعدادی بیت (سیم یا فلیپ فلاپ یا پورت) تبدیل میشود.
 - std_ulogic
 std_logic
 - برخی از مقادیر آن قابل استفاده است برخی از مقادیر آن قابل استفاده است '-' (به طور محدود)
 - unsigned ₉ signed \Box
 - enumeration type
 - برای حالتهای FSM

انواع داده

- انواع دادهٔ سنتزناپذیر:
 - real
 - character \Box
 - string

دستورها

- دستورهای سنتزپذیر:
 - انتساب به سیگنال
 - 🗖 انتساب به متغیر
 - if-then-else
 - case-when
 - when-else
- with-select-when

دستورها

- دستورهای سنتزپذیر:
 - - با شرط static
 - for-generate
 - با تكرار static
 - for-loop
- در بعضی ابزارها با تکرار static
 - while-loop
- در بعضی ابزارها با شرط حلقهٔ static
 - wait \Box
 - به شکل بسیار محدود (بعداً)

عملگرها

- عملگرهای سنتزپذیر:
 - 🗖 منطقی:

and, or, xor, nand, nor, not, xnor -

- حسابی:
- +, -, * -
- ابطهای:
- <, >, =, /=, <=, >= -
 - سيفت 🗖
 - sra, ror, sra, ... -

عملگرها

- عملگرهای سنتزناپذیر:
 - **
 - / \square
 - mod 🔲
 - در شرایط خیلی خاص

توصیف سنتزپذیر RTL

• با فرایند:

- □ عملیات منطقی یا حسابی: با عملگرهای مجاز
 - انتساب به سیگنال یا متغیرها 🗖
 - □ استفاده از دستورهای شرطی و مانند آن
- همهٔ ورودیهای مدار ترکیبی در لیست حساسیت
 - علت؟ نیاز به بههنگام شدن خروجیها
 - اگر نگذاریم؟

ا توصيف MUX


```
process (SEL, A, B, C, D)
begin
    if SEL = "00" then
        Z <= A;
    elsif SEL = "01" then
        Z <= B;
    elsif SEL = "10" then
        Z <= C;
    else Z <= D;
    end if;
end process;</pre>
```

```
architecture ...
begin
    Z <= A when SEL = "00" else
        B when SEL = "01" else
        C when SEL = "10" else
        D;
end architecture;</pre>
```

```
process (SEL, A, B, C, D)
begin
    case SEL is
        when "00" => Z <= A;
        when "01" => Z <= B;
        when "10" => Z <= C;
        when "11" => Z <= D;
        end case;
end process;</pre>
```

```
architecture ...
begin
  with SEL select
   Z <= A when "00",
        B when "01",
        C when "10",
        D when others;
end architecture;</pre>
```

- حلقهٔ ترکیبی:
 - 🗖 قابل سنتز
- □ ولى اجتناب كنيد: مشكلات زمانى:
 - ابهام نتیجه
 - نوسان
 - نمونه: SR-latch
- ابزارهای سنتز معمولاً هشدار میدهند



- توجه به هشدارها
 - رفع کنید
- حداقل بدانید چه می کنید

• فليپ فلاپ:

□ در تراشهها: عمدتاً DFF

- بعضی تراشهها: DFF با قابلیت برنامهریزی به صورت


```
process (CLK)
begin
           rising edge (CLK)
   if (CLK'event and CLK = '1') then
      Q \leq D;
                    not CLK' stable and CLK = '1'
   end if:
end process;
                                                           CLK
process
begin
                                   wait on CLK;
   wait until rising edge(CLK);
                                   if (CLK = '1') then
   Q \leq D;
end process;
```

• فلیپ فلاپ با بازنشانی:

```
process (CLK, RST)
begin
   if (RST = '1') then
      Q <= '0';
   elsif (CLK'event and CLK = '1') then
      Q <= D;
   end if;
end process;</pre>
```


```
process (CLK)
begin
  if (CLK'event and CLK = '1') then
    if (RST = '1') then
       Q <= '0';
    else
       Q <= D;
    end if;
end if;
end process;</pre>
```

```
□ همگام / ناهمگام
```




- فليپ فلاپ با بازنشاني و فعالساز کلاک:
 - در زمانهایی نیازی به خروجی FFها نداریم
 - → صرفهجویی در توان مصرفی

```
process
begin
   wait until rising_edge(CLK) and CLKEN = '1';
   Q <= D;
end process;</pre>
```



• عملیات منطقی/حسابی همگام با کلاک:

```
architecture ...
begin
    signal A, B, C;
process (CLK)
begin
    if (CLK'event and CLK = '0') then
        C <= A * B;
    end if;
end process;
...
end architecture;</pre>
```



outputs = f_o (inputs, cur_state)


 $next_state = f_n (inputs, cur_state)$

outputs = fo (cur_state)

next_state = fn (inputs, cur_state)


:FSM

- □ مدل کلی: □ توصیف هر بخش با یک پروسس



```
entity FSM is
  port(
    CLK : in ...
    RESET : in ...
    INPUTS : in ...
    OUTPUTS : out ...);
end FSM;
```

:FSM



```
architecture arch ...
                                                         FSM: بخش ثباتها
     type STATE TYPE is (RST ST, ST1, ...);
                                                                    تعداد FFها:
     signal CUR STATE, NEXT STATE : STATE TYPE;
 begin

    بستگی به تعداد حالتها

     process (CLK)

    بستگی به نوع کدگذاری

    begin
        if rising edge (CLK) then
            if RESET = '1' then
               CUR STATE <= RST ST;
            else
               CUR STATE <= NEXT STATE;
            end if:
        end if:
                                                               REG
 end process;
RESET
     RST ST
                                                                                        Outputs
                                                  C_{REG}
                                    Inputs
                                                                            COLIT
                                                                                        )خروجی ها(
                                    )ورودي ها(
                                                                    Curst
                                                         Nxtst
                                                                    )حالت حاري
                                                        )حالت بعدي(
                    ST1
                                                        clock -
   ST2
                                                            reset
```

FSM: بخشِ تعيين حالت بعدي 11/01/0 process(CUR STATE, INPUTS) RESET begin RST ST case CUR STATE is when RST ST => if (INPUTS = ...) then 01/111 ST1 NEXT STATE <= ... else ST2 NEXT STATE <= ...; end if: when ST1 => if (INPUTS = ...)NEXT STATE <= ... REG else NEXT STATE <= ... end if: Outputs when ... C_{REG} Cout Inputs)خروجي ها()ورودي ها(Curst Nxtst end process; احالت جاري()حالت بعدي

clock


reset -

FSM: بخش تعیین خروجی

process(CUR STATE) begin


توصیف مدار ترکیبی و تولید خروجیها در OUTPUTS end process;

میلی یا مور؟ میلی چطور؟



process(CUR STATE, INPUTS) begin

توصیف مدار ترکیبی و تولید خروجیها در OUTPUTS end process;











- ☐ قيمت شكا*لات:* پانصد تومان
- \square وقتی شکا ℓ ت داد باید reset شود.



مثال: ماشين فروش شكلات

```
library ieee;
use ieee.std_logic_1164.all;
entity VENDING is
   port(
        CLK : in std_logic;
        RST : in std_logic;
        D, P : in std_logic;
        DOOR : out std_logic);
end VENDING;
--
```



ماشين فروش شكلات

توصیف ثبات حالت (FFها)

DP/0

```
Reset
architecture RTL of VENDING is
                                                                                     START
    type ST TYPE is (START, P200, P500, FULL);
    signal CUR, NEXT : ST TYPE;
                                                                           DP/1
                                                                                              DP/0
begin
                                                                                   DP/0
    process (CLK)
    begin
                                                                                      P200
        if rising edge (CLK) then
             if RST = '1' then
                 NEXT <= START;</pre>
                                                                                              DP/0
                                                                                  \overline{DP}/0
                                                                                                       DP/1
             else
                                                 Exchange!
                 NEXT <= CUR;</pre>
                                                                                      P400
             end if;
        end if:
                                                  REG
                                                                                        D\overline{P}, \overline{D}P/1
    end process;
                                                                        Outputs
                                      C_{REG}
                                                              C_{OUT}
                          Inputs
                                                                      )خروجی ها(
                         )ورودي ها(
                                                       Curst
                                            Nxtst
                                                                                      FULL
                                            clock
                                                                                               XX/0
                                               reset
```


```
ماشین فروش شکلات
توصیف حالت بعدی
process(CUR, D, P)
  begin
      case CUR is
          when START =>
              if (D, P) = "00" then
                  NEXT <= START;</pre>
                                                                                        DP/0
              elsif (D, P) = 01'' then
                                                                     Reset
                  NEXT <= FULL;</pre>
              elsif (D, P) = 10'' then
                                                                                START
                  NEXT <= P200;
                                     else NEXT <= P200
              end if:
                                                                      DP/1
                                                                                        DP/0
          when P200 =>
                                                                              \overline{DP}/0
              if (D, P) = "00" then
                 NEXT <= P200;
                                                                                P200
              elsif (D, P) = "01" then
                  NEXT <= FULL;</pre>
              else
                                                                                        DP/0
                                                                             D\overline{P}/\theta
                                                                                                DP/1
                 NEXT <= P400;
              end if:
                                                                                P400
          when P400 \Rightarrow
              if (D, P) = "00" then
                                                                              REG
                  NEXT <= P400;
              else
                                                                                                Outputs
                                                                   C_{REG}
                 NEXT <= FULL;</pre>
                                                                                        Cout
                                                       Inputs
                                                                                                )خروجی ها( 🖊
                                                       )ورودی ها(
                                                                                  Curst
                                                                        Nxtst
              end if;
                                                                                 )حالت جاري(
                                                                        )حالت بعدي
          when FULL =>
              NEXT <= FULL;
                                                                        clock
  end process;
```


```
process(CUR, D, P)
      variable DP := (D, P);
   begin
      case CUR is
         when START =>
             if P = 0' then
               DOOR <= '0';
             else
                                    DOOR \leq P;
                DOOR <= '1';
             end if;
         when P200 =>
                                   با if بهتر
             if P = 0' then
                DOOR <= '0';
             else
                DOOR <= '1';
             end if;
         when P400 \Rightarrow
             if DP = "00" or DP = "11" then
                DOOR <= '0';
             else
                DOOR <= '1';
             end if:
         when FULL =>
                                                Inputs
                                                )ورودی ها(
             DOOR <= '0';
   end process;
end RTL;
```

ماشین فروش شکلات توصیف خروجی DP/0 Reset START DP/1 DP/0 $\overline{DP}/0$ P200 DP/0 $\overline{DP}/0$ DP/1 P400 REG Outputs C_{REG} COUT)خروجی ها(Curst Nxtst عالت جاري()حالت بعدي clock reset

ماشين فروش شكلات

```
process (CUR)
  begin
     case CUR is
        when START || P200 || P400 =>
           DOOR <= '0';
       when FULL =>
           DOOR <= '1';
  end process;
```






```
architecture arch ...
   type STATE TYPE is (RST ST, ST1, ...);
   signal STATE : STATE TYPE;
begin
   process (CLK, RESET)
   begin
      if rising edge (CLK) then
          if RESET = '1' then
             STATE <= RST ST;
         else
             case STATE is
                when RST ST =>
                   if (INPUTS = ...) then
                      STATE <= ...
                   else
                      STATE <= ...;
                   end if:
                when ST1 =>
                                     Inputs
                when ...
                                    )ورودي ها(
          end if;
      end if;
   end process;
```

FSM با دو فرایند:

1. تغيير حالات

− عدم نیاز به NEXT_STATE

2. تولید خروجی




```
architecture arch ...
   type STATE TYPE is (RST ST, ST1, ...);
   signal STATE : STATE TYPE;
begin
   process (CLK, RESET)
   begin
      if rising edge (CLK) then
          if RESET = '1' then
             STATE <= RST ST;
             OUTPUTS <= ...
         else
             case STATE is
                when RST ST =>
                   if (INPUTS = ...) then
                      STATE <= ...
                      OUTPUTS <= ...
                   else
                      STATE <= ...;
                      OUTPUTS <= ...
                   end if;
                when ST1 =>
                                     Inputs
                                     )ورودی ها(
                when ...
         end if;
      end if:
```

end process;

توصیف ماشین حالت متناهی -

FSM با یک فرایند:

1. تغییر حالات و تولید خروجی
- حتماً به همهٔ خروجیها مقدار داده شود.



تفاوت انواع توصيف FSM

- کدام بهتر است؟
- □ حجم توصیف: یک یا دو فرایندی
- حجم بیشتر: احتمال اشکال بیشتر (نه همیشه)
- ☐ نزدیک بودن به سختافزار: سه فرایندی ☐
- اشکالزدایی آسان تر: دسترسی به سیگنالهای NEXT_STATE
 - در صورت وجود اشكال، مشاهدهٔ شكل موج آنها
- □ نزدیک بودن به رفتار (دیاگرام حالت): دو فرایندی و یک فرایندی
 - دنبال کردن عملیات کد VHDL از روی دیاگرام حالت

انتساب كد حالات

State Encoding یا State Assignment

- دستی 🗖
- كار بيشتر توسط طراح
- نیاز به تغییر کد اگر انتساب عوض شود
 - توصیه نمی شود (مگر در موارد خاص)

```
subtype STATE_TYPE is std_logic_vector (2 downto 0);
signal STATE: STATE_TYPE;

constant START: STATE_TYPE := "000";
constant S1: STATE_TYPE := "001";
constant S2: STATE_TYPE := "010";
constant S3: STATE_TYPE := "011";
constant S4: STATE_TYPE := "100";
constant S5: STATE_TYPE := "101";
```

انتساب کد حالات

انتساب کد حالات

- تکیه به تشخیص ابزار (انتساب پیشفرض ابزار)
 - نامشخص (portability)
 - − تغییر ابزار ← نتایج متفاوت
 - عدم كنترل كافي

انتساب کد حالات

انتساب کد حالات

```
به صورت محدودیتحر کد VHDL
```

```
type STATE_T is (STATE0, STATE1, STATE2, STATE3);
signal STATE, NEXT_STATE : STATE_T;
attribute fsm_encoding : string;
attribute fsm_encoding of STATE : signal is "one-hot";
```

```
type STATE_T is (STATE0, STATE1, STATE2, STATE3);
attribute enum_encoding : string;
attribute enum_encoding of STATE_T : type is "one-hot";
```

Altera

انتساب كد حالات

انتساب کد حالات

به صورت محدودیت – در فایل محدودیتها (XCF)

```
BEGIN MODEL "entity_name"

NET "signal_name" fsm_encoding=one-hot;
END;
```

Xilinx

انتساب کد حالات

انتساب کد حالات

به صورت محدودیت

- به صورت script یا در خط فرمان

run ... -fsm_encoding one-hot

Xilinx

انواع كدها:

STATE1: 01 (sequential) باینری یا ترتیبی

STATE2: 10 حالت: N_s حالت:

STATE3: 11 $N_f = \lceil \log_2 N_s \rceil$

```
type STATE_T is (STATE0, STATE1, STATE2, STATE3);
signal STATE, NEXT_STATE : STATE_T;
attribute fsm_encoding : string;
attribute fsm_encoding of STATE : signal is "sequential";
```

 $2^i \neq 1$ اگر تعداد حالات

- حالات اضافی دردسرساز

انواع كدها:

STATE0: 0001

STATE1: 0010

STATE2: 0100

STATE3: 1000

- تعداد فليپ فلاپ:

 $N_f = N_s$

```
type STATE_T is (STATE0, STATE1, STATE2, STATE3);
signal STATE, NEXT_STATE : STATE_T;
attribute fsm_encoding : string;
attribute fsm_encoding of STATE : signal is "one_hot";
```

STATE0: 000

STATE1: 001

STATE2: 011

STATE3: 010

STATE4: 110

STATE5: 111

STATE6: 101

STATE7: 100

انواع كدها:

(gray) کد گری 🖵

- تعداد فلیپ فلاپ:

 $N_f = \lceil \log_2 N_s \rceil$

```
type STATE_T is (STATE0, STATE1, STATE2, STATE3, STATE4, STATE5,
STATE6, STATE7);
signal STATE, NEXT_STATE : STATE_T;
attribute fsm_encoding : string;
attribute fsm_encoding of STATE : signal is "gray";
```

STATE0: 0000

STATE1: 1000

STATE2: 1100

STATE3: 1110

STATE4: 1111

STATE5: 0111

STATE6: 0011

STATE7: 0001

انواع كدها:

(johnson) کد جانسون


- تعداد فلیپ فلاپ:

 $N_f = ?$

```
type STATE_T is (STATE0, STATE1, STATE2, STATE3, STATE4, STATE5,
STATE6, STATE7);
signal STATE, NEXT_STATE : STATE_T;
attribute fsm_encoding : string;
attribute fsm_encoding of STATE : signal is "johnson";
```

كدام بهتر است؟

- auto:
- ازیک ابزار به ابزار دیگر تغییر میکند
- ازیک نسخه به نسخهٔ دیگر تغییر میکند
- ← بعد از ماهها کار که طرح کار می کرده، با تغییر ابزار کار نمی کند
 - :gray , sequential 🚨
 - کمترین تعداد FF
 - مدارهای ترکیبی بزرگتر
 - :one-hot
 - تعداد FF زياد
 - مدارهای ترکیبی بیشتر ولی بسیار کوچکتر



sequential : مثال


حالت جاری	کد حالت جاری			ورودی ها				حالت بعدى					
	S 3	S2	S1	SØ	I ₀	I1	I ₂	I ₃	I ₄	S 3	S2	S1	SØ
ST0	0	0	0	0			:					:	
ST1	0	0	0	1			:					:	
ST2	0	0	1	0	Х	X	X	0	X	1	1	0	0
:			•				:					:	
ST7	0	1	1	1	Х	X	X	X	1	1	1	0	0
:	:			:				:					
ST12	1	1	0	0	Х	1	X	X	Х	1	1	0	0
:			•				:					•	
ST15	1	1	1	1	Х	1	0	X	X	1	1	0	0

$$\mathbf{D_3} = \dots + (\mathbf{S3'.S2'.S1.S0'}).\mathbf{I_3'} + \dots + (\mathbf{S3'.S2.S1.S0}).\mathbf{I_4} + \dots + (\mathbf{S3.S2.S1'.S0'}).\mathbf{I_1} + \dots + (\mathbf{S3.S2.S1.S0}).\mathbf{I_1.I_2'}$$

$$\mathbf{D}_2 = \dots + (\mathbf{S3'.S2'.S1.S0'}).\mathbf{I_3'} + \dots + (\mathbf{S3'.S2.S1.S0}).\mathbf{I_4'} + \dots + (\mathbf{S3.S2.S1'.S0'}).\mathbf{I_1} + \dots + (\mathbf{S3.S2.S1.S0}).\mathbf{I_1.I_2'}$$

$$\mathbf{D}_1 = \dots$$

$$\mathbf{D}_0 = \dots$$




$$D_{12} = S_2.I_3 + S_7.I_4 + S_{12}.I_1 + S_{15}.I_1.I_2$$

One-hot: مثال


حالت جاری	کد حالت جاری	ورود <i>ی</i> ها	کد حالت بعدی
جاری	S15 S14S0	10 11 12 13 14	
ST0	00000000000000001		
ST1	0000000000000010		
ST2	0000000000000100	xxx0x	00010000000000000
ST3	000000000001000		
ST4	000000000010000		
ST5	000000000100000		
ST6	000000001000000		
ST7	000000010000000	xxxx1	00010000000000000
ST8	000000100000000		
ST9	000001000000000		
ST10	0000010000000000		
ST11	00001000000000000		
ST12	00010000000000000	x1xxx	00010000000000000
ST13	0010000000000000		
ST14	01000000000000000		
ST15	10000000000000000	x10xx	000100000000000000

کدام بهتر است؟

- :one-hot
- در FPGA، تعداد FFها زیاد، مدار ترکیبی به ازای هر FF کوچک
 - one-hot ← − برای FPGA مناسبتر




- کدام بهتر است؟
- :gray , Sequential \Box
- در CPLD، تعداد FFها کم، مدار ترکیبی به ازای هر FF بزرگ
 - sequential ← − و gray برای CPLD مناسبتر



- کدام بهتر است؟
 - :one-hot


− مدارهای ترکیبی کوچک \leftarrow تأخیر بین +ها: کم \leftarrow فرکانس کلاک بالاتر



کدام بهتر است؟

(sequential در برابر) gray 🗖

- برای FSMهای با ترتیب مشخص (مثل شمارنده)، انتخاب مناسب کد
 - ← تغییر کمتر بیتها
 - − ← توان مصرفی کمتر



- کدام بهتر است؟
 - :johnson 📮
- مانند gray، یک تغییر در هر بیت
 - تعداد FF بیشتر
 - مدار ترکیبی کوچکتر از gray

- کدام بهتر است؟
- one-hot در برابر sequential از نظر توان مصرفی:
 - one-hot دو تغییر بیت در هر گونه تغییر حالت
 - sequential توان کمتر از
- one-hot: تعداد FF بیشتر و مدارهای ترکیبی بیشتر از sequential
 - sequential توان بیشتر از
 - ← باید با ابزارهای تحلیل توان بررسی کرد

- کدام بهتر است؟
- one-hot در برابر gray از نظر توان مصرفی:
- one-hot دو تغییر بیت در هر گونه تغییر حالت
 - اما نیازی به ترتیب مشخص تغییر حالتها ندارد

- کدام بهتر است؟
- □ مقایسه از نظر خطاهای ناشی از تشعشعات:
- Soft error: باعث تغییر مقدار FFها می شود
 - :one-hot
 - تعداد FF بیشتر ← احتمال خطای بیشتر
 - اما قابل تشخیص:
 - 001000000 به 001000000
 - در کد VHDL: با when others