

بهینه سازی سرعت در توصیف

• مزایای بهینه سازی سرعت در کد RTL:

- استفاده مجدد از پودمان بهینه سازی شده در جای دیگر
 - نمان کوتاه تر اجرای ابزارها 🗖
 - اسیب ندیدن با ارتقای ابزار به نسخهٔ جدید

روش های بهینه سازی


• روش های بهینه سازی در کد RTL

- ☐ کدنویسی با توجه به رفتار ابزار (نتیجهٔ سنتز)
 - (خط لوله گذاری) Pipelining 🚨
 - (باززمانبندی) Retiming 🚨
 - Proper partitioning

کدنویسی با توجه به رفتار ابزار

🗖 If-then-else تودرتو:

- انتخاب مناسب سیگنال ها با توجه به زمان رسیدنشان



```
if (X > 7) then
   ZOUT <= A;
elsif (Y > 13) then
   ZOUT <= B;
else
   ZOUT <= C;
end if;</pre>
```

كدنويسي با توجه به رفتار ابزار برای شرط های یوشا، n:1 MUX :case → سریع تر case X is if (X > 13) then when 0 to 12 = >ZOUT <= A; ZOUT <= B; elsif (X < 13) then when 12 => ZOUT <= B; **ZOUT <= C**: 13 X 13 X else when others => ZOUT <= C; OUT <= A; end if; end case; X 13 X 13 **ZOUT ZOUT**


كدنويسي با توجه به رفتار ابزار

- FSM انتخاب مناسب کدهای حالت در \square
 - طراحی به صورت مدودف
- − ← آماده شدن خروجی تقریبا همزمان با تغییر حالت
 - one-hot کد
- مدارهای ترکیبی کوچک + تأخیر بین +ها: کم + فرکانس کلاک بالاتر

```
type STATE_T is (STATE0, STATE1, STATE2, STATE3);
signal STATE, NEXT_STATE : STATE_T;
attribute fsm_encoding : string;
attribute fsm_encoding of STATE : signal is "one-hot";
```

Pipelining

- ايدهٔ اصلى:
- عملیات datapath بزرگی را که در یک سیکل ساعت انجام می شود به چند عمل کوچک که در چند سیکل انجام می شوند تقسیم کنیم:



Pipelining

- تحلیل زمانی:
- سه برابر می شود **f**
- دقيقاً سه برابر؟
- سه برابر می شود اما خروجی ها سه کلاک دیرتر حاضر می شوند: Throughput
 - Latency:
 - Number of clock cycles from the first valid input till the corresponding result available on the output of the pipeline.
 - Throughput:
 - A measure of how often the pipeline produces the valid output.

Pipelining


- هزينهٔ افزودن رجيسترها:
- بیشتر FPGAها مشکلی ندارند اما در CPLDها pipeline کمتر به کار می رود.
 - □ CPLDها در یک سطح از آرایهٔ منطقی، عملیات زیادی را می توانند انجام دهند

ANIMATION EXAMPLE, taken from:


A Systolic FFT Architecture for Real Time FPGA Systems


Preston Jackson, Cy Chan, Charles Rader, Jonathan Scalera, and Michael Vai HPEC

Example: Baseline Parallel Architecture



Parallel-Pipelined Architecture






AMD AM2901

```
library ieee;
use ieee.std_logic_1164.all;
use work.numeric std.all;
use work.am2901_comps.all;
entity am2901 is port(
  clk, rst: in std_logic;
  a, b: in unsigned(3 downto 0); -- address inputs
  d: in unsigned(3 downto 0); -- direct data
  i: in std logic vector(8 downto 0); -- micro instruction
  c_n: in std_logic; -- carry in
  oe: in std_logic; -- output enable
 ram0, ram3: inout std_logic; -- shift lines to ram qs0, qs3: inout std_logic; -- shift lines to q
       buffer unsigned(3 downto 0); -- data outputs (3-state)
  g_bar,p_bar:buffer std_logic; -- carry generate, propagate
  ovr: buffer std_logic; -- overflow
  c_n4: buffer std_logic; -- carry out
  f_0: buffer std_logic; -- f = 0
  f3: buffer std_logic); -- f(3) w/o 3-state
end am2901;
```

```
architecture am2901 of am2901 is
  alias dest_ctl: std_logic_vector(2 downto 0) is i(8 downto 6);
  alias alu_ctl: std_logic_vector(2 downto 0) is i(5 downto 3);
  alias src ctl: std logic vector(2 downto 0) is i(2 downto 0);
  signal ad, bd: unsigned(3 downto 0);
  signal q:
               unsigned(3 downto 0);
  signal r, s: unsigned(3 downto 0);
  signal alu out: unsigned(3 downto 0);
begin
-- instantiate and connect components
u1: ram_regs port map(clk => clk, rst => rst, a => a, b => b, alu_out => alu_out,
          dest_ctl => dest_ctl, ram0 => ram0, ram3 => ram3,
          ad => ad, bd => bd);
u2: q reg port map(clk => clk, rst => rst, alu out => alu out, dest ctl => dest ctl,
          qs0 => qs0, qs3 => qs3, q => q);
u3: src op port map(d \Rightarrow d, ad \Rightarrow ad, bd \Rightarrow bd, q \Rightarrow q,
          src ctl => src ctl, r => r, s => s);
u4: alu port map(r \Rightarrow r, s \Rightarrow s, c_n \Rightarrow c_n, alu_ctl \Rightarrow alu_ctl,
          alu out \Rightarrow alu out, g bar \Rightarrow g bar, p bar \Rightarrow p bar,
          c_n4 \Rightarrow c_n4, ovr \Rightarrow ovr);
u5: out mux port map(ad => ad, alu out => alu out, dest ctl => dest ctl,
             oe => oe, y => y);
--define f_0 and f3 outputs
f 0 \le 0' \text{ when alu out} = 0'' \text{ old} = 0'' \text{ else 'Z'};
f3 \le alu out(3);
```

end am2901;



Pipelined AMD AM2901

```
library ieee;
use ieee.std_logic_1164.all;
use work.numeric std.all;
use work.am2901 comps.all;
entity am2901 is port(
  clk, rst: in std_logic;
  a, b: in unsigned(3 downto 0); -- address inputs
  d: in unsigned(3 downto 0); -- direct data
  i: in std logic vector(8 downto 0); -- micro instruction
  c_n: in std_logic; -- carry in
  oe: in std_logic; -- output enable
 ram0, ram3: inout std_logic; -- shift lines to ram qs0, qs3: inout std_logic; -- shift lines to q
  y: buffer unsigned(3 downto 0); -- data outputs (3-state)
  g_bar_q,p_bar_q:buffer std_logic; -- carry generate, propagate
  ovr_q: buffer std_logic; -- overflow
  c_n4_q: buffer std_logic; -- carry out
  f_0: buffer std_logic; -- alu_out = 0
  f3: buffer std_logic); -- alu_out(3) w/o 3-state
end am2901;
```

```
architecture am 2901 of am 2901 is
  alias dest ctl: std logic vector(2 downto 0) is i(8 downto 6);
  alias alu ctl: std logic vector(2 downto 0) is i(5 downto 3);
  alias src ctl: std logic vector(2 downto 0) is i(2 downto 0);
  signal ad, bd: unsigned(3 downto 0);
  signal q: unsigned(3 downto 0);
  signal r, s: unsigned(3 downto 0);
  signal alu out, alu out q: unsigned(3 downto 0):
begin
--instantiate and connect components
u1: ram_regs port map(clk => clk, rst => rst, a => a, b => b, alu_out => alu_out q,
         dest ctl => dest ctl, ram0 => ram0, ram3 => ram3,
         ad => ad, bd => bd):
u2: q reg port map(clk => clk, rst => rst, alu out => alu out q, dest ctl => dest ctl,
         qs0 => qs0, qs3 => qs3, q => q);
u3: \operatorname{src\_op} port \operatorname{map}(d \Rightarrow d, ad \Rightarrow ad, bd \Rightarrow bd, q \Rightarrow q,
         src ctl => src ctl, r => r, s => s);
                                                                              No change
u4: alu port map(r \Rightarrow r, s \Rightarrow s, c_n \Rightarrow c_n, alu_ctl \Rightarrow alu_ctl,
         alu_out => alu_out, g_bar => g_bar, p_bar => p bar,
         c_n 4 \Rightarrow c_n 4, ovr \Rightarrow ovr):
u5: out_mux port map(ad => ad, alu_out => alu_out _q, dest_ctl => dest_ctl,
             oe => oe, v => v);
--define f_0 and f3 outputs
f_0 <= '0' when alu_out _q = "0000" else 'Z';
f3 <= alu_out _q(3);
```

Pipelined AMD AM2901

```
process (clk)
    if (rising_edge(clk) then
        alu_out_q <= alu_out;
        g_bar_q <= g_bar;
        p_bar_q <= p_bar;
        ovr_q <= ovr;
        c_n4_q <= c_n4;
    end if;
    end process;
end am2901;</pre>
```

(باززمانبندی) Retiming

- هدف اصلی:
- □ افزایش فرکانس کلاک مدار ترتیبی
 - اهداف فرعى:
 - 🗖 کاهش مساحت
 - 🗖 کاهش توان مصرفی

Retiming

• تعریف:

□ جابجایی FFها در مدار برای بهبود کارایی بدون تغییر latency