
تراشههای منطقی برنامه پذیر



چرخه ی طراحی برای FPLDها



Design Entry

- Schematic Netlist
- HDL
- Waveform
- State Diagram




Textual or Schematic

- Most people today use textual languages (like VHDL or Verilog) rather than schematic for most digital design.
 - Schematics make poor use of screen space.
 - Not appropriate for large designs.
 - Easier tooling (parsing).




FPGA Placement & Routing



logic + layout synthesis

Field Programmable Gate Array



چرخه ی طراحی برای FPLDها

- مزايا:
- کوتاه شدن پروسه ی طراحی.
- نوآوری بیشتر (پروسه ی طراحی به مراحل بالاتر رفتاری منتقل می شود) (تشابه با زبانهای سطح بالا)
 - Debug طرح بسيار آسانتر و سريعتر.
 - مانند سيكل برنامه نويسى:






- تغییرات در طرح بسیار آسانتر.
- بعضی شرکتها نسخه های جدید سخت افزار خود را روی CD یا از طریق اینترنت در اختیار مشتری خود قرار می دهند تا EPROM را مجددا برنامه ریزی کند.

Productivity Gap

- Moore's Law:
 - Our ability to manufacture logic transistors
 - ~ 58% per year.
- Productivity of designers:
 - Their ability to design and implement correct and testable transistors per staffmonth:
 - < 25% per year.

Design Productivity Gap



- 1981 leading edge chip required 100 man-months
 - 10,000 transistors / 100 transistors/man-month
- 2002 leading edge chip requires 30K man-months
 - **150,000,000** / **5000** transistors/man-month
- Designer cost increase from \$1M to \$300M



ا سرعت:

• چند صد MHz: بسیار بالاتر از سیستمهای SSI-based اما کمتر از MHz و Custom (حدود ۳-۴ برابر)

Ian Kuon, Jonathan Rose, "Measuring the gap between FPGAs and ASICs," *FPGA*, 2006.

• علت كندى:

• اتصالات برنامه پذیر 🗲 مقاومت و خازن

• دانسیته:

• كمتر از ASIC (حدود ۴۰/۱ يا ۲۰/۱)

مرتضى صاحب الزماني

- توان مصرفی:
- بیشتر از ASIC (حدود ده برابر)
 - زمان توسعه:
- prototyping: FPLD و شبیه سازی با استفاده از Toolها (چند روز و هفته)

• ASIC: ساخت maskها، ساخت ویفر، mask: ساخت Mask؛ ساخت بسیار وقت گیر (چند ماه)

- :Prototyping •
- در FPLD به سرعت مي توان نمونه اوليه را توليد كرد: Time-to-Market
- بعضى از شركتها نسخه Mask Programmed را به مشترى عرضه مى كنند.
 - هزینه ی تست:
 - در FPLD کاربر مجبور نیست برای هر طرح، IC را تست کند.



- تغییر در طرح:
- FPLD را مي توان به طور الكتريكي در چند ميلي ثانيه (تا دقيقه) customize كرد.
 - ASIC نیاز به ask دustom mask چند هزار دلاری دارد (برای تولید بسیار بالا قابل توجیه است).
 - :Inventory Risk •
 - در ASIC باید میزان نیاز بازار به دقت ارزیابی شود (بیش از حد یا کم تولید نشود)
 - اما FPLD مانند SSI و MSI استاندارد برای نیازهای عام قابل استفاده است.



- مسایل بالا در هزینه تاثیر دارند.
- برای تعداد بسیار بالا مقرون به صرفه است. \mathbf{ASIC} •
- FPLD از نظر طراحی و تغییر در طرح مقرون به صرفه است.
 - **Tooling** •
 - **Testing** •
- Non-Recurring Engineering Cost) NRE اوليه:
- ASIC چندصد هزار دلار (طراحی، تولید ماسکها، توسعه ی تست)
 - 🗲 انتخاب بین FPLD و ASIC بستگی به کاربرد و حجم تولید دارد.



مقایسه ی FPLD و Custom Logic

			Semi-/Full-Cus	tom
Requirement	FPLD	Discrete Logic	Logic	-
Speed ·····				
Density				
Cost ·····				1
Prototype ·····				
Manufacturing				//
Future Modification				
Inventory ·····				-4
Development Tool				_
				نر
Very Effective		Adequate	☐ Poor	
				•1 •11 1 ••
14			ى	ىر تضى صاحب الزمان