



دانشگاه صنعتی امیرکبیر دانشکده مهندسی کامپیوتر و فناوری اطلاعات

معماری سوئیچ و روترهای با کارآیی بالا تمرین سوم

پرهام الوانی

۸ دی ۱۳۹۶

۱ سوال اول

باس باید بتواند اگر همه پورتهای ورودی داده داشتند آنها را منتفل کند پس میبایست به اندازهی مجموع نرخ همهی پورتهای ورودی ظرفیت داشته باشد.

$$BW_{bus} = 24 * 10 = 240Gb/s$$
 (1.1)

۲ سوال دوم

برای سوئیچهایی با معماری shared-memory میدانیم:

$$2*N_r \le rac{T_{cell}}{T_{mem}}$$
 (1.Y)

از آنجایی که شبکهای که این سوئیچ به آن متصل است شبکهی ATM میباشد پس اندازهی بستهها در آن ۵۳ بایت میباشد.

$$T_{cell} = rac{L_{cell}}{throughput}$$

$$= rac{53*8}{125*10^3} = 3.392ms$$
 (Y.Y)

و در نهایت خواهیم داشت:

$$N_r=rac{T_{cell}}{T_{mem}}=rac{3.392ms}{16ns} \ =212$$