


“计算机组织结构”作业 02 参考答案

1. 假设采用分散式刷新，下图表示一个 DRAM 经由总线的读操作的简化时序。存取时间认为是由 t_1 到 t_2 。由 t_2 到 t_3 是刷新时间，此期间 DRAM 芯片必须再充电，然后处理器才能再次存取它们。



a) 假定存取时间是 60ns，刷新时间是 40ns。问：存储周期是多少（单位：ns，精度：整数）？假定 1 位输出，这个 DRAM 所支持的最大数据传输率是多少（单位 Mbps，精度：整数）？

$$T_c = 60\text{ns} + 40\text{ns} = 100\text{ns}$$

$$\text{数据传输率 } V = 1\text{bit}/100\text{ns} = 10\text{Mbps}$$

b) 使用这些芯片构成一个 32 位宽的存储器系统，其产生的数据传输率是多少（单位 Mbps，精度：整数）？

$$V' = 32 \times V = 32 \times 10\text{Mbps} = 320\text{Mbps}$$

2. 已知某机主存容量为 64KB，按字节编址。假定用 $1\text{K} \times 4$ 位的 DRAM 芯片构成该存储器，

请问：

a) 需要多少个这样的 DRAM 芯片？

$$N = 64\text{KB} / (1\text{K} \times 4\text{bit}) = 128 \quad (1\text{B} = 8\text{bit})$$

b) 主存地址共多少位？哪几位用于选片？哪几位用于片内选址？

主存容量为 64KB，按字节寻址，所以寻址空间为 $64\text{K} = 2^{16}$ ，主存地址为 16 位。由于片内为 1K 个地址，所以低 10 位为片内地址，高 $16 - 10 = 6$ 位用于选片。

注意，此处不能算为 $128 = 2^7$ ，所以高 7 位选片，低 $16 - 7 = 9$ 位用于片内选址。因为片内的选址单元是 4 位，需要位扩展后才能按字节编址（整体上是字位扩展），即选片时都是同时选中 2 个芯片。
[卢苇, 121250091]

3. 假定用 $8\text{K} \times 8$ 位的 EPROM 芯片组成 $32\text{K} \times 16$ 位的只读存储器，请问

a) 数据寄存器（用于存放数据）最少应有多少位？

16 位，与每个寻址单元中数据的长度相同

b) 地址寄存器（用于存放地址）最少应有多少位？

寻址空间为 $32K \times 16\text{bit} / 16\text{bit} = 32K = 2^{15}$ ，所以最少为 15 位

c) 共需要多少个 EPROM 芯片？

$32K \times 16 / 8K \times 8 = 8$ 个