

作业8 Cache Coherence

- (a) 由表中数据观察到 cache 2 的 set 1 tag 与 cache 3 set 1 的 tag 相同。
均为 0x511100, MESI state 不同, 前者为 E 后者为 S
∴ 不可能出现 = 者, 一个独占, 一个共享。

Cache 均有可能发生变化。

eg: 原本状态为 S, S, Cache 2 突变为 E
原本状态为 E, E, Cache 3 突变为 S

(cache 2 set 1 S → E 错误)
(cache 3 set 1 E → S 错误)

b)

state	This Processor		Other Processor	
	Load	store	Load	store
I	S/E	M	I	I
S	S	M	S	I
E	E	M	S	I
M	M	M	S	I

Process 2 发起 ld, 0x51100, 处理器 3 store ⇒ 处理器 1 load.
对于 0x51100, 不同处理器下的状态为

Process 2: E → E → I → I
Process 3: S → S → M → S → E

对于 0x5FFFF, 处理器 0 store ⇒ 处理器 1 替换之前的 0x51100, load

Process 0: I → M → S
Process 1: S

对于 0x5FFFF0, 处理器 1 load, 替换为 S, load 结束之后也是 S.

最终的状态图为:

Cache 0		
	Tag	MESI State
Set 0	0x5FFFFFFF	M
Set 1	0x5FFFFFFF	S
Set 2	0x5FFFFFFF	S
Set 3	0x5FFFFFFF	I

Cache 1		
	Tag	MESI State
Set 0	0x522222	I
Set 1	0x5FFFFF	S
Set 2	0x5FFFFFFF	S
Set 3	0x533333	S

Cache 2		
	Tag	MESI State
Set 0	0x5F111F	M
Set 1	0x511100	I
Set 2	0x5FFFFFFF	S
Set 3	0x533333	S

Cache 3		
	Tag	MESI State
Set 0	0x5FF000	E
Set 1	0x511100	E
Set 2	0x5FFFF0	I
Set 3	0x533333	I

发生了 cache 的替换, cache 3 set 1: S → E, 不会发生错误的执行结果

(C) 由题中初始表格可知, Cache 1 和 Cache 3 的 set0 均发生了变化

最后系统 Process 1 进行 load/st, Process 3 进行 store.

每个 cache 的 set 0, 1, 2 与原结果保持一致, set 3 由 1, S, S, I $\rightarrow$ E, 2, 2, I

Cache 0 store 0x533333, 使两个 S $\rightarrow$ I, 之后 cache 0 load 0x5FFFF, 变为 E
一共进行 4 次即可.

order	处理器 0	处理器 1	处理器 2	处理器 3
1		ld/st 0x5FFFF0000		
2				st 0x5FFFF0000
3	st 0x533333C0			
4	ld 0x5FFFFC0			