



算術邏輯電路設計



Outline

- 加法器
 - 半加器
 - 全加器
 - 並列加法器
- 減法器
 - 半減器
 - 全減器
- 1's補數減法電路
- 2's補數加減法電路
- BCD加法器



加法器



加法器

- 加法器(adder)是數位計算機最基本的算術運算 電路,包括:
 - 半加器

只能處理2 個位元相加的加法電路,我們稱為半加器(Half-Adder, HA)。

• 全加器

能處理3個位元相加的加法電路,我們稱為全加器(Full-Adder, FA)。





半加器

• 設有兩個1 位元的數字分別為A 與B,而A + B 結果為和(S)與進位(C),則其真值表如下圖 所示;由真值表我們可得其和(S)與進位(C) 的布林代數式為

| 輸 | 入 | 輸出 | | | | |
|---|---|----|----|--|--|--|
| A | В | 和 | 進位 | | | |
| 0 | 0 | 0 | 0 | | | |
| 0 | 1 | 1 | 0 | | | |
| 1 | 0 | 1 | 0 | | | |
| 1 | 1 | 0 | 1 | | | |

$$S = \overline{AB} + A\overline{B} = A \oplus B$$
$$C = AB$$







全加器(1/3)

- 加法運算無可避免的一定要考慮前一級的進位輸出,因此想要進行二進位加法運算,一定要有能同時處理3個位元相加的全加器才行
- 設全加器的3 個輸入位元分別為A、B與進位輸入 C_i,相加結果為和(S)與進位輸出C_o,則真值 表如下圖所示;其輸出之布林代數為:

| C_i | A | В | S | C_{i+1} |
|-------|---|---|---|-----------|
| 0 | 0 | 0 | 0 | 0 |
| 0 | 0 | 1 | 1 | 0 |
| 0 | 1 | 0 | 1 | 0 |
| 0 | 1 | 1 | 0 | 1 |
| 1 | 0 | 0 | 1 | 0 |
| 1 | 0 | 1 | 0 | 1 |
| 1 | 1 | 0 | 0 | 1 |
| 1 | 1 | 1 | 1 | 1 |

$$S = \overline{C_i} \overline{A} B + \overline{C_i} A \overline{B} + C_i \overline{A} \overline{B} + C_i A B$$

$$C_{i+1} = \overline{C_i} A B + C_i \overline{A} B + C_i A \overline{B} + C_i A B$$


$$= \overline{C_i} A B + C_i A B + C_i \overline{A} B + C_i A B + C_i A \overline{B} + C_i A B$$

$$= A B (\overline{C_i} + C_i) + C_i B (\overline{A} + A) + C_i A (\overline{B} + B)$$

$$= A B + C_i B + C_i A$$



全加器(2/3)



$$S = \overline{C_i} \overline{A} B + \overline{C_i} A \overline{B} + C_i \overline{A} \overline{B} + C_i A B$$

$$= \overline{C_i} (\overline{A} B + A \overline{B}) + C_i (\overline{A} \overline{B} + A B)$$

$$= \overline{C_i} (A \oplus B) + C_i (\overline{A} \oplus B)$$

$$= C_i \oplus A \oplus B$$

$$C_{i+1} = \overline{C_i} A B + C_i \overline{A} B + C_i A \overline{B} + C_i A B$$


$$= A B (\overline{C_i} + C_i) + C_i (\overline{A} B + A \overline{B})$$

$$= A B + C_i (A \oplus B)$$



全加器(3/3)

經整合得全加器的電路下圖所示;若將其與半加器電路來比較,可知全加器可以由兩組半加器加上一只或閘來組成。




並列加法器(1/3)

- 加法運算的操作,都是由最低位元逐級往上的, 例如有兩筆二進位數A₃ A₂ A₁ A₀ 與B₃ B₂ B₁ B₀相 加。
- 則其運算順序由最低位元 A_0 + B_0 開始,在 A_0 + B_0 後可得和 S_0 與進位 C_1 ,接下來再由 A_1 + B_1 + C_1 得到和 S_1 與進位 C_2 等依序進行


並列加法器(2/3)

·只要將全加器下圖般並列串接起來,就可進行兩個多位元二進位數的加法運算了。這種可以同時將2個多位元二進位數直接相加的加法器,稱為並列加法器 (parallel binary adder)。



並列加法器(3/3)

•假設有2個十進位數11和7要相加,由於11之二進位數為1011B,而7之二進位數為0111B,故最後結果為10010B即十進制的18,如下圖所示



4位二進位數加法範例




減法器



半減器

| х | у | 差(D) | 借位(B) |
|---|---|------|-------|
| 0 | 0 | 0 | 0 |
| 0 | 1 | 1 | 1 |
| 1 | 0 | 1 | 0 |
| 1 | 1 | 0 | 0 |



差
$$D = \overline{x}y + x\overline{y} = x \oplus y$$
 借位 $B = \overline{x}y$




全減器

它跟全加器與半加器關係相同,仍是可由兩個半 減器和一個或閘來組成。

$$\frac{\cancel{\Xi}(D) = \overline{x} \overline{y} B_i + \overline{x} \overline{y} \overline{B}_i + x \overline{y} \overline{B}_i + x \overline{y} B_i}{= \overline{B}_i (\overline{x} \overline{y} + \overline{y} \overline{y}) + B_i (\overline{x} \overline{y} + x \overline{y})} \qquad \qquad = \overline{B}_i (\overline{x} \overline{y} + x \overline{y}) + \overline{B}_i (\overline{x} \overline{y} + x \overline{y}) \\
= \overline{B}_i (x \oplus y) + B_i (\overline{x} \oplus y) \qquad \qquad = B_i (\overline{x} \oplus y) + \overline{x} \overline{y} \\
= B_i \oplus x \oplus y$$

$$\stackrel{\stackrel{\longleftarrow}{=}}{=} \overline{B}_i (x \oplus y) + \overline{B}_i (x \oplus y) \qquad \qquad = B_i (x \oplus y) + \overline{B}_i (x \oplus y) + \overline{B}_$$



1's補數減法電路



1's補數減法電路(1/2)

1's範例: 35 - 21

35(8位元表示): 0010 0011 21(8位元表示): 0001 0101

0010 0011 +) 1110 1010 1 0000 1101 0000 1110

即為正解

1's範例: 21 - 35

+) 1101 1100 1111 0001

- 0000 1110

因為是負數,要變為原本的10進制 要再做一遍1's轉換

10


後面為一般二進位轉換,前面加負號即可



1's補數減法電路(1/2)

ex. 將0111減去0011,則A3A2A1A0=0111, B3B2B1B0=0011,步驟如下:

- 1. 將減數 $B_3B_2B_1B_0$ 取補數, $\overline{B}_3\overline{B}_2\overline{B}_1\overline{B}_0=1100$ 。
- 2. 經加法器相加,得C3 Y3Y2Y1Y0=10011。
- 3. 將端迴進位加入,即Y3Y2Y1Y0+C3=0100。





2's補數減法電路



2's補數減法電路(1/2)



2's範例: 35 - 21

35(8位元表示): 0010 0011 21(8位元表示): 0001 0101

+) 1110 1011 (Colored Property of the colored Propert

14

2's範例: 21 - 35


- 0000 1110

-14



2's補數加減法電路(2/2)

• 在微電腦系統中,整數的有號數都是用2's 補數來表示的;2's 補數表示法是先把二進位數字變成1 的補數,然後再加1



2's補數加/減法器

- 由於人類習慣於十進制,所以大多數的設備,不 論是輸入或最終結果的輸出,都是以十進制來表 示的,如數位式溫度計或數位電表等。
- BCD碼是以4 位元的二進位數 (由0000 到1001) 來代表十進制的十個數目,其加法運算與二進制 大致是一樣的,但要注意的是,BCD 碼最大只到 9 而已,不像4 位元的二進制最大到15;因此兩 數相加結果是有必要再加以調整的,茲舉例說明 如下

• 每位數的合<=9,如45+33為:

• 有任何數字合>9或這有進位時,例如4+7:


$$6 + 7 = 13$$

BCD Code : 00010011_(BCD)
Binary Code : 00001101B

相差6 (00010011B - 00001101B = 00000110B)



• 再如 47 + 39 :




- 從上二個例子中我們發現,在兩BCD 碼相加時,若其和有大於9 或有進位時,其結果皆與正確值差6,即差0110B
- (a) BCD 的加法可先按原來的二進位加法相加
- (b)若和不大於9,不須修正即是正確的BCD 形式
- (c)若結果有進位或和大於9,則須加6來修正;修正後果因進位使下一位數的和又大於9,則將該位數再加6,每一位數都小於9為止

• BCD 加法器可先用二進位加法器來處理,當兩數相加結果大於9或有進位時,再加"0110"來修正

 因此在電路的設計上我們需要兩組加法器,一組 做加數與被加數相加,另一組則用來做加6或加0, 即當兩數相加結果有進位或大於9時加6,否則 則加0(鑑別電路)






BCD加法器-超9鑑別電路化簡

| S3 S2 S1 S0 0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 | Y 0 0 0 | |
|---|------------------|--|
| 0 0 0 1 0 0 1 0 | 0 | |
| 0 0 1 0 | 0 | |
| | | |
| 0 0 1 1 | Λ | |
| | U | |
| 0 1 0 0 | 0 | |
| 0 1 0 1 | 0 | |
| 0 1 1 0 | 0 | |
| 0 1 1 1 | 0 | |
| 1 0 0 0 | 0 | |
| 1 0 0 1 | 0 | |
| 1 0 1 0 | 1 | |
| 1 0 1 1 | 1 | |
| 1 1 0 0 | 1 | |
| 1 1 0 1 | 1 | |
| 1 1 1 0 | 1 | |
| 1 1 1 1 | 1 | |

| S ₁ S ₀ S ₃ S ₂ | 00 | 01 | 11 | 10 |
|---|---------|---------|-----|-----|
| 00 | 0 | 1 | 3 | 2 |
| 01 | 4 | 5 | 7 | 6 |
| 11 (| 12 1 | 13 1 | 15 | 1 |
| 10 | 8 | 9 | 111 | 110 |

$$Y = S_1S_3 + S_2S_3$$






- 請完成全加器與半加法器電路,並完成紀錄,包括電路設、模擬波形圖、真值表(與模擬波形相符)。
- 本次每一個實驗完成後需助教確認正確,在做下一題,全部完成後,將專案壓縮上傳EE-Class。
- Lecture6_組別XX. ZIP



• Half-Adder-1






• Half-Adder-2


| | Name | Value at 0 ps | 0 ps 0 ps | | 40.0 ns | | 80.0 ns | | 120 _; 0 r | าร | 160 _; 0 i | าร | 200 |
|-----|------|------------------|--------------|----|---------|----|---------|----|----------------------|----|----------------------|----|-----|
| | ∨ in | B 00 | | 00 | | 01 | | 10 | | 11 | | 00 | |
| in_ | Α | B 0 | | - | | - | | | | | TL | | |
| in_ | В | B 0 | | | | | | | | | \top | | |
| out | S | B 0 | | - | | | | | | | | | |
| out | С | B 0 | | - | | | | | | | | | |
| | | | | | | | | | | | | | |
| | | | | | | - | | - | | | | | |



• Full-Adder-1



• Full-Adder-2





• Full-Adder-3

