

real

Group percentage in risk score decile

100

75

50

25

0

1 2 3 4 5 6 7 8 9 10

Risk score decile

as.factor(IV)

- IV:
instrument_reden_beeindiging_historie_doelstelling_bereikt__uitstroom_naar_regulier_werk: 0
- IV:
instrument_reden_beeindiging_historie_doelstelling_bereikt__uitstroom_naar_regulier_werk: 1
- IV:
instrument_reden_beeindiging_historie_doelstelling_bereikt__uitstroom_naar_regulier_werk: 2
- IV:
instrument_reden_beeindiging_historie_doelstelling_bereikt__uitstroom_naar_regulier_werk: 3
- IV:
instrument_reden_beeindiging_historie_doelstelling_bereikt__uitstroom_naar_regulier_werk: 4

1

2

3

4

5

6

7


8

9

10

real_conditional


Group percentage in risk score decile



as.factor(IV)



synth




as.factor(IV)

- IV:
instrument_reden_beeindiging_historie_doelstelling_bereikt__uitstroom_naar_regulier_werk: 0
- IV:
instrument_reden_beeindiging_historie_doelstelling_bereikt__uitstroom_naar_regulier_werk: 1

synth_conditional

Group percentage in risk score decile




as.factor(IV)



real: Excess share in highest risk decile

Excess share in highest risk decile



real_conditional: Excess share in highest risk decile

Excess share in highest risk decile

IV:
instrument_reden_beeindiging_historie_doelstelling_bereikt__uitstroom_naar_regulier_werk: 4

IV:
instrument_reden_beeindiging_historie_doelstelling_bereikt__uitstroom_naar_regulier_werk: 3


IV:
instrument_reden_beeindiging_historie_doelstelling_bereikt__uitstroom_naar_regulier_werk: 2

IV:
instrument_reden_beeindiging_historie_doelstelling_bereikt__uitstroom_naar_regulier_werk: 1

IV:
instrument_reden_beeindiging_historie_doelstelling_bereikt__uitstroom_naar_regulier_werk: 0

0.000 0.001 0.002 0.003 0.004

perc_misrep_td_threshold




synth: Excess share in highest risk decile

Excess share in highest risk decile

IV:
instrument_reden_beeindiging_historie_doelstelling_bereikt__uitstroom_naar_regulier_werk: 1

IV:
instrument_reden_beeindiging_historie_doelstelling_bereikt__uitstroom_naar_regulier_werk: 0



synth_conditional: Excess share in highest risk decile

Excess share in highest risk decile


instrument_reden_beeindiging_historie_doelstelling_bereikt__uitstroom_naar_regulier_werk: 4
IV: 4

instrument_reden_beeindiging_historie_doelstelling_bereikt__uitstroom_naar_regulier_werk: 3
IV: 3

instrument_reden_beeindiging_historie_doelstelling_bereikt__uitstroom_naar_regulier_werk: 2
IV: 2

instrument_reden_beeindiging_historie_doelstelling_bereikt__uitstroom_naar_regulier_werk: 1
IV: 1

instrument_reden_beeindiging_historie_doelstelling_bereikt__uitstroom_naar_regulier_werk: 0
IV: 0



perc_misrep_td_threshold