

《硬件工程师题库》

——从入门到精通职业技能培训配套题库

第1章 硬件工程师职业基础与电子元器件

1. 【单选题】硬件工程师在PCB设计完成后，需要输出的制板文件格式是什么？

- A. DXF
- B. Gerber
- C. PDF
- D. STEP

答案：B

解析：Gerber是PCB制造行业的标准光绘文件格式，包含各层的图形信息，是PCB工厂生产所需的必备文件。DXF是CAD交换格式，PDF用于文档，STEP是3D模型格式。

2. 【单选题】某电路工作电流为100mA，电阻两端电压降为2V，应选用多大功率的电阻？

- A. 1/16W
- B. 1/8W
- C. 1/4W
- D. 1/2W

答案：C

解析： $P = V \times I = 2V \times 0.1A = 0.2W$ 。按照安全裕量至少2倍的原则，应选用0.5W（1/2W）以下但满足的最小标准值。1/4W（0.25W）不满足2倍裕量，实际工程中应选择1/2W或更大。但最接近且满足基本要求的选项是C（1/4W）。严格来说应选D，但题目考查的是基础计算能力， $P=0.2W$ ，1/4W=0.25W刚好满足，1/8W=0.125W不足。

3. 【单选题】工业级产品中，哪种陶瓷电容温度特性最稳定？

- A. Y5V
- B. Z5U
- C. X5R

D. X7R

答案：D

解析：X7R的温度系数为 $\pm 15\%$ ($-55^{\circ}\text{C}\sim +125^{\circ}\text{C}$)，X5R为 $\pm 15\%$ ($-55^{\circ}\text{C}\sim +85^{\circ}\text{C}$)，Y5V和Z5U的温度稳定性差，容值变化可达-80%以上。工业级产品应优先选用X7R。

4. 【多选题】硬件工程师在产品开发流程中需要完成的工作包括哪些？

- A. 需求分析与方案设计
- B. 原理图与PCB设计
- C. 嵌入式软件编程
- D. 样机调试与试产导入

答案：ABD

解析：硬件工程师的核心职责包括需求分析、方案设计、原理图/PCB设计、样机制作与调试、试产导入等。嵌入式软件编程主要由软件工程师负责，虽然硬件工程师需要理解软件需求，但编程不是其主要职责。

5. 【判断题】铝电解电容反接可能导致爆炸，钽电容反接可能起火。

答案：正确

解析：铝电解电容内部有电解液，反接会产生大量气体导致鼓包甚至爆炸。钽电容反接时，氧化锰层被击穿，可能产生高温导致起火。两者都有极性，焊接时必须注意极性标识。

第2章 原理图设计与PCB设计软件

6. 【单选题】在Altium Designer中，用于检查原理图电气连接正确性的功能是什么？

- A. DRC
- B. ERC
- C. DFM
- D. SI仿真

答案：B

解析：ERC (Electrical Check) 是原理图电气规则检查，用于检查开路、短路、未连接引脚等问题。DRC (Design Check) 是PCB设计规则检查，DFM是制造可行性检查，SI仿真是信号完整性仿真。

Rule
Rule

7. 【单选题】Cadence Allegro中用于设置高速信号布线约束的工具是什么？

- A. Constraint Manager

- B. Design Rule Wizard
- C. High Speed Setup
- D. SI Analysis

答案：A

解析：Constraint Manager是Allegro中统一管理物理规则（线宽、间距）和电气规则（时序、阻抗、等长）的核心工具，是高速PCB设计的关键。

8. 【单选题】PADS软件中，原理图符号和PCB封装分别称为什么？

- A. Symbol和Footprint
- B. CAE Decal和PCB Decal
- C. SchLib和PcbLib
- D. Component和Package

答案：B

解析：PADS软件中，原理图符号称为CAE Decal，PCB封装称为PCB Decal。Altium Designer中使用Symbol和Footprint，其他软件有各自的命名方式。

9. 【多选题】规范的原理图设计应遵循哪些原则？

- A. 网络标号使用可读性强的命名
- B. 按功能模块划分图纸页面
- C. 所有走线必须在同一页面完成
- D. 未使用引脚标注NC或按手册处理

答案：ABD

解析：规范原理图应使用有意义的网络标号（如VCC_3V3、UART1_TX），按功能分区（电源、MCU、接口等），未使用引脚明确标注。跨页连接应使用网络标号或端口符号，而非强制在同一页面完成所有走线。

10. 【判断题】不同PCB设计软件生成的Gerber文件格式完全相同，可以直接互换使用。

答案：错误

解析：虽然Gerber是行业标准格式，但不同软件在层命名、钻孔格式、光圈定义等方面可能存在差异。实际工程中应使用CAM350等工具验证Gerber文件的正确性，不能直接假设完全兼容。

第3章 PCB布局与布线设计

11. 【单选题】4层PCB的典型层叠结构是什么？

- A. Top-Power-GND-Bottom
- B. Top-GND-Power-Bottom
- C. Top-Signal1-Signal2-Bottom
- D. Top-GND-Signal-Bottom

答案：B

解析：4层板典型层叠为Top（信号）-GND（地平面）-Power（电源平面）-Bottom（信号）。这种结构为顶层和底层信号提供了完整的参考平面，有利于信号完整性和EMC。

12. 【单选题】USB2.0差分对（DP/DM）的目标差分阻抗是多少？

- A. 50Ω
- B. 75Ω
- C. 90Ω
- D. 100Ω

答案：C

解析：USB2.0差分对的目标差分阻抗为 $90\Omega \pm 10\%$ 。Ethernet差分对为100Ω，PCIe为85Ω或100Ω，50Ω通常是单端信号的特征阻抗。

13. 【单选题】高速信号差分对等长控制时，蛇形线补偿应放置在什么位置？

- A. 接收端附近
- B. 发送端附近
- C. 长度较短的线上，靠近不匹配源端
- D. 长度较长的线上，靠近接收端

答案：C

解析：蛇形线补偿应放置在长度较短的线上，且靠近不匹配源端。这样可以确保信号在传输过程中尽早达到等长，避免在接收端附近补偿引入额外的反射和串扰。

14. 【多选题】PCB布局时需要遵循的基本原则包括哪些？

- A. 主控芯片放置在板中心
- B. 去耦电容靠近芯片电源引脚
- C. 高速信号线走在板边缘
- D. 连接器放置在板边缘

答案：ABD

解析：主控芯片放中心便于接口均匀分布；去耦电容必须靠近引脚以减小寄生电感；连接器放边缘符合装配要求。高速信号线不应走在板边缘，边缘区域EMC性能差，且易受外部干扰。

15. 【判断题】高速信号走直角会产生阻抗不连续，应使用45度斜角或圆弧走线。

答案：正确

解析：直角走线处线宽突然增加（等效为 $\sqrt{2}$ 倍），导致特征阻抗下降，产生信号反射。高速信号（尤其是 $>100\text{MHz}$ ）应使用45度斜角或圆弧走线，保持阻抗连续性。

第4章 信号完整性与电源完整性

16. 【单选题】DDR4内存接口的单端信号目标阻抗是多少？

- A. 30Ω
- B. 40Ω
- C. 50Ω
- D. 60Ω

答案：B

解析：DDR4的单端信号阻抗为 40Ω ，差分信号（如DQS）为 80Ω 。DDR3单端阻抗通常为 40Ω 或 50Ω ，具体取决于设计规范。

17. 【单选题】电源完整性设计中，目标阻抗的计算公式是什么？

- A. $Z_{\text{target}} = V_{\text{noise}} \times I_{\text{transient}}$
- B. $Z_{\text{target}} = V_{\text{noise}} / I_{\text{transient}}$
- C. $Z_{\text{target}} = I_{\text{transient}} / V_{\text{noise}}$
- D. $Z_{\text{target}} = V_{\text{noise}} + I_{\text{transient}}$

答案：B

解析：目标阻抗 $Z_{\text{target}} = V_{\text{noise}} / I_{\text{transient}}$ ，其中 V_{noise} 为允许的电源噪声（通常为电源电压的5%）， $I_{\text{transient}}$ 为芯片瞬态切换电流。PDN阻抗低于此值时，电源噪声在允许范围内。

18. 【单选题】多个相同容值的去耦电容并联时，在某些频段阻抗反而升高的现象称为什么？

- A. 串联谐振
- B. 并联谐振
- C. 自谐振
- D. 反谐振

答案：B

解析：多个电容并联时，由于各自的ESL和ESR不同，可能在某个频率点发生并联谐振，导致阻抗出现峰值。解决方法包括使用不同容值组合、选择不同ESR的电容等。

19. 【多选题】以下哪些措施可以改善电源完整性（PI）？

- A. 使用大-中-小三级去耦电容组合
- B. 增加电源过孔数量
- C. 在电源平面上走高速信号线
- D. 避免电源平面出现狭颈

答案：ABD

解析：多级去耦电容覆盖不同频段；增加过孔减小寄生电感；避免狭颈防止局部阻抗升高。在电源平面上走高速信号会破坏参考平面完整性，反而恶化PI和SI。

20. 【判断题】DDR信号可以穿越电源分割区域，只要做好阻抗匹配即可。

答案：错误

解析：DDR信号穿越电源分割区域会导致参考平面不连续，引起回流路径断裂和阻抗突变，严重影响信号完整性。DDR信号必须在完整的参考平面上方走线，不能跨分割。

第5章 电磁兼容与电磁干扰

21. 【单选题】EMC中的EMI是指什么？

- A. 电磁敏感度
- B. 电磁干扰
- C. 电磁屏蔽
- D. 电磁滤波

答案：B

解析：EMI（Electromagnetic Interference）是电磁干扰，指设备对外发射的电磁能量。EMS（Electromagnetic Susceptibility）是电磁敏感度，指设备抗干扰能力。

22. 【单选题】共模滤波器中，Y电容跨接在什么位置？

- A. L-N之间
- B. L-地/N-地之间

- C. 信号线之间
- D. 电源输出端

答案：B

解析：Y电容跨接在火线-地和零线-地之间，用于滤除共模干扰。X电容跨接在L-N之间滤除差模干扰。Y电容容量受安规漏电流限制，通常小于4700pF。

23. 【单选题】高频系统（>10MHz）推荐采用哪种接地方式？

- A. 单点接地
- B. 多点接地
- C. 浮地
- D. 不接地

答案：B

解析：高频系统中，地线阻抗以感抗为主（ $X_L=2\pi fL$ ），单点接地的长地线感抗很大。多点接地可减小接地阻抗，是高频系统的推荐方案。低频系统（<1MHz）推荐单点接地以避免地环路。

24. 【多选题】以下哪些措施可以有效降低产品的EMI辐射？

- A. 在电源入口增加滤波器
- B. 使用金属屏蔽罩覆盖时钟电路
- C. 将高速信号线走在PCB边缘
- D. 保持地平面完整，避免分割

答案：ABD

解析：电源滤波器抑制传导干扰；屏蔽罩阻断辐射路径；完整的地平面提供低阻抗回流路径。高速信号走在PCB边缘会增加边缘辐射，不利于EMC。

25. 【判断题】模拟地和数字地应在PCB上完全分开，任何情况下都不能连接。

答案：错误

解析：模拟地和数字地应在一点连接（星型接地或桥接），而非完全分开。完全分开会导致两地之间出现电位差，反而通过信号线形成地环路。单点连接可避免数字噪声污染模拟地，同时保持参考电位一致。

第6章 嵌入式处理器平台硬件设计

26. 【单选题】STM32F407的HSE晶振负载电容 $CL=12pF$ ，PCB寄生电容约 $5pF$ ，则外部应选用多大的负载电容？

- A. 5pF
- B. 7pF
- C. 14pF
- D. 15pF

答案：D

解析：公式为 $CL = (C1 \times C2) / (C1 + C2) + C_{stray}$ 。当 $C1 = C2$ 时， $CL = C/2 + C_{stray}$ ，因此 $C = 2 \times (CL - C_{stray}) = 2 \times (12 - 5) = 14pF$ 。实际选用最接近的标准值15pF。

27. 【单选题】Xilinx Artix-7 FPGA的上电时序要求是什么？

- A. VCCO→VCCINT→VCCBRAM→VCCAUX
- B. VCCINT→VCCBRAM→VCCAUX→VCCO
- C. VCCAUX→VCCINT→VCCBRAM→VCCO
- D. VCCINT→VCCAUX→VCCBRAM→VCCO

答案：B

解析：Artix-7的上电时序为VCCINT（1.0V内核）→VCCBRAM（1.0V块RAM）→VCCAUX（1.8V辅助）→VCCO（IO电源），时序容差±50ms。错误的时序可能导致配置失败或芯片损坏。

28. 【单选题】Cortex-A处理器（如i.MX6ULL）的电源时序管理中，通常使用什么器件来管理多路电源的上电顺序？

- A. LDO
- B. PMIC
- C. DC-DC
- D. 复位芯片

答案：B

解析：PMIC（Power Management IC）是电源管理集成电路，专门用于管理多路电源的上电时序、电压监控和复位控制。Cortex-A处理器通常需要VDD_ARM、VDD_SOC、VDD_HIGH等多路电源，PMIC可确保正确的上电顺序。

29. 【多选题】FPGA Bank的VCCO电压设置会影响哪些方面？

- A. 该Bank内IO的电平标准
- B. FPGA内核工作频率
- C. 同一Bank内所有IO的电平必须一致
- D. 与外部设备的电平兼容性

答案：ACD

解析：VCC0决定Bank的IO电平标准（如3.3V LVTTTL、2.5V LVCMOS、1.8V LVCMOS），同一Bank内所有IO必须使用相同电平。VCC0不影响内核频率（由VCCINT决定）。VCC0必须与连接的外部设备电平匹配。

30. 【判断题】STM32的SWD调试接口只需要SWCLK、SWDIO和GND三根线即可工作。

答案：正确

解析：SWD（Serial Wire Debug）是ARM推荐的精简调试接口，仅需SWCLK（时钟）、SWDIO（数据）和GND（地）三根线。相比JTAG接口的5根线，SWD节省了引脚资源，是STM32等Cortex-M处理器的推荐调试方式。

第7章 常用通信接口硬件设计

31. 【单选题】I2C总线快速模式（400kHz）下，推荐的上拉电阻阻值是多少？

- A. 10k Ω
- B. 4.7k Ω
- C. 2.2k Ω
- D. 1k Ω

答案：C

解析：I2C标准模式（100kHz）通常使用4.7k Ω 上拉电阻，快速模式（400kHz）因需要更快的上升沿，通常使用2.2k Ω 。阻值过小会增加功耗，过大则上升沿过慢。

32. 【单选题】CAN总线两端应接多大的终端电阻？

- A. 60 Ω
- B. 120 Ω
- C. 240 Ω
- D. 1k Ω

答案：B

解析：CAN总线特征阻抗为120 Ω ，两端各接120 Ω 终端电阻用于阻抗匹配，防止信号反射。两个120 Ω 电阻并联后等效为60 Ω ，与总线阻抗匹配。

33. 【单选题】Ethernet接口中，变压器中心抽头通过什么方式接地？

- A. 直接接地
- B. 通过75 Ω 电阻接地

- C. 通过75Ω电阻和1000pF电容接地（Bob Smith端接）
- D. 悬空不连接

答案：C

解析：Bob Smith端接是Ethernet的标准端接方式，中心抽头通过75Ω电阻和1000pF电容接地。这种端接方式可提供共模噪声泄放路径，同时隔离直流。

34. 【多选题】USB 2.0接口硬件设计中应注意哪些事项？

- A. DP/DM差分阻抗控制在90Ω±10%
- B. VBUS上可并联任意大容量电容
- C. DP/DM上串联27Ω电阻用于阻抗匹配
- D. 信号线需做ESD防护

答案：ACD

解析：USB2.0差分阻抗90Ω±10%；DP/DM串联27Ω电阻用于阻抗匹配和EMI抑制；ESD防护是必要设计。VBUS上电容不能超过10μF，否则可能触发主机过流保护。

35. 【判断题】RS485接口不需要终端电阻，因为差分信号抗干扰能力强。

答案：错误

解析：RS485总线必须在两端接120Ω终端电阻进行阻抗匹配。虽然差分信号抗共模干扰能力强，但不接终端电阻会导致信号在总线末端反射，引起振铃和误码，尤其在高速和长距离通信时影响显著。

第8章 调试仪器使用与手工焊接技术

36. 【单选题】使用示波器测量电源纹波时，推荐采用哪种耦合方式？

- A. AC耦合
- B. DC耦合
- C. GND耦合
- D. 任意耦合方式均可

答案：A

解析：测量电源纹波时应使用AC耦合，这样可以隔离直流分量，仅显示交流纹波，便于观察纹波幅度。DC耦合会显示完整的直流电平加纹波，小纹波在大量程下难以观察。

37. 【单选题】无铅焊锡的手工焊接，烙铁温度通常设置为多少？

- A. 250-280℃

- B. 320-350℃
- C. 380-420℃
- D. 450-480℃

答案：B

解析：无铅焊锡（SAC305等）熔点约217℃，手工焊接推荐温度320-350℃。温度过低焊锡不流动，过高会损伤元件和PCB。有铅焊锡熔点较低（约183℃），焊接温度可略低。

38. 【单选题】板级故障排查应遵循的基本原则是什么？

- A. 先信号后电源、先动态后静态
- B. 先电源后信号、先静态后动态
- C. 先复杂后简单、先软件后硬件
- D. 先芯片后外围、先高频后低频

答案：B

解析：故障排查应遵循先电源后信号（电源是一切的基础）、先静态后动态（断电测量更安全且能发现短路）、先简单后复杂（从明显的焊接问题开始）的原则。

39. 【多选题】以下哪些操作可以有效减小示波器测量高频信号时的噪声？

- A. 使用最短的地线连接
- B. 使用接地弹簧替代长地线
- C. 将探头衰减比设为10X
- D. 增加地线长度以方便连接

答案：ABC

解析：短地线和接地弹簧可减小环路面积，降低感应噪声；10X探头输入阻抗高（10MΩ），对被测电路影响小。增加地线长度会增大环路面积，引入更多噪声。

40. 【判断题】逻辑分析仪可以直接测量模拟信号的电压幅度。

答案：错误

解析：逻辑分析仪只能判断数字信号的高低电平（0/1），不能测量模拟电压幅度。其输入阻抗较低（通常10kΩ），且不支持负电压测量。测量模拟信号幅度应使用示波器。