什么是噪声容限？它是如何定义的？

噪声容限：允许噪声在一定限度内的存在，而不影响电路正常工作的能力。

对于低电平输出的情况，低电平噪声容限定义为：$NM_L = V_{IL} - V_{OL}$。高电平噪声容限定义为：$NM_H = V_{OH} - V_{IH}$。其中，V_{OH}和 V_{OL}分别表示逻辑电路的高、低电平 ；V_{IL}表示的是输入电平为低的最大值，V_{IH}表示的是输入电平为高的最小值。

CMOS 逻辑电路中为什么会有传输延迟？传输延迟通过什么来刻画？

在晶体管内部有两种材料相接或重叠在一起，就会形成电容。这种电容叫做寄生电容。寄生电容的存在给逻辑电路的运行速度带来负面的影响。寄生电容的充放电过程，使得电容两端的电压不能立即变化。

门电路的输出信号相对输入信号的延迟时间称为传输延迟时间。从输入波形上升沿中点到输出波形下降沿中点之间的延迟时间称为导通延迟时间，记作 t_{PHL}。从输入波形下降沿中点到输出波形上升中点之间的延迟时间称为截止延迟时间，记作 t_{PLH}。平均传输延迟时间 t_{pd} 为：$t_{pd} = \frac{1}{2}(t_{PHL} + t_{PLH})$

缓冲器的作用有哪些？

在必须驱动很大电容性负载的逻辑门电路中，通常采用缓冲器来改善性能。除了改善电路的速度性能之外，缓冲器还用来驱动需要大电流的外部设备。

5．试写出图 P2.1 （a）、（b）所示 CMOS 电路的输出逻辑表达式。



图 P2.1 （a）



图 P2.1　（b）

（a）$F=\overline{A}\bullet\overline{B}$

(b) $F=\overline{A}+\overline{B}$

10．某组合电路其 PROM 阵列图如图 P2.4 所示，写出输出函数最小项之和∑m（）形式。



图 P2.4

F1=∑m（1,5,6,7）

F2=∑m（0,1,3,6,7）

F3=∑m（3,4,5,6,7）

11．某组合电路其 PROM 阵列图如图 P2.5 所示，回答：

（1）写出输出函数的最小项之和∑m（）形式。

（2）该组合电路实现什么功能？



图 P2.5

真值表如下：(1)　$F_1=\sum m$（2,3,7,8,12,13）

$F_2=\sum m$（1,3,4,6,9,11,12,14）

(2)

ABCD	F_1　F_2
0000	00
0001	01
0010	10
0011	11
0100	01
0101	00
0110	01
0111	10
1000	10
1001	01
1010	00
1011	01
1100	11
1101	10
1110	01

1111	00

功能：两位数 AB 和两位数 CD 的差的绝对值，该功能可用于浮点数阶码比较电路。