<分析时序电路的功能>

1. 分析如图 P6.1 所示同步时序电路的逻辑功能。

$T_0 = A \quad T_1 = A \cdot Q_0^n$

$Z = A \cdot Q_0^n \cdot Q_1^n$

$Q_0^{n+1} = A\overline{Q_0^n} + \overline{A}Q_0^n$

$= A \oplus Q_0^n$

$Q_1^{n+1} = (A \cdot Q_0^n) \oplus Q_1^{n+1}$



图 P6.1



1. $T_0 = A$. $T_1 = A \cdot Q_0^n$. $Z = A \cdot Q_0^n Q_1^n$, $Q_i^{n+1} = T_i \oplus Q_i^n$

A	Q_1^n	Q_0^n	Q_1^{n+1}	Q_0^{n+1}	Z
0	0	0	0	0	0
0	0	1	0	1	0
0	1	0	1	0	0
0	1	1	1	1	0
1	0	0	0	1	0
1	0	1	1	0	0
1	1	0	1	1	0
1	1	1	0	0	1

$Q_0^{n+1} = A \oplus Q_0^n$

$Q_1^{n+1} = (A \cdot Q_0^n) \oplus Q_1^n$

由状态表即可知，电路功能为：

A=0 时，电路保持原态；

A=1 时，电路为模4加法计数器.

A=0 时暂停计数，A=1 时模 4 加法计数，Z 为加法计数器计到最大值时的指示器

也可以是认为统计“1”的模四的余数个数（这个也可以，但不是很好）

请问能否认为是 1111 的序列信号检测器？（不能）

<分析时序电路的功能>

3. 分析图 P6.3 所示电路的逻辑功能，写出驱动方程，列出状态转换表，画出完全状态转换图和时序波形，说明电路能否自启动。

解：$J_0 = 1 \quad K_0 = Q_2^n$

$J_1 = \overline{Q_2^n} \quad K_1 = \overline{Q_0^n}$

$J_2 = Q_1^n \quad K_2 = \overline{Q_1^n}$

$Q_0^{n+1} = \overline{Q_0^n} + \overline{Q_2^n}Q_0^n = \overline{Q_0^n} + \overline{Q_2^n}$

$Q_1^{n+1} = \overline{Q_2^n}\,\overline{Q_1^n} + Q_0^n Q_1^n$

$Q_2^{n+1} = Q_1^n\overline{Q_2^n} + \overline{Q_1^n}Q_2^n$

$= Q_1^n$



图 P6.3（F0 的 J 端连接 1）

$Q_2^nQ_1^nQ_0^n$	$Q_2^{n+1}Q_1^{n+1}Q_0^{n+1}$
000	011
001	111
010	101
011	111
100	001
101	010
110	110
111	000

$Q_2^nQ_1^nQ_0^n$

状态转换图：

000 → 011 → 111 → 110 → 101 → 010 → 001 → 100 → 000

功能：模5的计数器，可以自启动.



也可以认为从 Q_0、Q_1、Q_2 分别输出三个序列信号发生器，分别为 01101、01110、00111

<分析计数器>

4. 分析图 P6.5 所示的计数器在 M=0 和 M=1 时各为几进制计数器（这里称为模几计数器更好），并画出状态转换图。

解: M=0时

0010 → 1001

2 9 8

M=1时:

0100 → 1001

4 → 9 6



图 P6.5



<分析计数器>

6. 图 P6.6 所示为利用模 16 计数器 74163 的同步置数功能构成的计数器，分析：（1）当 $D_3D_2D_1D_0$=0000 时为几进制（模几）计数器？（2）当 $D_3D_2D_1D_0$=0001 时为几进制（模几）计数器？

0000 → 0111

0 → 7

模8

模7



图 P6.6



<时序逻辑电路的设计>

7. 试用JK触发器和门电路设计一个十三进制（模 13）的计数器，并检查设计的电路能否自启动。

解：按13需要4位触发器

Q_3^n	Q_2^n	Q_1^n	Q_0^n	Q_2^{n+1}	Q_3^{n+1}	Q_1^{n+1}	Q_0^{n+1}
0	0	0	0	0	0	0	1
0	0	0	1	0	0	1	0
0	0	1	0	0	0	1	1
0	0	1	1	0	1	0	0
0	1	0	0	0	1	0	1
0	1	0	1	0	1	1	0
0	1	1	0	0	1	1	1
0	1	1	1	1	0	0	0
1	0	0	0	1	0	0	1
1	0	0	1	1	0	1	0
1	0	1	0	1	0	1	1
1	0	1	1	1	1	0	0
1	1	0	0	0	0	0	0
else				×	×	×	×

对于 Q_3^{n+1}

$Q_3^nQ_2^n$ \ $Q_1^nQ_0^n$	00	01	11	10
00				
01			1	
11		×	×	×
10	1	1	1	1

得：$Q_3^{n+1} = Q_3^n \cdot \overline{Q_2^n} + Q_2^n Q_1^n Q_0^n$

得：$J_3 = Q_3^n$　　$K_3 = \overline{Q_1^n Q_0^n}$

7. 需用四位触发器构成 $Q_3 Q_2 Q_1 Q_0$

$Q_3^n Q_2^n Q_1^n Q_0^n$	$Q_3^{n+1} Q_2^{n+1} Q_1^{n+1} Q_0^{n+1}$
0000	0001
0001	0010
0010	0011
0011	0100
0100	0101
0101	0110
0110	0111
0111	1000
1000	1001
1001	1010
1010	1011
1011	1100
1100	0000
其他	XXXX

$Q_3^n Q_2^n$ \ $Q_1^n Q_0^n$	00	01	11	10
00	0	0	0	0
01	0	0	1	0
11	0	X	X	X
10	1	1	1	1

$Q_3^{n+1} = Q_2^n Q_1^n Q_0^n \overline{Q_3^n} + \overline{Q_2^n} \cdot Q_3^n$

$\therefore J_3 = Q_2^n Q_1^n Q_0^n$

$K_3 = Q_2^n$

$Q_3^n Q_2^n$ \ $Q_1^n Q_0^n$	00	01	11	10
00	0	0	1	0
01	1	1	0	1
11	0	X	X	X
10	0	0	1	0

$Q_2^{n+1} = Q_1^n Q_0^n \overline{Q_2^n} + \overline{Q_3^n}\,\overline{Q_1^n} \cdot Q_2^n + Q_1^n \overline{Q_0^n} \cdot Q_2^n$

$\therefore J_2 = Q_1^n Q_0^n$. $K_2 = \overline{\overline{Q_3^n} \cdot \overline{Q_1^n} + Q_1^n \overline{Q_0^n}}$

$= Q_3^n \overline{Q_1^n} + \overline{Q_3^n}\,\overline{Q_0^n} + \overline{Q_1^n}\,\overline{Q_0^n}$

$Q_3^n Q_2^n$ \ $Q_1^n Q_0^n$	00	01	11	10
00	0	1	0	1
01	0	1	0	1
11	0	X	X	X
10	0	1	0	1

$Q_1^{n+1} = Q_0^n \overline{Q_1^n} + \overline{Q_0^n} Q_1^n$

$\therefore J_0 = Q_0^n$ $K_0 = Q_0^n$

$Q_3^n Q_2^n$ \ $Q_1^n Q_0^n$	00	01	11	10
00	1	0	0	1
01	1	0	0	1
11	0	X	X	X
10	1	0	0	1

$Q_0^{n+1} = \overline{Q_3^n}\,\overline{Q_0^n} + \overline{Q_2^n}\,\overline{Q_0^n} + 0$.

$\therefore J_0 = \overline{Q_3^n} + \overline{Q_2^n}$

$K_0 = 1$

自启动性检查：

1101 -> 0010

1110 -> 0110

1111 -> 0000

∴ 可自启动.

也可以表示为：$K_2 = \overline{\overline{\overline{Q_3^n} \cdot \overline{Q_1^n}} \cdot \overline{Q_1^n \cdot \overline{Q_0^n}}} = (Q_3^n + Q_1^n)\ (\overline{Q_1^n} + Q_0^n)$ （图略）

<时序电路设计>

8. 已知同步计数器的时序波形如图 P6.7 所示。试用 D 触发器实现该计数器。

① 按波形图画出状态表

② 卡诺图简化

③ 电路



图 P6.7

8. 由波形图可知

$Q_2^n Q_1^n Q_0^n$	$Q_2^{n+1} Q_1^{n+1} Q_0^{n+1}$
0 0 1	0 1 1
0 1 1	1 1 1
1 1 1	1 1 0
1 1 0	1 0 0
1 0 0	0 0 1
其他	× × ×

Q_1^{n+1}:

Q_2^n \ $Q_1^n Q_0^n$	00	01	11	10
0	×	1	1	×
1	0	×	1	0

多余圈

$D_1 = 1 + Q_0^n$

Q_2^{n+1}:

Q_2^n \ $Q_1^n Q_0^n$	00	01	11	10
0	×	0	1	×
1	0	×	1	1

$\therefore D_2 = Q_1^n$

Q_0^{n+1}

Q_2^n \ $Q_1^n Q_0^n$	00	01	11	10
0	×	1	1	×
1	1	×	0	0

$D_0 = \overline{Q_2^n} + \overline{Q_1^n}$

自启动性检查:

000 → 001

010 → 101 ∴可自启动

101 → 011

<时序逻辑>

10. 利用上升沿触发的 JK 触发器设计一个可变模同步计数器，当控制端 X=0 时为 5 进制加法计数器，X=1 时为 7 进制减法计数器。加法计数过程为 0→4，当加法计数计到最大值 4 时，输出端 Z=1；减法计数过程为 6→0，当减法计数计到最小值 0 时，输出端 Z=1。要求画出状态转移图（转换表），写出驱动方程、状态方程、输出方程，并检查你设计的系统能否自启动。

① 状态转换表：

X	Q_2^n	Q_1^n	Q_0^n	Q_2^{n+1}	Q_1^{n+1}	Q_0^{n+1}	Z
0	0	0	0	0	0	1	0
0	0	0	1	0	1	0	0
0	0	1	0	0	1	1	0
0	0	1	1	1	0	0	0
0	1	0	0	0	0	0	1
0	1	0	1	—	—	—	0
0	1	1	0	—	—	—	0
0	1	1	1	—	—	—	0
1	0	0	0	1	1	0	1
1	0	0	1	0	0	0	0
1	0	1	0	0	0	1	0
1	0	1	1	0	1	0	0
1	1	0	0	0	1	1	0
1	1	0	1	1	0	0	0
1	1	1	0	1	0	1	0
1	1	1	1	—	—	—	0

② 驱动方程、状态方程、输出方程：

$X Q_2$ \ $Q_1 Q_0$	00	01	11	10
00	0	0	1	0
01	0	×	×	×
11	0	1	×	1
10	1	0	0	0

Q_2^{n+1}

$$Q_2^{n+1} = Q_2Q_1 + Q_2Q_0 + \overline{X}\,\overline{Q_2}Q_1Q_0 + X\overline{Q_2}\,\overline{Q_1}\,\overline{Q_0} = \overline{Q_2}(\overline{X}Q_1Q_0 + X\overline{Q_1}\,\overline{Q_0}) + Q_2(Q_1 + Q_0)$$

$$J_2 = \overline{X}Q_1Q_0 + X\overline{Q_1}\cdot\overline{Q_0}$$

$$K_2 = \overline{Q_1 + Q_0} = \overline{Q_1}\cdot\overline{Q_0}$$

$X Q_2$ \ $Q_1 Q_0$	00	01	11	10
00	0	1	0	1
01	0	×	×	×
11	1	0	×	0
10	1	0	1	0

Q_1^{n+1}

$$Q_1^{n+1} = X\overline{Q_1}\,\overline{Q_0} + \overline{X}\,\overline{Q_1}Q_0 + XQ_1Q_0 + \overline{X}Q_1\overline{Q_0} = \overline{Q_1}(X\overline{Q_0} + \overline{X}Q_0) + Q_1(XQ_0 + \overline{X}\,\overline{Q_0})$$

$$J_1 = X\overline{Q_0} + \overline{X}Q_0 = X \oplus Q_0 \ , \qquad K_1 = \overline{XQ_0 + \overline{X}\,\overline{Q_0}} = X\overline{Q_0} + \overline{X}Q_0 = X \oplus Q_0$$

X Q2 \ Q1 Q0	00	01	11	10
00	1	0	0	1
01	0	×	×	×
11	1	0	×	1
10	0	0	0	1

Q_0^{n+1}

$$Q_0^{n+1} = Q_1\overline{Q_0} + XQ_2\overline{Q_0} + \overline{X}\,\overline{Q_2}\,\overline{Q_0} = \overline{Q_0}(Q_1 + XQ_2 + \overline{X}\,\overline{Q_2})$$

$$J_0 = (Q_1 + XQ_2 + \overline{X}\,\overline{Q_2}) \ , \qquad K_0 = 1$$

X Q2 \ Q1 Q0	00	01	11	10
00	0	0	0	0
01	1	0	0	0
11	0	0	0	0
10	1	0	0	0

Z

$$Z = \overline{X}Q_2\overline{Q_1}\,\overline{Q_0} + X\overline{Q_2}\,\overline{Q_1}\,\overline{Q_0}$$

电路图：



③ 检查自启动：

当 X=0 时，为：101—>110—>111—>100；（能到有效状态）

当 X=1 时，为：111—>110。（此处 110 为有效状态）

所以电路能自启动。

11．图 P6.8 所示为由 4 个带异步清零和异步置“1”端（R 为清零端，S 为置“1”端，均为低电平有效）的 T 触发器构成的同步计数器，分析该电路，判断计数器的模值是多少？画出电路状态图（状态图格式按 $Q_3Q_2Q_1Q_0$→）。



图 P6.8

各触发器的驱动方程为：$T_0=1, T_1=\overline{Q_0}, T_2=\overline{Q_1}\bullet\overline{Q_0}, T_3=\overline{Q_2}\bullet\overline{Q_1}\bullet\overline{Q_0}$，故为减法计数器，$R_1=S_2=S_3=\overline{\overline{Q_0}\bullet Q_1\bullet\overline{Q_2}\bullet Q_3}=Q_0+\overline{Q_1}+Q_2+\overline{Q_3}$

所以当 $Q_3Q_2Q_1Q_0=1010$ 时，$R_1=S_2=S_3=0$。此时，Q_0 保持，Q_1=0，Q_3=Q_2=1

即 $Q_3Q_2Q_1Q_0=1010$ 时，在异步清零和置“1”的作用下，很快到达状态 1100，

所以状态图为：



故该电路实现模 2 计数（注意这里不是模 3 计数器）

12．分析图 P6.9 所示的电路构成模几计数器？（给出分析过程）。



图 P6.9



这里模 39、40 或 59 都不对，这是常见错误

一片 74163 为模 16 进制计数，两片级联实现 16*16=256 进制计数，当计数到达二进制 00111001（十进制 57）时，置数 00000000，由于该芯片为同步置数，所以为模 58 计数器。

13．在图 P6.10 中，若两个移位寄存器的原始数据分别为 $A_3A_2A_1A_0$=1001，$B_3B_2B_1B_0$=0011，Q_c 触发器的原始数据为 1，试问经过 4 个 Clk 信号作用以后两个寄存器中的数据为多少？电路完成什么功能？



图 P6.10（书上修改 Q_c 的 D 端）

$A_3A_2A_1A_0$=0110，$B_3B_2B_1B_0$=0000，该电路实现串行相减的功能，即 A 寄存器的值减去 B 寄存器的值，结果保存在 A 寄存器中，B 寄存器运算结束后清零。

15．用十进制同步计数器 74160 辅以适当组合电路实现“00011001”序列信号发生器。

序列为 8 位二进制代码，因此，首先构建模 8 的计数器。对于同步置数的 74160 而言，当计数由 0000 计到 0111，即 Q_A=1,Q_B=1,Q_C=1 时，使用与非门反馈到置数端，使计数器模 8 计数（**注意，**此处不能用计数

器芯片低三位构成模 8 计数器，因为该计数器芯片为模 10 计数器，如果是直接连的话就会构成序列信号 0001100100）。然后使用多路选择器输出。如选用 8 选 1 多路选择器 74151，则将需要产生的序列信号 00011001 分别接到输入端，将地址端与计数器的输出端低三位适当地连接在一起，如图所示，随着时钟脉冲，多路选择器的输出 Z 即是所需的序列。



也可以用计数器和组合门电路实现：$F = Q_B Q_A + Q_C \overline{Q_B} \cdot \overline{Q_A}$

18．图 P6.11 所示电路是用二—十进制优先编码器 74147 和同步十进制计数器 74160 组成的可控制分频器。已知 CLK 端输入脉冲的频率为 10KHz，试说明当输入控制信号 A、B、C、D、E、F、G、H、I 分别为低电平时，Y 端输出的脉冲频率各为多少。



图 P6.11

解： 当 $A=0$ 时，74160 构成模 9 计数器，Y 端输出频率为 $\frac{10}{9}$ KHz；

当 $B=0$ 时，74160 构成模 8 计数器，Y 端输出频率为 $\frac{10}{8}$ KHz；

当 $C=0$ 时，74160 构成模 7 计数器，Y 端输出频率为 $\frac{10}{7}$ KHz；

当 $D=0$ 时，74160 构成模 6 计数器，Y 端输出频率为 $\frac{10}{6}$ KHz；

当 $E=0$ 时，74160 构成模 5 计数器，Y 端输出频率为 $\frac{10}{5}$ KHz；

当 $F=0$ 时，74160 构成模 4 计数器，Y 端输出频率为 $\frac{10}{4}$ KHz；

当 $G=0$ 时，74160 构成模 3 计数器，Y 端输出频率为 $\frac{10}{3}$ KHz；

当 $H=0$ 时，74160 构成模 2 计数器，Y 端输出频率为 $\frac{10}{2}$ KHz；

当 $I=0$ 时，74160 循环置 9，Y 端输出频率为 0Hz；

注意最后一个 I 的情况 Y 的输出频率（始终为 9，Y=1）

21．由 4 位同步二进制计数器 74162 组成的可变进制计数器如图 P6.13 所示。试分析当控制变量 A 为 1 和 0 时电路各为几进制计数器，并画出状态转换图。



74162功能表

CP	R_D	$\overline{LD}$	EP ET	工作状态
↑	0	×	× ×	同步清零
↑	1	0	× ×	同步置数
↑	1	1	1 1	计　数

图 P6.13 功能表中的 CP 改成 CLK

21. $\overline{LD} = \overline{A Q_3^n Q_2^n Q_0^n + \bar{A} Q_3^n Q_0^n}$

∴当A=0时. $\overline{LD} = \overline{Q_3^n Q_0^n}$

即1001时 $\overline{LD}=0$.

∴ A=0时 模10计数器

当 A=1时 $\overline{LD} = \overline{Q_3^n Q_2^n Q_0^n}$

即1101时. $\overline{LD}=0$.

∴ A=1时 为模14计数器

此处常见错误是模 9 和模 13 计数器

23．74161 组成的电路如图 P6.15 所示，分析电路，并回答以下问题。

（1）画出电路的状态转换图（$Q_3Q_2Q_1Q_0$）。

（2）说出电路的功能（74161 的功能见表）。



74161功能表

CP	$\overline{R_D}$	$\overline{LD}$	EP	ET	工作状态
×	0	×	×	×	置零
↑	1	0	×	×	预置数
×	1	1	0	1	保持
×	1	1	×	0	保持（但C=0）
↑	1	1	1	1	计数

图 P6.15 图中和功能表中的 CP 改成 Clk，同时图中输出的 D_0~D_3 改为 Q_0~Q_3

分析此图：$\overline{RD} = \overline{Q_3 \cdot Q_1 \cdot Q_0}$，所以当计数至 1011 时计数器异步置零。

(1) 电路状态图:



（2）根据状态图可知，该电路为模 11 计数器。（此处常见错误是模 12 计数器）

24. 分析图 P6.16 所示逻辑电路，说明该电路功能。



图 P6.16

输出函数和激励函数表达式为

$$D_2 = x\bar{y}_1 + \bar{x}\bar{y}_2 y_1$$

$$D_1 = \overline{y_1(x \oplus y_2)}$$

$$Z = x\bar{y}_2\bar{y}_1 + \bar{x}y_2y_1$$

状态图如图 所示，由状态图可知，该电路是一个三进制可逆计数器，当 x =0 时实现加 1 计数；当 x=1 时实现减 1 计数。



注意，这里状态图应该是米里型状态图，另外，Z 是最大最小的指示器（有人认为是序列信号发生器），有同学回答加法器/减法器，这个和加法计数器/减法计数器是两个概念，这里也不是序列信号检测器