2．写出如图 P4.2 所示电路的真值表、最简与或逻辑表达式，并分析该电路逻辑功能。



图 P4.2

解：

先在原电路做相应的标号，分别写各点的逻辑表达式，再合并化简。 给出真值表。

$$P1 = ABC$$
$$P2 = A + B + C$$
$$P3 = AB$$
$$P4 = AC$$
$$P5 = BC$$
$$F2 = P3 + P4 + P5$$
$$= AB + AC + BC$$
$$= (A \oplus B)C + AB$$
$$P6 = \overline{F2} \bullet P2$$
$$= \overline{AB + AC + BC}(A + B + C)$$
$$= \overline{A} \cdot \overline{B}C + \overline{A}B\overline{C} + A\overline{B} \cdot \overline{C}$$
$$F1 = P1 + P6$$
$$= ABC + \overline{A} \cdot \overline{B}C + \overline{A}B\overline{C} + A\overline{B} \cdot \overline{C}$$
$$= A \oplus B \oplus C$$

A	B	C	F2	F1
0	0	0	0	0
0	0	1	0	1
0	1	0	0	1
0	1	1	1	0
1	0	0	0	1
1	0	1	1	0
1	1	0	1	0
1	1	1	1	1

<u>电路功能:</u> 全加器（这个更好，因为是同一电路）或者（F2F1）来表示输入 1 的个数（这个也对）或者 F1 为偶校验电路，F2 为投票表决（少数服从多数），第三种回答不是很好

3．根据逻辑图 P4.3，写出逻辑函数，并画出 Y 的波形。



图 P4.3

解：

$$Y=\overline{AB+AC} = \overline{AB} \cdot \overline{AC} = (\overline{A}+\overline{B}) \cdot (\overline{A}+\overline{C}) = \overline{A}+\overline{B}\overline{C}$$



5． 设 A、B、C 为保密锁的 3 个按键。当 A 键单独按下时，锁既不打开，也不报警；只有当（A、B、C）（A、B）或者（A、C）同时按下时，锁才能被打开；当不符合上述组合状态时，将发出报警信息。设 F 为开锁信号，G 为报警信号，请设计该保密锁的逻辑电路。要求：列出真值表，写出最简与或表达式。

解：

A	B	C	F	G
0	0	0	0	1
0	0	1	0	1
0	1	0	0	1
0	1	1	0	1
1	0	0	0	0
1	0	1	1	0
1	1	0	1	0
1	1	1	1	0

(1) $F = AB+AC$　　$G = \overline{A}$　（这种回答其实不太符合实际）

或者(1)

A	B	C	F	G
0	0	0	0	0
0	0	1	0	1
0	1	0	0	1
0	1	1	0	1
1	0	0	0	0
1	0	1	1	0
1	1	0	1	0
1	1	1	1	0

(2) $F = AB+AC$　　$G = \overline{A}B + \overline{A}C$

说明：后一种更符合实际。

9. 试用与非门设计一个组合电路，该电路的输入 X 及输出 Y 均为 3 位二进制数，要求：当 $0 \leqslant X \leqslant 2$ 时，$Y = X$；当 $3 \leqslant X \leqslant 5$ 时，$Y = X+1$，且 X 不大于 6。（此处题目改为且 X 不大于 5）

解：

$X(X_2X_1X_0)$	$Y(Y_2Y_1Y_0)$
000	000
001	001
010	010
011	100
100	101
101	110
110	×××
111	×××

经卡诺图画简，后得：

$$Y_2 = X_2 + X_1X_0 = \overline{\overline{X_2 + X_1X_0}} = \overline{\overline{X_2} \cdot \overline{X_1X_0}}$$

$$Y_1 = X_2X_0 + X_1\overline{X_0} = \overline{\overline{X_2X_0 + X_1\overline{X_0}}} = \overline{\overline{X_2X_0} \cdot \overline{X_1\overline{X_0}}}$$

$$Y_0 = X_2\overline{X_0} + \overline{X_2}\,\overline{X_1}X_0 = \overline{\overline{X_2\overline{X_0} + \overline{X_2}\,\overline{X_1}X_0}} = \overline{\overline{X_2\overline{X_0}} \cdot \overline{\overline{X_2}\,\overline{X_1}X_0}}$$

根据逻辑表达式可画出电路图（图略）

15. 图 P4.5 为 4 线-2 线优先编码器逻辑符号，X_0 优先级最高，X_3 优



图 P4.5

先级最低（此处 EO 为无信号输入标志，EO=1 时表示无信号输入）。试用两个 4 线-2 线优先编码器、两个 2 选 1 多路选择器、一个非门和一个与门，设计一个带无信号编码输入标志的 8 线-3 线优先编码器。

解：

由编码器真值表可知，当编码器无信号输入时，$EO=1$，因此可以利用EO的状态来判断扩展电路中哪一个芯片有编码信号输入。所设计电路如图所示，由电路可见，当低位编码器（1）的$EO=0$时，表示低位编码器（1）有编码信号输入，故选通数据选择器的 0 通道，将低位编码器（1）的码送到Y_1Y_0端；当低位编码器（1）的$EO=1$时，表示低位编码器（1）无编码信号输入，而高位编码器（2）有可能有编码信号输入，也可能无编码信号输入，则将高位编码器（2）的码送到Y_1Y_0端（当无编码信号输入时，$Y_1Y_0=00$）。编码器输出的最高位码，由低位编码器（1）的EO信号获得。由电路可见，$EO_Y=1$表示无编码信号输入。



16．分别用 4 选 1 多路选择器和 8 选 1 多路选择器实现函数 $F=AB+BC+AC$。

解：

若用 4 选 1 选择器的话，可以以 AB 为地址（也可以以 BC 为地址或 AC 为地址，此处仅给出 AB 为地址的答案，思路是一样的），则 $D_0=0, D_1=C, D_2=C, D_3=1$

AB \ C	0	1
00		
01		1
11	1	1
10		1



注意 Gray 码造成 D_2 和 D_3 的位置

若用 8 选 1 选择器的话，可以以 ABC 为地址，

则 $D_0=0, D_1=0, D_2=0, D_3=1, D_4=0, D_5=1, D_6=1, D_7=1$



（注意 A、B、C 的高低位）

17. （1）分析图 P4.6 所示逻辑电路，写出 X、Y 的表达式，列真值表，简述逻辑功能。
（2）用 3 线-8 线译码器实现该电路（允许附加与非门）。



图 P4.6

解：

（1）表达式为：$X = A \oplus B \oplus C \quad Y = \overline{\overline{(A \oplus B)C} \cdot \overline{AB}} = (A \oplus B)C + AB$

真值表为：

A B C	X	Y
0 0 0	0	0
0 0 1	1	0
0 1 0	1	0
0 1 1	0	1
1 0 0	1	0
1 0 1	0	1
1 1 0	0	1
1 1 1	1	1

根据逻辑表达式和真值表，此电路为全加器，X 为本位和，Y 为进位

（2）根据表达式转化成标准式：$X = \sum m(1,2,4,7) \qquad Y = \sum m(3,5,6,7)$



(注意 A 在高位)

18．8 选 1 多路选择器构成的电路如图 P4.7 所示，根据图 P4.7 中对 $D_0 \sim D_7$ 的设置，写出该电路所实现输出函数 F 的最简与或表达式。



图 P4.7

解：

$$Y=\overline{A}\overline{B}\overline{C}\cdot\overline{D}+\overline{A}\overline{B}C\cdot 1+\overline{A}B\overline{C}\cdot D+\overline{A}BC\cdot D+A\overline{B}\overline{C}\cdot 1+A\overline{B}C\cdot 0+AB\overline{C}\cdot D+ABC\cdot\overline{D}$$

$$=\overline{A}\overline{B}\overline{C}\overline{D}+\overline{A}\overline{B}C+\overline{A}B\overline{C}D+\overline{A}BCD+A\overline{B}\overline{C}+AB\overline{C}D+ABC\overline{D}$$

用卡诺图画简后得：$Y=\overline{B}\overline{C}\overline{D}+\overline{A}\overline{B}C+\overline{A}BD+A\overline{C}D+ABC\overline{D}$

或者 $Y=\overline{A}\overline{B}\overline{D}+\overline{A}CD+B\overline{C}D+A\overline{B}\overline{C}+ABC\overline{D}$

19．（1）试通过逻辑表达式、真值表分析图 P4.8 所示电路的逻辑功能。



图 P4.8

（2）试用 3-8 译码器和与非门实现该电路的逻辑功能。

解：

（1）根据奇数个变量同或就等于奇数个变量异或，则表达式为：$L=A\oplus B\oplus C$

真值表为：

A B C	L
0 0 0	0
0 0 1	1
0 1 0	1
0 1 1	0
1 0 0	1
1 0 1	0
1 1 0	0
1 1 1	1

根据真值表可知，此电路为校验 ABC 三位中是否有奇数个 1，若是，则 L 为 1，否则 L 为 0（或者是全加器的和）

（2）$L=\sum m(1,2,4,7)$ 故电路为：



（注意 A、B、C 的高低位）

2. 已知某组合电路的输入信号 A、B、C 和输出 X 的波形如图 P4.9（a）所示，使用一片 4-16 译码器 74154（其逻辑符号如图 P4.9（b）所示）和与非门设计满足要求的逻辑电路图。



图 P4.9 （a）



图 P4.9 （b）

解：

A	B	C	X
0	0	0	0
0	0	1	0
0	1	0	0
0	1	1	0
1	0	0	1
1	0	1	1
1	1	0	0
1	1	1	1

根据真值表，得 $X=A\overline{B}+AC$

$X=\sum m(4,5,7)$， 故 $\overline{\overline{X}}=\overline{\overline{m_4+m_5+m_7}}=\overline{\overline{m_4}\bullet\overline{m_5}\bullet\overline{m_7}}$（A 为高位，C 为低位）

但由于 74154 是 4 线 16 线译码器，所以：

若高位 8 接 0，则 $X=\sum m(4,5,7)$；

若高位 8 接 1，则 $X=\sum m(12,13,15)$





或者

若以 C 为高位，A 为低位（即 4、2、1 位分别接 C、B、A），则 $X=\sum m(1,5,7)$，故 $\overline{\overline{X}}=\overline{\overline{m_1+m_5+m_7}}=\overline{\overline{m_1}\bullet\overline{m_5}\bullet\overline{m_7}}$，电路图跟上图类似，只不过与非门的第一个输入下标取 1 或 9，即 $X=\sum m(1,5,7)$（高位 8 赋值 0）或 $X=\sum m(9,13,15)$（高位 8 赋值 1）

或者也可以 A 为高位，D 为低位（即 8、4、2、1 位分别接 A、B、C、D），则 $X=\sum m(8,9,10,11,14,15)$

或者以 A 为低位，D 为高位（即 8、4、2、1 位分别接 D、C、B、A），则 $X=\sum m(1,5,7,9,13,15)$

24．设计一个译码电路，将 4 位余 3 码转换为 2421 码。

解：

此题有多种思路：

方法一：用逻辑函数实现

真值表如下：

余 3 码（$x_3x_2x_1x_0$）	2421 码（$y_3y_2y_1y_0$）
0000	××××
0001	××××
0010	××××
0011	0000
0100	0001
0101	0010
0110	0011

0111	0100
1000	1011
1001	1100
1010	1101
1011	1110
1100	1111
1101	××××
1110	××××
1111	××××

$$y_1 = \sum m(8,9,10,11,12) + \sum d(0 \sim 2,13 \sim 15)$$

$$y_2 = \sum m(7,9,10,11,12) + \sum d(0 \sim 2,13 \sim 15)$$

$$y_1 = \sum m(5,6,8,11,12) + \sum d(0 \sim 2,13 \sim 15)$$

$$y_0 = \sum m(4,6,8,10,12) + \sum d(0 \sim 2,13 \sim 15)$$

有了以上标准式后可以卡诺图画简，以最简与或式实现，得：

$$\begin{cases} y_3 = x_3 \\ y_2 = x_3x_2 + x_3x_0 + x_3x_1 + x_2x_1x_0 \\ y_1 = x_3\overline{x_1}\,\overline{x_0} + \overline{x_3}\,\overline{x_1}x_0 + \overline{x_3}x_1\overline{x_0} + x_3x_1x_0 \\ y_0 = \overline{x_0} \end{cases},$$

也可以用译码器或多路选择器实现，以下略。

方法二：用加法器实现

分析：当 x_3 等于 0 时，2421 码等于余 3 码减 0011，即 $y_3y_2y_1y_0 = x_3x_2x_1x_0$ +1101

当 x_3 等于 1 时，2421 码等于余 3 码加 0011，即 $y_3y_2y_1y_0 = x_3x_2x_1x_0$ +0011

综上，$y_3y_2y_1y_0 = x_3x_2x_1x_0 + z_3z_2z_1z_0$

其中
$$\begin{aligned} z_3 &= x_3 \oplus 1 = \overline{x_3}; \\ z_2 &= x_3 \oplus 1 = \overline{x_3}; \\ z_1 &= x_3 \oplus 0 = x_3; \\ z_0 &= 1 \end{aligned}$$

根据以上即可画出电路图，电路图略。

26. 用加法器设计实现将余 3 码转换为 8421 码。

解：见第四章课件 ppt

设 X（$X_4X_3X_2X_1$）为余 3 码，
Y（$Y_4Y_3Y_2Y_1$）为 8421BCD 码，
8421BCD 码和余 3 码相差 3，
则 X = Y+3，则有 Y = X-3，
根据减法和加法的关系，可得

Y = X+1101