

به نام خدا



«پروژه درس معماری کامپیوتر»

دانشگاه اصفهان

دانشکده مهندسی کامپیوتر

استاد درس : دکتر بیکی

اردیبهشت ۱۴۰۲

در این پروژه که شامل ۲ فاز است، شما باید پردازنده ای مشابه MIPS را پیاده سازی کنید. به طور کلی این پروژه بخش های مختلفی دارد که در ادامه شرح داده خواهند شد.

- طراحی پردازنده به کمک Logisim
- پیاده سازی پردازنده با استفاده از زبان Verilog یا VHDL
- طراحی Assembler

فاز اول شامل بخش های زیر است :

- تعیین OP و Funct (در صورت نیاز) برای دستورات انتخاب شده (به هر گروه یک ISA مشخص داده می شود و باید متناسب با آن ISA، OP و Funct را برای هر دستور، خودتان به دلخواه مشخص کنید)
- طراحی واحد منطق و محاسبات (ALU) در نرم افزار Logisim
- طراحی رجیسترفایل در نرم افزار Logisim
- طراحی واحد کنترل پردازنده در نرم افزار Logisim
- نکته: در صورت نیاز، Alu Control نیز باید در همین فاز طراحی شود.
- پیاده سازی ALU و واحد کنترل توسط زبان Verilog یا VHDL
- نکته : نیازی به پیاده سازی رجیسترفایل نمی باشد.

فاز دوم شامل بخش های زیر است :

- تکمیل طراحی پردازنده خود در Logisim
- تکمیل توصیف سخت افزاری پردازنده خود توسط زبان Verilog یا VHDL
- طراحی اسمبلر : پس از طراحی دستورات و زبان اسمبلی پردازنده، برای تبدیل زبان اسمبلی به ماشین کد، اسمبلر خود را بنویسید.

برای آشنایی با کلیات پروژه می‌توانید از لینک زیر کمک بگیرید :

<https://www.youtube.com/watch?v=kNJHX7vyKs4>


برای مثال ISA میتواند به صورت زیر باشد :

Instruction	Type	op code	Function
and	R	0000	0001
sub	R	0000	0100
mul	R	0000	0101
sw	I	0001	-
lw	I	0010	-
beq	I	0011	-

دقت کنید نمونه بالا جهت درک بهتر پروژه آورده شده است. شما باید با استفاده از ISA داده شده، تعداد دستورات و تعداد رجیسترهای پردازنده و ... ، فرمت دستورات پردازنده خود را مشخص کنید. (برای مثال ممکن است شما فرمت دستورات را به گونه ای طراحی کنید که نیازی به بخش Funct نداشته باشد)

طراحی پردازنده به کمک Logisim :

لاجیسیم یک نرم افزار برای شبیه سازی مدارهای منطقی می باشد و شما باید تمام بخش های پردازنده خود را در آن طراحی کنید. برای مثال شکل زیر طراحی ساده ای از واحد کنترل در پردازنده می باشد.



پیاده سازی پردازنده با استفاده از زبان Verilog یا VHDL:

در این بخش شما باید با استفاده از آموزش های ارائه شده، هر یک از بخش های طراحی شده از پردازنده خود را در قالب یک ماژول توسط زبان Verilog یا VHDL پیاده سازی کنید. (محدودیتی در استفاده از ماژول های آماده وجود ندارد) برای ماژول های طراحی شده باید test bench نیز نوشته شود.

طراحی Assembler :

با استفاده از یکی از زبان های برنامه نویسی، اسمبلر خود را طراحی کنید . در بخش های قبل، ISA و OP های دستورات خود را تعیین کردید. حال با توجه به آنها، شما باید دستورات اسمبلی را به ماشین کد تبدیل کنید. برای مثال دستور زیر را در نظر بگیرید.

AND \$r1, \$r2, \$r3

فرض می کنیم دستورات ۱۶ بیتی بوده و رجیستر فایل شما ۱۶ رجیستر داشته باشد. همچنین فرض می کنیم قالب دستورات R-type به صورت زیر باشد :

OP(2bit) - Reg1(4bit) - Reg2(4bit) - Reg3(4bit) - Funct(2bit)

در صورتی که Op و Funct برای دستور and به ترتیب 00 و 01 باشند، ماشین کد دستور اسمبلی بالا به صورت زیر خواهد بود .

00 0001 0010 0011 01