Partiel S4 Architecture des ordinateurs

Durée: 1 h 30

Répondre exclusivement sur le document réponse.

Exercice 1 (4 points)

Remplir le tableau présent sur le <u>document réponse</u>. Donnez le nouveau contenu des registres (sauf le **PC**) et/ou de la mémoire modifiés par les instructions. <u>Vous utiliserez la représentation hexadécimale</u>. <u>La mémoire et les registres sont réinitialisés à chaque nouvelle instruction</u>.

Exercice 2 (3 points)

Remplir le tableau présent sur le <u>document réponse</u>. Vous devez trouver le nombre manquant (sous sa forme hexadécimale) en fonction de la taille de l'opération et de la valeur des *flags* après l'opération. <u>Si</u> <u>plusieurs solutions sont possibles, vous retiendrez uniquement la plus petite</u>.

Exercice 3 (4 points)

Soit le programme ci-dessous. Complétez le tableau présent sur le document réponse.

```
Main
            move.l #$48f5,d7
            moveq.l #1,d1
next1
            cmpi.b #1,d7
            blt
                    next2
            moveq.l #2,d1
next2
            clr.l
            move.l #$4444444,d0
loop2
            addq.l #1,d2
            sub.w
                    #2,d0
                    loop2
            bne
next3
            clr.l
            move.b #$54,d0
            addq.l #1,d3
loop3
                    d0,loop3
                                  : DBRA = DBF
            dbra
            move.l #$1234,d4
next4
                    #4,d4
            rol.w
                    #8,d4
            ror.l
            rol.b
                    #4,d4
```

Partiel S4 1/8

Exercice 4 (9 points)

Toutes les questions de cet exercice sont indépendantes. À l'exception des registres utilisés pour renvoyer une valeur de sortie, aucun registre de donnée ou d'adresse ne devra être modifié en sortie de vos sous-programmes. Une chaîne de caractères se termine toujours par un caractère nul (la valeur 0).

Attention! Tous les sous-programmes sont limités à 10 lignes d'instructions au maximum.

 Réalisez le sous-programme next_42 qui renvoie l'adresse où se trouve la prochaine occurrence « 42 » dans une chaîne de caractères.

Entrée : **A0.L** pointe sur une chaîne de caractères.

Sortie : A0.L pointe sur la prochaine occurrence « 42 » dans la chaîne de caractères

(il pointe sur le caractère « 4 »). Si aucune occurrence n'est trouvée, il contient la valeur 0.

2. À l'aide du sous-programme next_42, réalisez le sous-programme replace_42_by_char qui remplace toutes les occurrences « 42 » d'une chaîne de caractères par un nouveau nombre à deux chiffres. Le nouveau nombre est passé en paramètre sous la forme de codes ASCII. La chaîne est modifiée directement en mémoire.

Entrées : **A0.L** pointe sur une chaîne de caractères.

D1.B contient le code ASCII du chiffre des unités du nouveau nombre.

D2.B contient le code ASCII du chiffre des dizaines du nouveau nombre.

3. À l'aide du sous-programme replace_42_by_char, réalisez le sous-programme replace_42_by_int qui remplace toutes les occurrences « 42 » d'une chaîne de caractères par un nouveau nombre à deux chiffres. Le nouveau nombre est passé en paramètre sous la forme d'un entier. La chaîne est modifiée directement en mémoire. Pour rappel, le code ASCII du caractère « 0 » est égal à \$30.

Entrées : **A0.L** pointe sur une chaîne de caractères.

D0.L contient le nouveau nombre (nombre entier compris entre 0 et 99).

Par exemple:

```
Main
                     lea.l
                              String1,a0
                              #'7',d2
#'5',d1
                     move.b
                                   ,d1
                     move.b
                              replace_42_by_char
                     jsr
                     lea.l
                              String2,a0
                     move.l #75.d0
                              replace_42_by_int
                     jsr
                     illegal
                     dc.b
                               "Two occurrences: 42 and 42",0
String1
                               "Two occurrences: 42 and 42".0
String2
                     dc.b
```

Après l'exécution de ce programme, les deux chaînes (String1 et String2) contiendront :

Partiel S4 2/8

[&]quot;Two occurrences: 75 and 75"

Opcode	Size	Operand	CCR		Fffe	ctive	Addres	20 0=0	онсео	d=daction	tinn n	=pjtho	r indie	m/EAS placemen	+	Operation	Description
phenne	BWL	s.d	XNZVC	Dn			(An)+	-(An)	(i,An)	(i.An.Rn)	abs.W	abs.L		(i,PC,Rn)	200	operation	Description
ABCD	B	Dv.Dx	*U*U*	100	All	(AII)	(Milly)	(All)	-	(GAILLINITY	uua.n	aua.t.	(1,1 10)	(i,i d,ixii)	1111	$Dv_{i0} + Dx_{i0} + X \rightarrow Dx_{i0}$	Add BCD source and eXtend bit to
ADLU	Б	-(Ay)(Ax)	0 0	9	-		-	_	-				-	-	-	\$ 100 mm	destination. BCD result
\DD 4	BWL		****	_	ŀ	-		9	-	177		17	nursa j		- 4	$\begin{array}{c} -(Ay)_{10} + -(Ax)_{10} + X \rightarrow -(Ax)_{10} \\ s + Dn \rightarrow Dn \end{array}$	Add binary (ADDI or ADDQ is used when
NUU	DWL	s,Dn Dn,d	- Segrano Statistica	8	S d ⁴	S	s d	g S	2	s d	S	q	2	S	s*	Dn + d → d	
LDDA 4	wı			8	-	d		-	d		d	-	((*)		40.00	s + An → An	source is #n. Prevent ADDQ with #n.L)
ADDA 4	WL	s,An	****	2	8	2	S	S	S	2	S	S	S	S	-	Septimental and control	Add address (.W sign-extended to .L)
ADDI 4	BWL	#n,d	****	d	-	d	d	d	d	d	d	d	1141		S	#n + d → d	Add immediate to destination
ADDQ 4	BWL	#n,d	****	d	d	d	d	d	d	d	d	d	(190)	-	2	#n + d → d	Add quick immediate (#n range: 1 to 8)
ADDX	BWL	Dy,Dx		8	7	17	370	12	5	-	20	15			*	$Dy + Dx + X \rightarrow Dx$	Add source and eXtend bit to destination
A LUD A	DIVI	-(Ay),-(Ax)	++00	-	-	~	140	9	-	120	2	2	121	2	-	$-(Ay) + -(Ax) + X \rightarrow -(Ax)$	
AND 4	BWL	s,Dn	-**00	8	-	2	S	S	S	S	S	S	S	2	S4	s AND On → On	Logical AND source to destination
LUDI Á	Divis	Dn,d	****	8	-	d	d	d	d	d	d	d	(-)	-	-	Dn AND d → d	(ANDI is used when source is #n)
ANDI 4	BWL	#n,d	-**00	d	-	d	d	d	d	d	d	d	-		2	#n AND d → d	Logical AND immediate to destination
ANDI 4	В	#n,CCR	=====	-	-	:=		. 35	. *	380	*	×	**		2	#n AND CCR → CCR	Logical AND immediate to CCR
ANDI 4	W	#n,SR	=====	-	-	3		15	7.	20	2	15	85%		S	#n AND SR → SR	Logical AND immediate to SR (Privileged
ISL	BML	Dx,Dy	****	9	-	-		12	-	-	2	12	545	-	-	X 🖚 🗀	Arithmetic shift Dy by Dx bits left/right
ASR		#n,Dy		d	-	13	-		- 5	7.5	- 5	-	127.0		S	X X	Arithmetic shift Dy #n bits L/R (#n:1 to
	W	d		-	-	d	d	d	d	d	d	d	127	-	2	L	Arithmetic shift ds 1 bit left/right (.W on
3cc	BW3	address ²		-	-	-		19	-	-	-	-	-	-	-	if cc true then	Branch conditionally (cc table on back)
																address → PC	(8 or 16-bit ± offset to address)
BCHG	BL	Dn,d	*	8	-	d	d	d	d	d	ď	d	1727	- 2	-	NOT(bit number of d) \rightarrow Z	Set Z with state of specified bit in d then
		#n,d		q	-	d	d	d	d	d	d	d	-		S	NOT(bit n of d) \rightarrow bit n of d	invert the bit in d
BCLR	BL	Dn,d	*	6,	-	d	d	d	d	d	d	d		9	-	NOT(bit number of d) \rightarrow Z	Set Z with state of specified bit in d then
		#n,d		d1	-	d	d	d	d	d	d	d		-	S	0 → bit number of d	clear the bit in d
3RA	BM ₃	address ²		-	-	-		-	-		-	- 1	10(#2)	18	-	address → PC	Branch always (8 or 16-bit ± offset to ac
BSET	BL	Dn,d	*	el	-	d	d	d	d	d	d	d		-	-	NDT(bit n of d) \rightarrow Z	Set Z with state of specified bit in d then
		#n.d		ď	-	d	d	d	d	d	d	d	840	12	s	I → bit n of d	set the bit in d
BSR	BW3	address ²		-	-	-	-		-	-	-	-		-	-	$PC \rightarrow -(SP)$: address $\rightarrow PC$	Branch to subroutine (8 or 16-bit ± offsi
TST	BL	Dn.d	*	e ^l	-	d	d	d	В	d	d	В	d	d	-	NOT(bit On of d) \rightarrow Z	Set Z with state of specified bit in d
1101		#n,d		ď		ď	d	d	d	ď	ď	d	d	ď	s	NOT(bit #n of d) \rightarrow Z	Leave the bit in d unchanged
CHK	W	s,Dn	-*000	9	-	S	S	S	S	S	S	S	S	S		if Dn <o dn="" or="">s then TRAP</o>	Compare On with O and upper bound (s)
CLR	BWL	d	-0100	d	-	d	d	d	d	d	d	d	-	-	-	D → d	Clear destination to zero
CMP 4	BWL	s,Dn	_****	9	s4	S	S	S	S	S	S	S	S	S	s ⁴	set CCR with Dn - s	Compare On to source
CMPA 4	WL	s,An	_***	S	8	S	S	S	S	S	S	S	S	S	S	set CCR with An - s	Compare An to source
CMPI 4	BWL	#n,d	_***	d	В	d d	d	q	d	d d	ď	d d	- 2	-		set CCR with d - #n	Compare destination to #n
CMPM 4	BWL	(Ay)+,(Ax)+	_***	u	-	U		0	-	0	-	-	323	2	2	set CCR with (Ax) - (Ay)	Compare (Ax) to (Ay); Increment Ax and
A CONTRACT OF	W	On,addres ²		-	-	-	9	-	-			-			100	if cc false then { Dn-1 → Dn	Test condition, decrement and branch
DBcc	W	un,adores			1		-			-	7.	-7			-		
nino	14/	0	-***0		-	-					8 8					if Dn <> -1 then addr →PC }	(16-bit ± offset to address)
SVID	W	s,Dn	-***0	9	-	S	S	S	S	\$	S	S	S	S	S	±32bit Dn / ±16bit s → ±Dn	On= [16-bit remainder, 16-bit quotient]
DIVU	W	s,Dn		8	-	2	2	2	S	2	S	S	2	S	2	32bit Dn / 16bit s → Dn	On= (16-bit remainder, 16-bit quotient)
EOR 4	BWL	Dn,d	-**00	8	-	d	d	d	d	d	d	d	117.1	- 5	_	Dn XDR d \rightarrow d	Logical exclusive OR On to destination
EORI *	BWL	#n,d	-**00	d	-	d	d	d	d	d	d	d	940	- 2	2	#n XDR d → d	Logical exclusive DR #n to destination
EORI 4	В	#n,CCR		-	-			*	-	3.0	-	-	100	- 12		#n XOR CCR → CCR	Logical exclusive DR #n to CCR
EORI 4	W	#n,SR	====		=	-	-		. =	1.00	. =	= .	656	- 15	S	#n XDR SR → SR	Logical exclusive DR #n to SR (Privilege
EXG	L	Rx,Ry		9	е	-	143	- 12	-	-	2	12	824	2	-	register ←→ register	Exchange registers (32-bit only)
EXT	WL	Dn	-**00	d	-	100	*	*	-	100	-	-	((*)		-	$Dn.B \rightarrow Dn.W \mid Dn.W \rightarrow Dn.L$	Sign extend (change .B to .W or .W to .L)
LLEGAL				-	=	1	528	. 25	. 8	- 83	. 8	=	350			$PC \rightarrow -(SSP); SR \rightarrow -(SSP)$	Generate Illegal Instruction exception
JMP		d		-	-	d	-	2	d	d	d	d	d	d	-	↑d → PC	Jump to effective address of destination
JSR		d			-	d	*		d	d	d	d	d	d	-	$PC \rightarrow -(SP)$; $\uparrow d \rightarrow PC$	push PC, jump to subroutine at address
LEA	-1	s,An			е	S	-	-	S	S	S	S	S	S	-	↑s → An	Load effective address of s to An
LINK	-	An,#n		-	-	-		-	-	-	-	-	-	-	-	$An \rightarrow -(SP); SP \rightarrow An;$	Create local workspace on stack
E-1900		ou,mit						25	8	1551	8		1168	58	2	SP + #n → SP	(negative n to allocate space)
SL	BMI	Dx.Dv	***0*	8	-			-	-	-		-	(i+)	-			Logical shift Dy, Dx bits left/right
LSR	UNL	#n,Dy	300000 B	d d	[3		2	-		g .	3		, i	S	X - 0	Logical shift Dy, #n bits L/R (#n: 1 to 8)
Lun	W	d d		u .		d	d	d	d	d	ď	d	3.53 1.43	[]		□ → C X	Logical shift d I bit left/right (.W only)
ADVE 4	BWL		-**00	-	-4	_			-	1000	_		-		-4	A CONTRACTOR OF THE PARTY OF TH	
MOVE *				8	S	6	е	9	9	8	6	В	S	2	S	s → d	Move data from source to destination
MOVE	W	s,CCR		8	-	S	2	S	S	2	S	S	S	S		s → CCR	Move source to Condition Code Register
AOVE	W	s,SR		S	-	S	S	S	S	S	S	S	S	S	_	s → SR	Move source to Status Register (Privileg
AOVE	W	SR,d		d	-	d	d	d	d	d	d	d	180		-	SR → d	Move Status Register to destination
ADVE	Ĺ	USP,An		-	q	-	-	9	-	-	-	-		- 1	-	USP → An	Move User Stack Pointer to An (Privilego
		A HOD	1	1	1 -	1	I	I								An → USP	Move An to User Stack Pointer (Privilege
		An,USP	XNZVC	-	S	-	-	-	-	-			10.00	-	· - S	WII -> UDL	Make wit in age, grack childer (Linkleds

Partiel S4 – Annexes 3/8

Architecture des ordinateurs - EPITA - S4 - 2020/2021

Opcode	Size	Operand	CCR	-	Effec	ctive .	Addres	S ==S	ource,	d=destina	tion, e	eithe=	r, i=dis	placemen	t	Operation	Description
	BWL	s,d	XNZVC	On		(An)		-(An)	(i,An)	(i,An,Rn)	abs.W	abs.L	(i,PC)				
MOVEA	WL	s,An		S	9	S	S	S	2	S	S	S	S	S	S	s → An	Move source to An (MOVE s.An use MOVEA)
MOVEM*	WL	Rn-Rn,d		-	-	d		d	d	d	d	d		-	-	Registers → d	Move specified registers to/from memory
		s,Rn-Rn		-0	-	S	S		2	S	S	S	S	S	-	s → Registers	(.W source is sign-extended to .L for Rn)
MOVEP	WL	Dn.(i,An)		S	-			353	d	S#5	27	·*:	*	8.00		Dn → (i,An)(i+2,An)(i+4,A.	Move Dn to/from alternate memory bytes
		(i,An),Dn		d	-	್ತಾ		100	S		12	-	2	12	Ç.	(i,An) → Dn(i+2,An)(i+4,A.	(Access only even or odd addresses)
MOVEQ*	L	#n,Dn	-**00	d	-	-				-	3	-		2.4	S	#n → Dn	Move sign extended 8-bit #n to Dn
MULS	W	s,Dn	-**00	е	-	S	S	S	2	S	2	S	S	S	S	±16bit s * ±16bit Dn → ±Dn	Multiply signed 16-bit; result: signed 32-bit
MULU	W	s,Dn	-**00	е	-	S	S	S	S	S	S	S	S	S	S	16bit s * 16bit Dn → Dn	Multiply unsig'd 16-bit; result: unsig'd 32-bit
NBCD	В	d	*U*U*	d	-	d	d	d	d	d	d	d	-	1920		0 - d ₁₀ - X → d	Negate BCO with eXtend, BCD result
NEG	BWL	d	****	d	-	d	d	d	d	d	d	d				D - d → d	Negate destination (2's complement)
NEGX	BWL	d	****	d	=	d	d	d	d	d	d	d	3	-	-	D - d - X → d	Negate destination with eXtend
NOP				-	-	-			-	-	-	-	2			None	No operation occurs
NOT	BWL	d	-**00	d	-	d	d	d	d	d	d	d			-	$NDT(d) \rightarrow d$	Logical NDT destination (I's complement)
OR 4	BWL	s,Dn	-**00	В	-	S	S	S	S	S	S	S	S	S	s ⁴	s DR Dn → Dn	Logical DR
		Dn,d		Е	-	d	d	d	d	d	d	d	2	-		On OR $d \rightarrow d$	(DRI is used when source is #n)
ORI 4	BWL	#n.d	-**00	d	-	d	d	d	d	d	d	d	7.	S#3	S	#n DR d → d	Logical DR #n to destination
ORI 4	В	#n,CCR	=====	- 7-1	-	-	-		-		-	-	-	-	s	#n DR CCR → CCR	Logical DR #n to CCR
ORI 4	W	#n.SR		-	-	-		523	-	100		-	_	-	S	#n OR SR → SR	Logical DR #n to SR (Privileged)
PEA	L	S		-		S	-		2	S	2	S	2	S		$\uparrow_s \rightarrow -(SP)$	Push effective address of s onto stack
RESET	-				-	-	-	3-5	-	-	-	-	-	-		Assert RESET Line	Issue a hardware RESET (Privileged)
ROL	RWI	Dx.Dv	-**0*	е	-	-	-		-			-	2	927	-		Rotate Dy, Dx bits left/right (without X)
ROR		#n,Dy	1000	d	~			-	-	-		-		-	S	0	Rotate Dy, #n bits left/right (#n: 1 to 8)
	w	d		-	-	d	d	d	d	d	d	d	-		-		Rotate d I-bit left/right (.W only)
ROXL	BWL	Dx,Dy	***0*	е		-	-	340	-	-	-	-		10-1		CX	Rotate Dy, Dx bits L/R, X used then updated
ROXR		#n.Dv		d				.=:			-	2.00	-	3 * 2	S	C	Rotate Dy, #n bits left/right (#n: 1 to 8)
	W	d		-	-	d	d	d	d	d	d	d	2	-			Rotate destination 1-bit left/right (.W only)
RTE			=====	-	-	-		-	-	-		-		-		$(SP)+ \rightarrow SR: (SP)+ \rightarrow PC$	Return from exception (Privileged)
RTR					-		1 -0	1050	-	-	-		-			$(SP)+ \rightarrow CCR, (SP)+ \rightarrow PC$	Return from subroutine and restore CCR
RTS				-	-	-	-	127		1/2	-	-	-	-		(SP)+ → PC	Return from subroutine
SBCD	В	Dy.Dx	*U*U*	е	-				-					-	-	$Dx_{i0} - Dy_{i0} - X \rightarrow Dx_{i0}$	Subtract BCD source and eXtend bit from
	.Te	-(Ay),-(Ax)		-	-			е	-5	1980	-			S#3		$-(Ax)_{10}(Ay)_{10} - X \rightarrow -(Ax)_{10}$	destination, BCD result
Scc	В	d		d	-	d	d	d	d	d	d	d	-	-		If cc is true then I's → d	If cc true then d.B = 11111111
						0.90	-	0.50				10.70				else O's → d	else d.B = 00000000
STOP		#n	====	-	_	-	-	-		-	-	-		10-0	2	#n → SR: STOP	Move #n to SR, stop processor (Privileged)
SUB 4	BWL	s,Dn	****	е	S	S	S	S	S	S	2	S	S	S	s ⁴	Dn - s → Dn	Subtract binary (SUBI or SUBQ used when
	5	Dn.d		Е	d^4	d	d	d	ď	ď	ď	d			-	d - Dn → d	source is #n. Prevent SUBQ with #n.L)
SUBA 4	WL	s.An		S	9	S	S	S	S	S	S	S	S	S	S	An - s → An	Subtract address (.W sign-extended to .L)
SUBI 4	BWL	#n.d	****	d		d	d	d	d	d	d	d	-	-		d - #n → d	Subtract immediate from destination
SUBQ 4	BWL	#n,d	****	d	d	d	d	d	d	d	d	d	-		11.7	d - #n → d	Subtract quick immediate (#n range: 1 to 8)
SUBX		Dy.Dx	****	В	-	-	-	-	-	-	-	-		-	-	$Dx - Dy - X \rightarrow Dx$	Subtract source and eXtend bit from
uuun	DITE	-(Ay),-(Ax)		-		-		е		-	-					$-(Ax)(Ay) - X \rightarrow -(Ax)$	destination
SWAP	W	Dn Dn	-**00	d	-	-		-		-	-	-	-	-	-	bits[31:16] ← → bits[15:0]	Exchange the 16-bit halves of On
TAS	B	d	-**00	d	-	d	d	d	d	d	d	d	-	-	-	test d→CCR: 1 →bit7 of d	N and Z set to reflect d, bit7 of d set to 1
TRAP	-	#n		-	-	-	-	-	-	-	-	-	-	-		PC→-(SSP):SR→-(SSP):	Push PC and SR, PC set by vector table #n
DAME		1211		1997	8	350	1,155	5#5	100	100	10	946	*	100	3	(vector table entry) \rightarrow PC	(#n range: 0 to 15)
TRAPV				_	-	-	-	200	_	-	-	-	-	-		If V then TRAP #7	If overflow, execute an Overflow TRAP
TST	BWL	d	-**00	d	-	d	d	d	ď	d	d	d	-	-	-	test d → CCR	N and Z set to reflect destination
0.000	UNL	An		u	d	u	0		u	u	u	0		070		An \rightarrow SP; (SP)+ \rightarrow An	Remove local workspace from stack
UNLK																BUT A DE TOUR LE AND	

Cor	Condition Tests (+ DR, ! NOT, ⊕ XDR; " Unsigned, "Alternate cc)											
CC	Condition	Test	CC	Condition	Test							
T	true	1	VC	overflow clear	!V							
F	false	0	VS	averflow set	V							
HI	higher than	!(C + Z)	PL	plus	!N							
LS _n	lower or same	C + Z	MI	minus	N							
HS", CC®	higher or same	!C	GE	greater or equal	!(N ⊕ V)							
LO", CS"	lower than	C	LT	less than	(N ⊕ V)							
NE	not equal	! Z	GT	greater than	$![(N \oplus V) + Z]$							
EQ	equal	Z	LE	less or equal	(N ⊕ V) + Z							

Revised by Peter Csaszar, Lawrence Tech University - 2004-2006

An Address register (16/32-bit, n=0-7)

On Data register (8/16/32-bit, n=0-7)

Rn any data or address register

s Source, d Destination

Either source or destination

#n Immediate data, i Displacement

BCD Binary Coded Decimal

Effective address

Long only; all others are byte only

2 Assembler calculates offset

SR Status Register (16-bit)

Assembler automatically uses A, I, Q or M form if possible. Use #n.L to prevent Quick optimization

Branch sizes: .B or .S -128 to +127 bytes, .W or .L -32768 to +32767 bytes

CCR Condition Code Register (lower 8-bits of SR)

SSP Supervisor Stack Pointer (32-bit)

SP Active Stack Pointer (same as A7)

USP User Stack Pointer (32-bit)

PC Program Counter (24-bit)

N negative, Z zero, V overflow, C carry, X extend

* set according to operation's result, = set directly - not affected, O cleared, 1 set, U undefined

Distributed under the GNU general public use license.

Partiel S4 – Annexes 4/8

Nom:	Prénom :	Classe :
------	----------	----------

DOCUMENT RÉPONSE À RENDRE

Exercice 1

Instruction	Mémoire	Registre
Exemple	\$005000 54 AF 00 40 E7 21 48 C0	A0 = \$00005004 A1 = \$0000500C
Exemple	\$005008 C9 10 11 C8 D4 36 FF 88	Aucun changement
MOVE.W -(A2),-(A2)		
MOVE.L #510,40(A0,D0.L)		
MOVE.W 4(A1),(A1)		
MOVE.B 7(A2),-\$6F(A2,D2.W)		

Exercice 2

Opération	Taille (bits)	Nombre manquant (hexadécimal)	N	Z	V	С
\$7F + \$?	8		1	0	1	0
\$7F + \$?	16		1	0	1	0
\$7F + \$?	32		1	0	0	0

Exercice 3

Valeurs des registres après exécution du programme. Utilisez la représentation hexadécimale sur 32 bits.							
D1 = \$	D3 = \$						
D2 = \$	D4 = \$						

	Architecture of	des ordinateurs – E	PITA – S4 – 2020	/2021	
Exercice 4					
next_42					

$Architecture\ des\ ordinateurs-EPITA-S4-2020/2021$ replace_42_by_char

$Architecture\ des\ ordinateurs-EPITA-S4-2020/2021$ replace_42_by_int