Contrôle S4 – Corrigé Architecture des ordinateurs

Durée: 1 h 30

Répondre exclusivement sur le document réponse.

Exercice 1 (4 points)

Remplir le tableau présent sur le <u>document réponse</u>. Donnez le nouveau contenu des registres (sauf le **PC**) et/ou de la mémoire modifiés par les instructions. <u>Vous utiliserez la représentation hexadécimale</u>. <u>La mémoire et les registres sont réinitialisés à chaque nouvelle instruction</u>.

Exercice 2 (3 points)

Remplir le tableau présent sur le <u>document réponse</u>. Vous devez trouver le nombre manquant (sous sa forme hexadécimale) en fonction de la taille de l'opération et de la valeur des *flags* après l'opération. <u>Si</u> <u>plusieurs solutions sont possibles, vous retiendrez uniquement la plus petite</u>.

Exercice 3 (4 points)

Soit le programme ci-dessous. Complétez le tableau présent sur le <u>document réponse</u>.

```
move.l #$85A51000,d7
Main
next1
            moveq.l #1,d1
            cmpi.w #$80,d7
                    next2
            blt
            moveq.l #2,d1
            move.l d7,d2
next2
            ror.l
                     #4,d2
                     d2
            swap
            rol.w
                     #8,d2
                     #4,d2
            rol.b
            clr.l
                     d3
next3
            move.l d7,d0
            addq.l #1,d3
loop3
            subq.w
                     #2,d0
                     loop3
next4
            clr.l
                     d4
            move.l
                     d7,d0
                     #1,d4
d0,loop4
loop4
            adda.l
            dbra
                                    ; DBRA = DBF
```

Exercice 4 (9 points)

Toutes les questions de cet exercice sont indépendantes. À l'exception des registres utilisés pour renvoyer une valeur de sortie, aucun registre de donnée ou d'adresse ne devra être modifié en sortie de vos sous-programmes. Attention ! Tous les sous-programmes sont limités à 15 lignes d'instructions au maximum.

Structure d'un bitmap :

Champ	Taille (bits)	Codage	Description
WIDTH	16	Entier non signé	Largeur du bitmap en pixels
HEIGHT	16	Entier non signé	Hauteur du bitmap en pixels
MATRIX	Variable	Bitmap	Matrice de points du bitmap. Si un bit est à 0, le pixel affiché est noir. Si un bit est à 1, le pixel affiché est blanc.

Structure d'un sprite :

Champ	Taille (bits)	Codage	Description
STATE	16	Entior pop signé	État d'affichage du sprite.
STATE	10	Entier non signé	Seulement deux valeurs possibles : HIDE = 0 ou SHOW = 1
X	16	Entier signé	Abscisse du sprite
Y	16	Entier signé	Ordonnée du sprite
BITMAP1	32	Entier non signé	Adresse du premier bitmap
BITMAP2	32	Entier non signé	Adresse du second bitmap

On suppose que la taille du bitmap 1 est toujours égale a celle du bitmap 2.

Constantes déjà définies :

VIDEO_START VIDEO_SIZE	equ equ	\$ffb500 (480*320/8)	; Adresse de départ de la mémoire vidéo ; Taille en octets de la mémoire vidéo
WIDTH	equ	0	
HEIGHT MATRIX	equ equ	2 4	
STATE	equ	0	
X	equ equ	2 4	
BITMAP1 BITMAP2	equ equ	6 10	
HIDE	equ	0	
SHOW	equ	1	

Contrôle S4 – Corrigé

1. Réalisez le sous-programme **FillScreen** qui remplit la mémoire vidéo d'une valeur numérique. Le remplissage se fera par mot de 32 bits.

Entrée : **D0.L** = Valeur numérique sur 32 bits avec laquelle sera remplie la mémoire vidéo.

2. Réalisez le sous-programme **GetRectangle** qui renvoie les coordonnées du rectangle qui délimite un sprite.

<u>Entrée</u> : **A0.L** = Adresse d'un sprite.

<u>Sorties</u>: **D1.W** = Abscisse du point supérieur gauche du sprite.

D2.W = Ordonnée du point supérieur gauche du sprite.

D3.W = Abscisse du point inférieur droit du sprite.

D4.W = Ordonnée du point inférieur droit du sprite.

3. Réalisez le sous-programme **MoveSprite** qui déplace un sprite. Le déplacement se fera de façon relative. Si la nouvelle position du sprite fait sortir le sprite de l'écran, alors la position du sprite restera inchangée (la nouvelle position ne sera pas prise en compte).

Entrées : **A1.L** = Adresse du sprite.

D1.W = Mouvement relatif horizontal en pixels (entier signé sur 16 bits).

D2.W = Mouvement relatif vertical en pixels (entier signé sur 16 bits).

<u>Sorties</u>: **D0.**L renvoie *false* (0) si le sprite n'a pas été déplacé (car cela le faisait sortir de l'écran).

D0.L renvoie *true* (1) si le sprite a été déplacé.

Pour savoir si un sprite sort de l'écran, vous pouvez effectuer un appel au sous-programme **IsOutOfScreen**. On supposera que ce sous-programme existe déjà (vous n'avez pas besoin de l'écrire).

Entrées : **A0.L** = Adresse du bitmap.

D1.W = Abscisse en pixels du bitmap (entier signé sur 16 bits).

D2.W = Ordonnée en pixels du bitmap (entier signé sur 16 bits).

<u>Sorties</u>: **Z** renvoie *false* (0) si le bitmap ne sort pas de l'écran.

Z renvoie *true* (1) si le bitmap sort de l'écran.

Contrôle S4 – Corrigé

Architecture des ordinateurs – EPITA – S4 - 2021/2022

#n,d	Dx ₀ Add BCD source and eXtend bit to X →-(Ax) ₁₀ destination, BCD result Add binary (ADDI or ADDQ is used when source is #n. Prevent ADDQ with #n.L) Add address (.W sign-extended to .L) Add immediate to destination	
## ABCD B	X → -(Ax) ₁₀ destination, BCD result Add binary (ADDI or ADDQ is used when source is #n. Prevent ADDQ with #n.L) Add address (.W sign-extended to .L) Add immediate to destination	
100 100	X → -(Ax) ₁₀ destination, BCD result Add binary (ADDI or ADDQ is used when source is #n. Prevent ADDQ with #n.L) Add address (.W sign-extended to .L) Add immediate to destination	
ADD 4 WIL S.Dn ***** e d d d d d d d d d	Add binary (ADDI or ADDQ is used when source is #n. Prevent ADDQ with #n.L) Add address (.W sign-extended to .L) Add immediate to destination	
ADD 4 WIL S.Dn ***** e d d d d d d d d d	Add binary (ADDI or ADDQ is used when source is #n. Prevent ADDQ with #n.L) Add address (.W sign-extended to .L) Add immediate to destination	
Dnd	source is #n. Prevent ADDQ with #n.L) Add address (.W sign-extended to .L) Add immediate to destination	
ADDA	Add address (.W sign-extended to .L) Add immediate to destination	
ADDIA BWL #n.d ***** d d d d d d d d d d d	Add immediate to destination	
ADDIA BWL #n.d ***** d d d d d d d d d d d d d s #n+d d d d d d d d s #n+d d d d d d d s #n+d d d d d d d d s #n+d d d d d d d d s #n+d d d d d d d d d d d d d d d d d d d		
ADDX BWL Dy.Dx ***** e e		
AND \(^{A}\) BVI s.Dn \(^{-X}\) - \(^{-X}\) + \(^{-X}		
ANDI		
Dnd	Logical AND source to destination	
ANDI ⁴ BWL #n.d -**00 d - d d d d d d d d s #n AND d → d ANDI ⁴ W #n.SR ===== S #n AND SR → SR ANDI ⁴ W #n.SR ===== S #n AND SR → SR ANDI ⁴ W #n.Dy ***** e S #n AND SR → SR ASL BWL Do.Dy ***** e S #n AND SR → SR ASL BWL Do.Dy ***** e	(ANDI is used when source is #n)	
ANDI	Logical AND immediate to destination	
ANDI		
ASR M M M M M M M M M M M M M		
ASR		
BCC BW3 address2 d d d d d d d	Arithmetic shift Dy by Dx bits left/right	
BCHG BV address²	Arithmetic shift Dy #n bits L/R (#n: 1 to 8 Arithmetic shift ds 1 bit left/right (.W galv)	
BCHG B L Dn.d	, , , , , , , , , , , , , , , , , , ,	
BCLR B L Dn.d	Branch conditionally (cc table on back)	
#n.d	(8 or 16-bit ± offset to address)	
BCLR B L Dn.d	: 1985년 6.2000 (1985년 - 1	
#n,d		
BRA BW³ address²		
BSET B L Dn.d		
#n,d	Branch always (8 or 16-bit ± offset to add	
BSR BW³ address²		
BTST	set the bit in d	
#n,d		
$ \begin{array}{cccccccccccccccccccccccccccccccccccc$	→ Z Set Z with state of specified bit in d	
CLR BWL d -0100 d - d	→ Z Leave the bit in d unchanged	
CMP ⁴ BWL s.Dn -****	en TRAP Compare Dn with D and upper bound [s]	
CMP ⁴ BWL s.Dn -****	Clear destination to zero	
$ \begin{array}{cccccccccccccccccccccccccccccccccccc$		
CMPI		
CMPM A BWL (Ay)+(Ax)+ -**** B		
DBcc W Dn,addres²		
If Dn <> -1 then are If Dn <> -1 then ar		
DIVS W s.Dn -***0 e - s <t< td=""><td></td></t<>		
$ \begin{array}{cccccccccccccccccccccccccccccccccccc$		
$ \begin{array}{cccccccccccccccccccccccccccccccccccc$		
$ \begin{array}{cccccccccccccccccccccccccccccccccccc$	Logical exclusive DR On to destination	
EDRI ⁴ B #n,CCR ===== s #n XOR CCR → CI EDRI ⁴ W #n,SR ===== s #n XOR SR → SR EXG L Rx,Ry	Logical exclusive DR #n to destination	
EDRI ⁴ W #n.SR ===== s #n XOR SR → SR EXG L Rx,Ry		
EXG L Rx,Ry B B - - - - - - register ←→ register		
$\begin{array}{c ccccccccccccccccccccccccccccccccccc$		
ILLEGAL PC→-(SSP); SR→		
JMP d		
	Jump to effective address of destination	
JSR d - d - - d d		
LEA L s,An	Load effective address of s to An	
LINK An,#n An → -(SP); SP -:		
SP + #n → SP	(negative n to allocate space)	
LSL BWL Dx.Dy ***0* B X	I noice shift Dy Dy hits left / right	
LSR #n,Dy d s C		
W d		
MDVE 4 BWL s,d $-**00$ e s 4 e e e e e e e s s s 4 s \rightarrow d	Logical shift d 1 bit left/right (W noly)	
MOVE W s,CCR ===== s - s s s s s s s s s s $s \rightarrow cCR$	Lugical Still at the left right (.11 mily)	
	Move data from source to destination	
unic w no i li l	Move data from source to destination Move source to Condition Code Register	
	Move data from source to destination Move source to Condition Code Register Move source to Status Register (Privileged)	
MDVE L USP,An d USP → An	Move data from source to destination Move source to Condition Code Register Move source to Status Register (Privileged) Move Status Register to destination	
An,USP	Move data from source to destination Move source to Condition Code Register Move source to Status Register (Privileged) Move Status Register to destination Move User Stack Pointer to An (Privileged)	
BWL s.d XNZVC Dn An (An) (An)+ -(An) (i.An,Rn) abs.W abs.L (i,PC) (i,PC,Rn) #n	Move data from source to destination Move source to Condition Code Registe Move source to Status Register (Privile) Move Status Register to destination	

Architecture des ordinateurs – EPITA – S4 – 2021/2022

Upcode	Size	Uperand	LUK	l t	:ttei	ctive	Addres	2=2 2	ource.	d=destina	tion. e:	eithe=	r. i=dis	placemen	t	Uperation Uescription		
	BWL	s,d	XNZVC	-	An	_				(i,An,Rn)								
MOVEA ⁴	_	s,An		S	В	2	2	8	S	S	8	2	8	S		s → An	Move source to An (MDVE s,An use MDVEA)	
MOVEM ⁴		Rn-Rn,d		-	-	d	-	d	ď	d	d	d	-	-	-	Registers → d	Move specified registers to/from memory	
MOTEM		s,Rn-Rn				2	S	-	8	8	8	S	8	8		s → Registers	(.W source is sign-extended to .L for Rn)	
MOVEP	WI	Dn,(i,An)		S	-	-	-		d	-	-	_	-	-	_	Dn → (i,An)(i+2,An)(i+4,A.	Move Dn to/from alternate memory bytes	
MUTE		(i,An),Dn		d		_	_		8	-	_	-	20 20	_	_	$(i,An) \rightarrow Dn(i+2,An)(i+4,A.$	(Access only even or odd addresses)	
MOVEQ ⁴	1	#n,Dn	-**00	d	-	-	-	-	-	-	-	-			8	#n → Dn	Move sign extended 8-bit #n to On	
MULS	W	s,Dn	-**00	В	-	S	S	S	S	S	S	S	S	8	8	±16bit s * ±16bit Dn → ±0n	Multiply signed 16-bit; result: signed 32-bit	
MULU	W	s,Dn	-**00	В	-	8	2	S	8	8	S	S	8	8		16bit s * 16bit Dn → Dn	Multiply unsig'd 16-bit; result: unsig'd 32-bit	
NBCD	В	d d	*U*U*	q	-	d	d	d	q	d d	d	d	- 8	- 8	-	$\Box - d_0 - X \rightarrow d$	Negate BCD with eXtend, BCD result	
NEG	BWL	d	****	d	-	d	d	d	d		d	d	-	-	-	D-d → d	Negate destination (2's complement)	
NEGX	BMT	d d	****	q	-		-	d	d	q	-	_						
NOP	DWL	0		-	-	d	d	_	1.77	d	d	d	-		1000	□-d-X → d	Negate destination with eXtend	
	DMI	E	-**00	_	-	-		-	-				_	- 2	-	None	No operation occurs	
NOT	BWL	d	-**00	d	-	d	d	d	d	d	d	d			-	$NDT(d) \rightarrow d$	Logical NOT destination (I's complement)	
DR ⁴	BWL	s,Dn	-**00	В	27	8	Z	S	S	S	S	2	2	2	S ⁴	s DR Dn → Dn	Logical DR	
		Dn,d		В	-	d	d	d	d	d	d	d	2	(02)	-	Dn DR d → d	(ORI is used when source is #n)	
DRI 4		#n,d	-**00	d	-	d	d	d	р	d	d	d		-		#n DR d → d	Logical DR #n to destination	
DRI ⁴	В	#n,CCR			•	-		-	-	(#0	-	7.	. *	7.0		#n DR CCR → CCR	Logical DR #n to CCR	
DRI ⁴	W	#n,SR		•	•	- 5		-	-	(5)	-	•	5	950	8	#n DR SR → SR	Logical DR #n to SR (Privileged)	
PEA	L	8		-	-	S	- 22	2	8	8	8	8	8	8	100	$\uparrow_{S} \rightarrow -(SP)$	Push effective address of s onto stack	
RESET	- 3				-	-	-	-	-	797	-	-	-	249	-	Assert RESET Line	Issue a hardware RESET (Privileged)	
ROL	BWL	Dx,Dy	-**0*	В	-	-	*	-	*	5 + 3	*		*	: H:				
RDR	o metero	#n,Dy		d	-	-	-	-	-	-	-	-	4	-	S		Rotate Dy, #n bits left/right (#n: 1 to 8)	
	W	ď		11	-	d	d	d	d	d	d	d	μ.	(1-)	(4)		Rotate d 1-bit left/right (.W only)	
ROXL	BWL	Dx,Dy	***0*	В	(m)	-	-	-	-	1000	-	-	*	13-1	((#))	×	Rotate Dy, Dx bits L/R, X used then updated	
ROXR	S1155	#n,Dy		d		_	12	_	2	-	2	-	2	-	S	[- Y	Rotate Dy, #n bits left/right (#n: 1 to 8)	
	W	ď		-	-	d	d	d	d	d	d	d		100	-		Rotate destination 1-bit left/right (.W only)	
RTE					9.83	-	-	-	-		-	-	-			$(SP)+ \rightarrow SR; (SP)+ \rightarrow PC$	Return from exception (Privileged)	
RTR				-	-	-	-	-	-	-	-	-	1	-	-	$(SP)+ \rightarrow CCR, (SP)+ \rightarrow PC$	Return from subroutine and restore CCR	
RTS				-	-	-	-	-	-	- 2	-	-	-	2	-	(SP)+ → PC	Return from subroutine	
SBCD	В	Dy,Dx	*U*U*	е	-	-	_	-	-	-	-	-	-	-		$Dx_{i0} - Dy_{i0} - X \rightarrow Dx_{i0}$	Subtract BCD source and eXtend bit from	
	-	-(Ay),-(Ax)				-	-	В	-	-	-	-				$-(Ax)_{10}$ - $-(Ay)_{10}$ - $X \rightarrow -(Ax)_{10}$ destination, BCD result		
Scc	В	d		d	-	d	ф	ф	Н	d	Ь	d	-	(2)	-	If cc is true then I's \rightarrow d	If cc true then d.B = 111111111	
555		u		•		"			, u.	u u		u	8	0.50		else D's → d	else d.B = 00000000	
STOP		#n	====			_	-	-	-	-	-	-	-	-	8	#n → SR; STOP	Move #n to SR, stop processor (Privileged)	
SUB 4	BWL	s,Dn	****	В	8	8	s	8	8	30000	8	8	8	S	s ⁴	Dn - s → Dn	Subtract binary (SUBI or SUBQ used when	
200	BML	Dn,d	17902 TO SAMPLE	_	d ⁴	ď	ď	ď	d d	g d	d	ď	_	-	9	d - Dn → d	source is #n. Prevent SUBO with #n.L)	
SUBA ⁴	WL	s,An		8			-	_	10.50	10000	S		_	_	_	An - s → An		
SUBI 4	BWL	#n,d	****	g d	9	8	2	g d	8	2	-	2	- 8	8		d - #n → d	Subtract address (.W sign-extended to .L)	
SUBO 4		#n,a #n,d	****	_	-	d	d		d	d	d	d	-	-	_		Subtract immediate from destination	
	BWL		****	d	d	d	d	d	d	d	d	d	1 122	5550		d - #n → d Subtract quick immediate (#n range		
ZNBX	BWL	Dy.Dx		8	-	-	25	-	-	-	-	-	2	_		$Dx - Dy - X \rightarrow Dx$	Subtract source and eXtend bit from	
DW LD	111	-(Ay),-(Ax)	++00	-	-	-	-	В					. *		-	$-(Ax)(Ay) - X \rightarrow -(Ax)$	destination	
SWAP	W	Dn	-**00	-		-		-	-		-	-	-	-		bits[3l:l6] ← → bits[15:0]	Exchange the 16-bit halves of Dn	
TAS	В	ď	-**00	d	٠	d	d	d	d	d	d	d		-	-	test $d \rightarrow CCR$; $1 \rightarrow bit7$ of d	N and Z set to reflect d, bit7 of d set to I	
TRAP		#n		1	-	-	-	-	-	-	-	-	*	-	8	$PC \rightarrow -(SSP);SR \rightarrow -(SSP);$	Push PC and SR, PC set by vector table #n	
																(vector table entry) \rightarrow PC	(#n range: 0 to 15)	
TRAPV				-	ı.	7	17	-	7	1/7/3	-	•	5	1.7	TO.	If V then TRAP #7	If overflow, execute an Overflow TRAP	
TZT	BWL		-**00	d	120	d	d	d	d	d	d	d	3	823	-	test d \rightarrow CCR	N and Z set to reflect destination	
UNLK		An		1	d	-	-	-	-	: ::::::::::::::::::::::::::::::::::::	¥		×	200	-	$An \rightarrow SP$: (SP)+ \rightarrow An	Remove local workspace from stack	
	BWL	b,z	XNZVC	n _n	An	(An)	(An)+	-(An)	(i An)	(i An Rn)	ahe W	ahe I	(i PC)	(i,PC,Rn)	#n			

Cor	ndition Tests (+ 🛭	IR, I NOT,	e XD	R; " Unsigned, " Alte	rnate cc)
CC	Condition	Test	CC	Condition	Test
T	true	1	۸C	overflow clear	!V
F	false	D	VS.	overflow set	٧
HI	higher than	!(C + Z)	PL	plus	!N
rz.	lower or same	C+Z	MI	minus	N
HS", CC®	higher or same	!C	GE	greater or equal	!(N ⊕ V)
LO", CSª	lower than	C	LT	less than	(N ⊕ V)
NE	not equal	1Z	GT	greater than	$![(N \oplus V) + Z]$
EQ	equal	Z	LE	less or equal	$(N \oplus V) + Z$

Revised by Peter Csaszar, Lawrence Tech University - 2004-2006

- An Address register (16/32-bit, n=0-7)
- On Data register (8/16/32-bit, n=0-7)
- Rn any data or address register
- Source, **d** Destination
- Either source or destination
- Immediate data, i Displacement
- **BCD** Binary Coded Decimal
- Effective address
- Long only; all others are byte only
- Assembler calculates offset

- Branch sizes: .B or .S -128 to +127 bytes, .W or .L -32768 to +32767 bytes Assembler automatically uses A, I, Q or M form if possible. Use #n.L to prevent Quick optimization

Distributed under the GNU general public use license.

SSP Supervisor Stack Pointer (32-bit)

USP User Stack Pointer (32-bit)

SP Active Stack Pointer (same as A7)

PC Program Counter (24-bit)

SR Status Register (16-bit)

CCR Condition Code Register (lower 8-bits of SR)

N negative, Z zero, V overflow, C carry, X extend

* set according to operation's result, ≡ set directly

- not affected, O cleared, 1 set, U undefined

DOCUMENT RÉPONSE À RENDRE

Exercice 1

Instruction	Mémoire	Registre
Exemple	\$005000 54 AF 00 40 E7 21 48 C0	A0 = \$00005004 A1 = \$0000500C
Exemple	\$005008 C9 10 11 C8 D4 36 FF 88	Aucun changement
MOVE.L #4507,-(A1)	\$005000 54 AF 18 B9 00 00 11 9B	A1 = \$00005004
MOVE.B \$5009,-6(A1)	\$005000 54 AF 10 B9 E7 21 48 C0	Aucun changement
MOVE.W 8(A1),-37(A2,D0.W)	\$005000 13 79 18 B9 E7 21 48 C0	Aucun changement
MOVE.L -4(A2),\$21(A0,D2.L)	\$005000 54 AF D4 36 1F 88 48 C0	Aucun changement

Exercice 2

Opération	Taille (bits)	Nombre manquant (hexadécimal)	N	Z	V	C
\$80 + \$?	8	\$00	1	0	0	0
\$8000 + \$?	16	\$8000	0	1	1	1
\$80000000 + \$?	32	\$8000001	0	0	1	1

Exercice 3

Valeurs des registres après exécution du programme. Utilisez la représentation hexadécimale sur 32 bits.							
D1 = \$00000002	D3 = \$00000800						
$\mathbf{D2} = \$51005A80$	D4 = \$00001001						

Exercice 4

```
FillScreen movem.l d7/a0,-(a7)

lea VIDEO_START,a0
move.w #VIDEO_SIZE/4-1,d7

\loop move.l d0,(a0)+
dbra d7,\loop
movem.l (a7)+,d7/a0
rts
```

```
GetRectangle move.l a0,-(a7)

move.w X(a0),d1
move.w Y(a0),d2

movea.l BITMAP1(a0),a0

move.w WIDTH(a0),d3
add.w d1,d3
subq.w #1,d3

move.w HEIGHT(a0),d4
add.w d2,d4
subq.w #1,d4

movea.l (a7)+,a0
rts
```

```
MoveSprite
                    movem.l d1/d2/a0,-(a7)
                    add.w
                            X(a1),d1
                    add.w
                            Y(a1),d2
                    movea.l BITMAP1(a1),a0
                    jsг
                            IsOutOfScreen
                    beq
                             \false
                    move.w d1,X(a1)
                    move.w d2,Y(a1)
                    moveq.l #1,d0
\true
                    bra
                            \quit
\false
                    moveq.l #0,d0
                    movem.l (a7)+,d1/d2/a0
\quit
                    rts
```