# Partiel S3 – Corrigé Architecture des ordinateurs

**Durée: 1 h 30** 

#### Exercice 1 (9 points)

Toutes les questions de cet exercice sont indépendantes. À l'exception des registres utilisés pour renvoyer une valeur de sortie, aucun registre de donnée ou d'adresse ne devra être modifié en sortie de vos sous-programmes. Une chaîne de caractères se termine toujours par un caractère nul (la valeur zéro). On dira qu'un caractère est blanc s'il s'agit d'un caractère espace ou d'un caractère tabulation.

1. Réalisez le sous-programme **IsBlank** qui détermine si un caractère est blanc (c'est-à-dire s'il s'agit d'un espace ou d'une tabulation).

Entrée : **D1.B** contient le code ASCII du caractère à tester.

<u>Sortie</u>: Si le caractère est blanc, **D0.L** renvoie 0.

Si le caractère n'est pas blanc, D0.L renvoie 1.

**Indication :** La valeur numérique du code ASCII du caractère *tabulation* est 9.

```
IsBlank

; Si le caractère est un espace, saute à blank.
cmpi.b #' ',d1
beq \blank

; Si le caractère est une tabulation, saute à blank.
cmpi.b #9,d1
beq \blank

\not_blank

; Le caractère n'est pas blanc, renvoie DO.L = 1.
moveq.l #1,d0
rts

\blank

; Le caractère est blanc, renvoie DO.L = 0.
moveq.l #0,d0
rts
```

2. Réalisez le sous-programme **BlankCount** qui renvoie le nombre de caractères blancs dans une chaîne de caractères. Pour savoir si un caractère est blanc, vous utiliserez le sous-programme **IsBlank**.

Entrée : A0.L pointe sur une chaîne de caractères.

Sortie : **D0.L** renvoie le nombre de caractères blancs de la chaîne.

#### **Indications:**

- Utilisez le registre **D2** comme compteur de caractères blancs (car **D0** est utilisé par **IsBlank**).
- Copier ensuite **D2** dans **D0** avant de sortir du sous-programme.

Partiel S3 – Corrigé

```
BlankCount
                    ; Sauvegarde les registres.
                    movem.l d1/d2/a0,-(a7)
                    ; Initialise le compteur de caractères blancs.
                    clr.l
                    ; Charge un caractère de la chaîne dans D1.B.
loop
                    ; Si le caractère est nul, on quite.
                    move.b
                            (a0)+,d1
                    beq
                             \quit
                    ; Si le caractère n'est pas blanc, on reboucle.
                    jsr
                            IsBlank
                    tst.l
                            \loop
                    bne
                    ; Sinon, on incrémente le compteur de caractères.
                    addq.l #1,d2
                    bга
                            \loop
\quit
                    ; Nombre de caractères blancs -> D0.L
                    move.l d2,d0
                    ; Restaure les registres puis sortie.
                    movem.l (a7)+,d1/d2/a0
                    rts
```

3. Réalisez le sous-programme **BlankToUnderscore** qui convertit les caractères blancs d'une chaîne de caractères en caractères *underscore*. Pour savoir si un caractère est blanc, vous utiliserez le sous-programme **IsBlank**.

Entrée : A0.L pointe sur une chaîne de caractères.

Sortie : Les caractères blancs de la chaîne sont remplacés par des caractères « ».

```
BlankToUnderscore
                    ; Sauvegarde les registres.
                    movem.l d0/d1/a0,-(a7)
                    ; Charge un caractère de la chaîne dans D1.B.
\loop
                    ; Si le caractère est nul, on quite.
                    move.b
                            (a0)+,d1
                    beq
                             \quit
                    ; Si le caractère n'est pas blanc, on reboucle.
                            IsBlank
                    jsr
                    tst.l
                            d0
                            \loop
                    bne
                    ; Sinon, on remplace le caractère blanc
                    ; par le caracère "underscore".
                    move.b #'_',-1(a0)
                            \loop
                    bra
\quit
                    ; Restaure les registres puis sortie.
                    movem.l (a7)+,d0/d1/a0
                    rts
```

Partiel S3 – Corrigé 2/6

#### Exercice 2 (4 points)

Remplir le tableau présent sur le <u>document réponse</u>. Donnez le nouveau contenu des registres (sauf le **PC**) et/ou de la mémoire modifiés par les instructions. <u>Vous utiliserez la représentation hexadécimale</u>. <u>La mémoire et les registres sont réinitialisés à chaque nouvelle instruction</u>.

#### **Exercice 3** (3 points)

Remplissez le tableau présent sur le <u>document réponse</u>. Donnez le résultat des additions ainsi que le contenu des bits N, Z, V et C du registre d'état.

#### Exercice 4 (4 points)

Soit le programme ci-dessous :

```
Main
           move.l #$44AA77FF,d7 ; $44AA77FF -> D7.L
                                 ; $00000001 -> D1.L
next1
           moveq.l #1,d1
                                ; Mise à jour de N et de Z en fonction de D7.W.
           tst.w d7
                                ; Saut si N = 1 (D7.W < 0).
                   next2
           bmi
           moveq.l #2,d1
                               ; Sinon, $00000002 -> D1.L
                                ; $00000000 -> D2.L
next2
           clr.l
                   #$1234,d0
           move.w
                                ; $1234 -> D0.W (D0.B = $34)
loop2
           addq.l #1,d2
                                ; D2.L + 1 -> D2.L
                                ; DO.B - 1 -> DO.B ; Seul DO.B est décrémenté.
           subq.b
                   #1,d0
                   loop2
                                ; Saut si Z = 0 (D0.B \neq 0)
           bne
                                 ; $00000000 -> D3.L
next3
           clr.l
                                ; $1234 -> D0.W
           move.w #$1234,d0
                                ; D3.L + 1 -> D3.L
loop3
           addq.l #1,d3
                                ; DBRA = DBF ; D0.W - 1 -> D0.W
           dbra
                   d0,loop3
                                 ; Saut si D0.W ≠ -1 (D0.W ≠ $FFFF)
next4
           moveq.l #1,d4
                                ; $00000001 -> D4.L
                   #$70,d7
                                ; Compare D7.B à la valeur $70.
           cmp.b
                                ; Saut si D7.B < $70 (comparaison signée).
           blt
                   quit
                                ; Sinon, $00000002 -> D4.L
           moveq.l #2,d4
quit
           illegal
```

Complétez le tableau présent sur le <u>document réponse</u>.

Partiel S3 – Corrigé

EAS	ASy68K Quick Reference v1.8 http://www.wowgwep.com/EASy68K.htm Copyright © 2004-2007 By: Chuck Kelly																	
Opcode		Operand	CCR	-	Effe	ctive I	Addres							placemen		Operation	Description	
	BWL	b,z	XNZVC	Dn	An	(An)	(An)+	-(An)	(i,An)	(i,An,Rn)	abs.W	abs.L	(i,PC)	(i,PC,Rn)	#n			
ABCD	В	Dy,Dx	*U*U*	9	-	-	-	-	-	-	-	-	-	-	-	$Dy_{10} + Dx_{10} + X \rightarrow Dx_{10}$	Add BCD source and eXtend bit to	
		-(Ay),-(Ax)		-	-	-	-	9	-	-	-	-	-	-	-	$-(Ay)_{10} + -(Ax)_{10} + X \rightarrow -(Ax)_{10}$	destination, BCD result	
ADD 4	BWL	s,Dn	****	е	S	S	S	S	S	S	S	S	S	S	s4	s + Dn → Dn	Add binary (ADDI or ADDQ is used when	
		Dn,d		е	ď	d	d	d	d	d	d	d	-	-	-	Dn + d → d	source is #n. Prevent ADDQ with #n.L)	
ADDA 4	WL	s,An		S	е	S	S	S	S	S	S	S	S	S	S	s + An → An	Add address (.W sign-extended to .L)	
ADDI 4		#n,d	****	d	-	д	д	d	д	d	d	d	-	-	S	#n + d → d	Add immediate to destination	
ADDQ 4		#n,d	****	d	d	d	d	d	d	d	ď	d	-	-	S	#n + d → d	Add quick immediate (#n range: 1 to 8)	
ADDX		Dy,Dx	****	9	-	-	-	-	-	-	-	-	-	_	-	$Dy + Dx + X \rightarrow Dx$	Add source and eXtend bit to destination	
NDDN		-(Ay),-(Ax)		-	_	_	_	е	_	_	_	_	_	-	_	$-(Ay) + -(Ax) + X \rightarrow -(Ax)$	Add ddd dd diid dataild dit to dddiillotidii	
AND 4	BWL	s,Dn	-**00	е	-	S	S	S	S	S	S	S	S	S	S <sup>4</sup>	s AND Dn → Dn	Logical AND source to destination	
71112		Dn,d		е	_	ď	ď	ď	ď	ď	ď	d	-	-	-	Dn AND d → d	(ANDI is used when source is #n)	
ANDI <sup>4</sup>	BWL	#n,d	-**00	d	-	d	d	d	ď	d	ď	d	-	-	s	#n AND d → d	Logical AND immediate to destination	
ANDI <sup>4</sup>	R	#n,CCR	=====	-	-	-	-	-	-	-	-	-	_	_	S	#n AND CCR → CCR	Logical AND immediate to CCR	
ANDI <sup>4</sup>	W	#n,SR		-	-	_	_	_	-	-	-	-	-	_	S	#n AND SR → SR	Logical AND immediate to SR (Privileged)	
ASL		Dx,Dy	****	е			-		-	-	-	_	-	-	-		Arithmetic shift Dy by Dx bits left/right	
ASR	DWL	#n,Dy		d	-	_	_		_	_	_	_	_		S	X T	Arithmetic shift Dy #n bits L/R (#n: 1 to 8)	
Malk	W	#11,Dy		u		d	d	d	d	d	d	d	_	_	- 8	ĭ Z X	Arithmetic shift ds 1 bit left/right (.W only)	
Всс		address <sup>2</sup>		-	-	u	u	u	_ u	u	u	u	-	-	-	if cc true then	Branch conditionally (cc table on back)	
DCC	DW	9001.622		-	-	-	-	-	-	-	-	-	_	-	-	address → PC	(8 or 16-bit ± offset to address)	
BCHG	B L	Dn.d	*	_1							1				$\vdash$	NOT(bit number of d) $\rightarrow$ Z	Set Z with state of specified bit in d then	
вьпь	D L	#n,d		e' d¹	-	d d	d d	d d	d d	d d	d d	d d	-	-	-		invert the bit in d	
DCID	B L		*_	_	-		d				q		-		2	NOT(bit n of d) → bit n of d		
BCLR	B L	Dn,d #n,d		e <sup>1</sup>	-	q	d	d d	d d	d d	d d	d d	_	-	-	NOT(bit number of d) $\rightarrow$ Z	Set Z with state of specified bit in d then clear the bit in d	
DDA	nw3			a.	-	d	0								-	0 → bit number of d		
BRA	BM3	address <sup>2</sup>	*	-	-	-	-	-	-	-	-	-	-	-	-	address → PC	Branch always (8 or 16-bit ± offset to addr)	
BSET	B L	Dn.d	*	e <sup>1</sup>	-	ď	d	d	ď	d	d	d	-	-	-	NOT( bit n of d ) $\rightarrow$ Z	Set Z with state of specified bit in d then	
000	DW3	#n,d		ď	-	d	d	d	d	d	d	d	-	-	S	1 → bit n of d	set the bit in d	
BSR	BM <sub>3</sub>	address <sup>2</sup>		-	-	-	-	-	-	-	-	-	-	-	-	$PC \rightarrow -(SP)$ ; address $\rightarrow PC$	Branch to subroutine (8 or 16-bit ± offset)	
BTST	B L	Dn,d	*	E,	-	d	d	d	d	d	d	d	d	d	-	NOT( bit Dn of d ) $\rightarrow$ Z	Set Z with state of specified bit in d	
		#n,d		ď	-	d	d	d	d	d	d	d	d	d	S	NOT(bit #n of d ) $\rightarrow$ Z	Leave the bit in d unchanged	
CHK		s,Dn	-*UUU	9	-	2	2	2	2	S	2	2	2	2	S	if Dn <o dn="" or="">s then TRAP</o>	Compare On with O and upper bound (s)	
CLR		d	-0100	d	-	d	d	d	d	d	d	d	-	-	-	$0 \rightarrow q$	Clear destination to zero	
CMP 4		s,Dn	_***	9	s <sup>4</sup>	S	S	S	S	2	2	2	2	S	s	set CCR with Dn - s	Compare On to source	
CMPA 4		s,An	-***	S	9	S	2	2	2	S	2	2	2	2	S	set CCR with An - s	Compare An to source	
CMPI <sup>4</sup>	BWL	#n,d	_***	d	-	р	d	d	d	d	d	d	-	-	S	set CCR with d - #n	Compare destination to #n	
CMPM <sup>4</sup>	BWL	(Ay)+,(Ax)+	_***	-	-	-	9	-	-	-	-	-	-	-	-	set CCR with (Ax) - (Ay)	Compare (Ax) to (Ay); Increment Ax and Ay	
DBcc	W	Dn,addres <sup>2</sup>		-	-	-	-	-	-	-	-	-	-	-	-	if cc false then { Dn-1 → Dn	Test condition, decrement and branch	
																if Dn $\Leftrightarrow$ -1 then addr $\rightarrow$ PC }	(16-bit ± offset to address)	
SVID	W	s,Dn	-***0	9	-	S	S	S	S	S	S	S	S	S	S	±32bit Dn / ±16bit s → ±Dn	Dn= ( 16-bit remainder, 16-bit quotient )	
DIVU	W	s,Dn	-***0	9	-	S	S	S	S	S	S	S	S	S	S	32bit Dn / 16bit s → Dn	Dn= ( 16-bit remainder, 16-bit quotient )	
EOR 4	BWL	Dn,d	-**00	е	-	d	d	d	d	d	d	d	-	-	s4	Dn XDR d → d	Logical exclusive DR Dn to destination	
EORI ⁴	BWL	#n,d	-**00	d	-	d	d	d	d	d	d	d	-	-		#n XDR d → d	Logical exclusive DR #n to destination	
EORI ⁴	В	#n,CCR		-	-	-	-	-	-	-	-	-	-	-	S	#n XOR CCR → CCR	Logical exclusive DR #n to CCR	
EORI 4	W	#n,SR	=====	-	-	-	-	-	-	-	-	-	-	-	S	#n XOR SR → SR	Logical exclusive OR #n to SR (Privileged)	
EXG	Π.	Rx,Ry		9	е	-	-	-	-	-	-	-	-	-	-	register ← → register	Exchange registers (32-bit only)	
EXT	WL	Dn	-**00	d	-	-	-	-	-	-	-	-	-	-	-	Dn.B → Dn.W   Dn.W → Dn.L	Sign extend (change .B to .W or .W to .L)	
ILLEGAL	111	D11		-	-	-	-	_	-	-	-	-	-	-	-	$PC \rightarrow -(SSP); SR \rightarrow -(SSP)$	Generate Illegal Instruction exception	
JMP		d		Ė	Ė	d	-		d	d	d	d	d	d	-	↑d → PC	Jump to effective address of destination	
JSR		d		-	Ė	q	-	-	d	d	d	d	d	d	-	PC → -(SP); ↑d → PC	push PC, jump to subroutine at address d	
LEA	-			-	-			<u> </u>			_	_			_			
	L	s,An		-	6	S	-	-	S	2	S	S	S	2	-			
LINK		An,#n		-	-	-	-	-	-	-	-	-	-	-	-	$An \rightarrow -(SP); SP \rightarrow An;$	Create local workspace on stack	
1.02	nu.	D. C	****		$\vdash$										_	SP + #n → SP	(negative n to allocate space)	
LSL	RMT	Dx,Dy	***0*	9	-	-	-	-	-	-	-	-	-	-	-	x <b>→</b>	Logical shift Dy, Dx bits left/right	
LSR	,,,,	#n,Dy		d	-	-	-	-	-	-	-	-	-	-	2	Logical shift Dy, #n bits L/R (#n:1 t		
Marine A	W	d .		-	-	d	d	d	d	d	d	d	-	-	-	Lugical Still d I bit lett/ right (.W bill)		
MOVE 4		s,d	-**00	9	s4	е	9	9	е	е	е	В	2	2	s4			
MOVE		s,CCR	=====	S	-	S	2	S	S	S	S	2	S	2	S	s → CCR Move source to Condition Code Regist		
MOVE		s,SR	=====	S	-	S	S	S	S	S	S	S	S	S	S	s s $\rightarrow$ SR Move source to Status Register (Privi		
MOVE	W	SR,d		d	-	d	d	d	d	d	d	d	-	-	-	- SR → d Move Status Register to destination		
MOVE	L	nA,92U		-	d	-	-	-	-	-	-	-	-	-	-	USP → An	Move User Stack Pointer to An (Privileged)	
		An,USP		-	S	-	-	-	-	-	-	-	-	-	-	An → USP	Move An to User Stack Pointer (Privileged)	
	BWL	s,d	XNZVC	Dn	An	(An)	(An)+	-(An)	(i,An)	(i,An,Rn)	abs.W	abs.L	(i,PC)	(i,PC,Rn)	#n			
	_	_		_	-				<u> </u>				<u> </u>		_			

Opcode	Size	Operand	CCR	E	ffec	tive .	Addres	<b>s</b> s=st	ource,	d=destina	tion, e	eithe=	r, i=dis	placemen	t	Operation	Description
	BWL	b,z	XNZVC	-	_		(An)+	-(An)			abs.W			(i,PC,Rn)			
MOVEA⁴	WL	s,An		S	е	S	S	S	S	2	2	S	2	S	S	s → An	Move source to An (MOVE s,An use MOVEA)
MOVEM <sup>4</sup>	WL	Rn-Rn,d		-	-	р	-	d	d	р	d	d	-	-	-	Registers → d	Move specified registers to/from memory
.		s,Rn-Rn		-	-	S	2	-	2	2	2	2	2	2	-	s → Registers	(.W source is sign-extended to .L for Rn)
MOVEP	WL	Dn,(i,An)		S	-	-	-	-	d	-	,	-	-	-	-	Dn → (i,An)(i+2,An)(i+4,A. Move Dn to/from alternate memo	
.		(i,An),Dn		d	-	-	-	-	2	-	-	-	-	-	-	$(i,An) \rightarrow Dn(i+2,An)(i+4,A.$	(Access only even or odd addresses)
MOVEQ⁴	L	#n,Dn	-**00	d	-	-	-	-	-	-	-	-	-	-	S	#n → Dn	Move sign extended 8-bit #n to Dn
MULS	W	s,Dn	-**00	9	-	S	S	S	S	2	S	S	2	S	S	±16bit s * ±16bit Dn → ±Dn	Multiply signed 16-bit; result: signed 32-bit
MULU	W	s,Dn	-**00	9	-	S	S	S	S	2	S	S	2	S	S	16bit s * 16bit Dn → Dn	Multiply unsig'd 16-bit; result: unsig'd 32-bit
NBCD	В	d	*U*U*	d	-	d	d	d	d	Ь	р	d	-	-	-	O - d <sub>10</sub> - X → d	Negate BCD with eXtend, BCD result
	BWL	d	****	d	-	d	d	d	d	Ь	d	d	-	-	-	O - d → d	Negate destination (2's complement)
	BWL	d	****	d	-	р	d	d	d	Ь	Р	d	-	-	-	O - d - X → d	Negate destination with eXtend
NOP				-	-	-	-	-	-	-	-	-	-	-	-	None	No operation occurs
	BWL	d	-**00	d	-	d	d	d	d	Ь	d	d		-	-	$NOT(d) \rightarrow d$	Logical NOT destination (I's complement)
OR <sup>4</sup>	BWL	s,Dn	-**00	9	-	S	S	S	S	2	2	S	2	2	s4	s OR On → On	Logical OR
.		Dn,d		9	-	d	d	d	d	d	d	d	-	-	-	On OR d $\rightarrow$ d	(ORI is used when source is #n)
	BWL	#n,d	-**00	d	-	d	d	d	d	d	р	d	-	-	S	#n OR d $\rightarrow$ d	Logical OR #n to destination
	В	#n,CCR	=====	-	-	-	-	-	-	-	,	-		-	S	$\#_n$ OR CCR $\rightarrow$ CCR	Logical OR #n to CCR
ORI <sup>4</sup>	W	#n,SR	=====	-	-	-	-	-	-	-	-	-	-	-	S	#n OR SR → SR	Logical OR #n to SR (Privileged)
PEA	L	S		-	-	S	-	-	S	2	S	S	2	S	-	↑s → -(SP)	Push effective address of s onto stack
RESET				-	-	-	-	-	-	-	-	-	-	-	-	Assert RESET Line	Issue a hardware RESET (Privileged)
	BWL	Dx,Dy	-**0*	9	-	-	-	-	-	-	,	-	-	-	-	C.	Rotate Dy, Dx bits left/right (without X)
ROR		#n,Dy		d	-	-	-	-	-	-	-	-	-	-	S	-	Rotate Dy, #n bits left/right (#n: 1 to 8)
	W	d		-	-	d	d	d	d	d	d	d	-	-	-	<u> </u>	Rotate d 1-bit left/right (.W only)
	BWL	Dx,Dy	***0*	9	-	-	-	,	-	-	-	-		-	-	C - X	Rotate Dy, Dx bits L/R, X used then updated
ROXR		#n,Dy		d	-	-	-	-	-	-	-	-	-	-	S		
	W	d		-	-	d	d	d	d	d	d	d	-	-	-		Rotate destination 1-bit left/right (.W only)
RTE			=====	-	-	-	-	-	-	-	-	-	-	-	-	$(SP)^+ \rightarrow SR; (SP)^+ \rightarrow PC$	Return from exception (Privileged)
RTR			=====	-	-	-	-	-	-	-	-	-	-	-	-	$(SP)+ \rightarrow CCR, (SP)+ \rightarrow PC$ Return from subroutine and restore CC	
RTS				-	-	-	-	-	-	-	-	-	-	-	-	29 <del>←</del> +(92)	Return from subroutine
SBCD	В	Dy,Dx	*U*U*	9	-	-	-	-	-	-	-	-	-	-	-	$Dx_{10} - Dy_{10} - X \rightarrow Dx_{10}$	Subtract BCD source and eXtend bit from
		-(Ay),-(Ax)		-	-	-	-	9	-	-	-	-	-	-	-	$-(Ax)_{10}(Ay)_{10} - X \rightarrow -(Ax)_{10}$	destination, BCD result
Scc	В	d		d	-	d	Р	d	d	d	d	d	-	-	-	If cc is true then I's $\rightarrow$ d	If cc true then d.B = 11111111
																else O's → d	else d.B = 00000000
STOP		#n	=====	-	-	-	-	-	-	-	-	-	-	-		#n → SR; STOP	Move #n to SR, stop processor (Privileged)
SUB 4	BWL		****	9	S	S	S	S	S	S	S	2	2	S	s4	$Dn - s \rightarrow Dn$	Subtract binary (SUBI or SUBQ used when
		Dn,d		9	ď	d	d	d	d	d	d	d	-	-	-	d - Dn → d	source is #n. Prevent SUBQ with #n.L)
SUBA 4		s,An		S	9	S	S	S	2	2	2	2	2	S	S	An - s → An	Subtract address (.W sign-extended to .L)
	BWL	#n,d	****	d	-	d	d	d	d	d	d	d	-	-	S		
	BWL	#n,d	****	d	d	d	d	d	d	d	d	d	-	-	S		
SUBX	BWL	Dy,Dx	****	9	-	-	-	-	-	-	-	-	-	-	-	$Dx - Dy - X \rightarrow Dx$ Subtract source and eXtend bit from	
		-(Ay),-(Ax)		-	-	-	-	9	-	-	-	-	-	-	-	-(Ax)(Ay) - X → -(Ax) destination	
SWAP		Dn	-**00	u	-	-	-	-	-	-	-	-	-	-	-	bits[31:16] ← → bits[15:0] Exchange the 16-bit halves of On	
	В	d	-**00	d	-	d	d	d	d	d	d	d	-	-	-	test d -> CCR: 1 -> bit7 of d N and Z set to reflect d, bit7 of d set to 1	
TRAP		#n		-	-	-	-	-	-	-	-	-	-	-	S	PC→-(SSP);SR→-(SSP);	Push PC and SR, PC set by vector table #n
WD 4 C					Ш											(vector table entry) → PC	(#n range: 0 to 15)
TRAPV	-			-	-	-	-	-	-	-	-	-	-	-	-	If V then TRAP #7	If overflow, execute an Overflow TRAP
	BWL		-**00	d	-	d	d	d	d	d	d	d	-	-	-	test d $\rightarrow$ CCR	N and Z set to reflect destination
UNLK		An		-	d	-	-	-	-	-	-	-	-	-	-	$An \rightarrow SP$ ; (SP)+ $\rightarrow An$	Remove local workspace from stack
	BWL	s,d	XNZVC	Dn	An	(An)	(An)+	-(An)	(i,An)	(i,An,Rn)	abs.W	abs.L	(i,PC)	(i,PC,Rn)	#n		

Cor	Condition Tests (+ OR, ! NOT, ⊕ XOR; " Unsigned, " Alternate cc )						
CC	Condition	Test	CC	Condition	Test		
T	true	1	VC	overflow clear	!V		
F	false	0	VS	overflow set	V		
HI"	higher than	!(C + Z)	PL	plus	!N		
T2n	lower or same	C + Z	MI	minus	N		
HS", CCª	higher or same	!C	GE	greater or equal	!(N ⊕ V)		
LO", CS"	lower than	C	LT	less than	(N ⊕ V)		
NE	not equal	<b>!</b> Z	GT	greater than	$![(N \oplus V) + Z]$		
EQ	equal	Z	LE	less or equal	$(N \oplus V) + Z$		

Revised by Peter Csaszar, Lawrence Tech University - 2004-2006

- An Address register (16/32-bit, n=0-7)
- **Dn** Data register (8/16/32-bit, n=0-7)
- Rn any data or address register
- Source, **d** Destination
- Either source or destination
- #n Immediate data, i Displacement
- **BCD** Binary Coded Decimal
- Effective address
- Long only; all others are byte only
- Assembler calculates offset
- SSP Supervisor Stack Pointer (32-bit)
- USP User Stack Pointer (32-bit)
- SP Active Stack Pointer (same as A7)
- PC Program Counter (24-bit)
- SR Status Register (16-bit)

Assembler automatically uses A, I, Q or M form if possible. Use #n.L to prevent Quick optimization

- CCR Condition Code Register (lower 8-bits of SR)
  - N negative, Z zero, V overflow, C carry, X extend \* set according to operation's result, = set directly
  - not affected, O cleared, 1 set, U undefined
- Branch sizes: .B or .S -128 to +127 bytes, .W or .L -32768 to +32767 bytes

Distributed under the GNU general public use license.

No	m :	Prénom:	Classe:

## DOCUMENT RÉPONSE À RENDRE AVEC LA COPIE

### Exercice 2

Instruction	Mémoire	Registre
Exemple	\$005000 54 AF <b>00 40</b> E7 21 48 C0	A0 = \$00005004 A1 = \$0000500C
Exemple	\$005008 C9 10 11 C8 D4 36 <b>FF</b> 88	Aucun changement
MOVE.B -1(A2),-(A1)	\$005000 54 AF 18 B9 E7 21 48 <b>88</b>	A1 = \$00005007
MOVE.L \$500E,-1(A1,D0.W)	\$005000 54 AF 18 B9 <b>1F 88 13 79</b>	Aucun changement
MOVE.L #\$500E,-8(A0,D1.W)	\$005000 54 AF <b>00 00 50 0E</b> 48 C0	Aucun changement
MOVE.W \$500A(PC),-(A1)	\$005000 54 AF 18 B9 E7 21 <b>11 C8</b>	A1 = \$00005006

#### Exercice 3

Opération	Taille (bits)	Résultat (hexadécimal)	N	Z	V	C
\$A3 + \$5C	8	\$FF	1	0	0	0
\$7005 + \$7005	16	\$E00A	1	0	1	0
\$7FFFFFF + \$80000001	32	\$0000000	0	1	0	1

### Exercice 4

Valeurs des registres après exécution du programme.  Utilisez la représentation hexadécimale sur 32 bits.						
$\mathbf{D1} = \$00000002$	<b>D3</b> = \$00001235					
<b>D2</b> = \$00000034	<b>D4</b> = \$0000001					