# Contrôle S4 Architecture des ordinateurs

Durée: 1 h 30

Répondre exclusivement sur le document réponse.

## Exercice 1 (4 points)

Remplir le tableau présent sur le <u>document réponse</u>. Donnez le nouveau contenu des registres (sauf le **PC**) et/ou de la mémoire modifiés par les instructions. <u>Vous utiliserez la représentation hexadécimale</u>. <u>La mémoire et les registres sont réinitialisés à chaque nouvelle instruction</u>.

#### Exercice 2 (3 points)

Remplir le tableau présent sur le <u>document réponse</u>. Vous devez trouver le nombre manquant (sous sa forme hexadécimale) en fonction de la taille de l'opération et de la valeur des *flags* après l'opération. <u>Si</u> <u>plusieurs solutions sont possibles, vous retiendrez uniquement la plus petite</u>.

# Exercice 3 (4 points)

Soit le programme ci-dessous. Complétez le tableau présent sur le <u>document réponse</u>.

```
Main
            move.l #$85A51000,d7
next1
            moveq.l #1,d1
            cmpi.w #$80,d7
                    next2
            blt
            moveq.l #2,d1
            move.l d7,d2
next2
            ror.l
                     #4,d2
                     d2
            swap
             rol.w
                     #8,d2
                     #4,d2
             rol.b
            clr.l
                     d3
next3
            move.l
                    d7,d0
                    #1,d3
loop3
            addq.l
             subq.w
                     #2,d0
                     loop3
next4
            clr.l
                     d4
            move.l
                     d7,d0
                     #1,d4
d0,loop4
loop4
            addq.l
            dbra
                                    ; DBRA = DBF
```

Contrôle S4 1/10

#### Exercice 4 (9 points)

Toutes les questions de cet exercice sont indépendantes. À l'exception des registres utilisés pour renvoyer une valeur de sortie, aucun registre de donnée ou d'adresse ne devra être modifié en sortie de vos sous-programmes. Attention ! Tous les sous-programmes sont limités à 15 lignes d'instructions au maximum.

#### Structure d'un bitmap :

Champ	mp Taille Codage (bits)		Description
WIDTH	16	Entier non signé	Largeur du bitmap en pixels
HEIGHT	16	Entier non signé	Hauteur du bitmap en pixels
MATRIX	Variable	Bitmap	Matrice de points du bitmap. Si un bit est à 0, le pixel affiché est noir. Si un bit est à 1, le pixel affiché est blanc.

#### Structure d'un sprite :

Champ	Taille (bits)	Codage	Description
STATE	16	Entier non signé	État d'affichage du sprite.
STATE	10	Entier non signe	Seulement deux valeurs possibles : HIDE = 0 ou SHOW = 1
X	16	Entier signé	Abscisse du sprite
Y	16	Entier signé	Ordonnée du sprite
BITMAP1	32	Entier non signé	Adresse du premier bitmap
BITMAP2	32	Entier non signé	Adresse du second bitmap

On suppose que la taille du bitmap 1 est toujours égale a celle du bitmap 2.

#### Constantes déjà définies :

VIDEO_START	equ	\$ffb500	; Adresse de départ de la mémoire vidéo
VIDEO_SIZE	equ	(480*320/8)	; Taille en octets de la mémoire vidéo
_	•	, , ,	
WIDTH	equ	0	
HEIGHT	equ	2	
MATRIX	equ	4	
	-4-	•	
STATE	equ	0	
X	equ	2	
ÎŶ	equ	4	
BITMAP1	equ	6	
BITMAP2		10	
DITTAL	equ	10	
HIDE	0.011	0	
I	equ		
SHOW	equ	1	

Contrôle S4 2/10

1. Réalisez le sous-programme **FillScreen** qui remplit la mémoire vidéo d'une valeur numérique. Le remplissage se fera par mot de 32 bits.

Entrée : **D0.L** = Valeur numérique sur 32 bits avec laquelle sera remplie la mémoire vidéo.

2. Réalisez le sous-programme **GetRectangle** qui renvoie les coordonnées du rectangle qui délimite un sprite.

<u>Entrée</u> : **A0.L** = Adresse d'un sprite.

<u>Sorties</u>: **D1.W** = Abscisse du point supérieur gauche du sprite.

**D2.W** = Ordonnée du point supérieur gauche du sprite.

**D3.W** = Abscisse du point inférieur droit du sprite.

**D4.W** = Ordonnée du point inférieur droit du sprite.

3. Réalisez le sous-programme **MoveSprite** qui déplace un sprite. Le déplacement se fera de façon relative. Si la nouvelle position du sprite fait sortir le sprite de l'écran, alors la position du sprite restera inchangée (la nouvelle position ne sera pas prise en compte).

Entrées : **A1.L** = Adresse du sprite.

**D1.W** = Mouvement relatif horizontal en pixels (entier signé sur 16 bits).

**D2.W** = Mouvement relatif vertical en pixels (entier signé sur 16 bits).

<u>Sorties</u>: **D0.**L renvoie *false* (0) si le sprite n'a pas été déplacé (car cela le faisait sortir de l'écran).

**D0.**L renvoie *true* (1) si le sprite a été déplacé.

Pour savoir si un sprite sort de l'écran, vous pouvez effectuer un appel au sous-programme **IsOutOfScreen**. On supposera que ce sous-programme existe déjà (vous n'avez pas besoin de l'écrire).

Entrées : **A0.L** = Adresse du bitmap.

**D1.W** = Abscisse en pixels du bitmap (entier signé sur 16 bits).

**D2.W** = Ordonnée en pixels du bitmap (entier signé sur 16 bits).

<u>Sorties</u>: **Z** renvoie *false* (0) si le bitmap ne sort pas de l'écran.

**Z** renvoie *true* (1) si le bitmap sort de l'écran.

Contrôle S4 3/10

Contrôle S4 4/10

	ASy68K Quick Reference v1.8 http://www.wowgwep.com/EASy68K.htm Copyright © 2004-2007 By: Chuck Kelly																
Opcode		Operand	CCR		Effec	ctive								placemen		Operation	Description
	BWL	b,z	XNZVC	Dn	An	(An)	(An)+	-(An)	(i,An)	(i,An,Rn)	abs.W	abs.L	(i,PC)	(i,PC,Rn)	#n		
ABCD	В	Dy,Dx -(Ay),-(Ax)	*U*U*	- B	•	-	5	- B	5	-	5	-	5 2	-	•	$Dy_{10} + Dx_{10} + X \rightarrow Dx_{10}$ -(Ay) <sub>10</sub> + -(Ax) <sub>10</sub> + X \rightarrow-(Ax) <sub>10</sub>	Add BCD source and eXtend bit to destination, BCD result
ADD <sup>4</sup>	BWL	s,Dn Dn,d	****	8	s d <sup>4</sup>	g	g	s d	s d	s d	g	g	8 -	8	s <sup>4</sup>	$s + Dn \rightarrow Dn$ $Dn + d \rightarrow d$	Add binary (ADDI or ADDI) is used when source is #n. Prevent ADDI) with #n.L)
ADDA 4	WL	s,An		S	В	8	s	S	S	8	8	S	2	S	S	s + An → An	Add address (.W sign-extended to .L)
ADDI 4		#n,d	****	d	-	d	ď	d	ď	d	d	d	-	-	8	#n + d → d	Add immediate to destination
ADDQ 4		#n,d	****	d	d	d	d	d	d	d	d	d			S	#n + d → d	Add quick immediate (#n range: 1 to 8)
ADDX	BWL	Dy,Dx	****	В	28	-	-	-	-	3-3	-		-	358		$Dy + Dx + X \rightarrow Dx$	Add source and eXtend bit to destination
		-(Ay),-(Ax)		-	-		12	В	-	123	2	-	2	-	-	$-(Ay) + -(Ax) + X \rightarrow -(Ax)$	
AND <sup>4</sup>	BWL	s,Dn Dn,d	-**00	В	7 m 1	s d	g	g	s d	s d	s d	s d	8	8 -	s <sup>4</sup>	s AND Dn → Dn Dn AND d → d	Logical AND source to destination (ANDI is used when source is #n)
ANDI <sup>4</sup>	BWL	#n,d	-**00	q	-	d	d	d	d	d	d	d	-	-	5	#n AND d → d	Logical AND immediate to destination
ANDI 4	B	#n,CCR		-	-	-	-	- u	-	- u	- -	-	-		8	#n AND CCR → CCR	Logical AND immediate to CCR
ANDI 4	W	#n,SR		H-	Ė			-	-	-		-		-	8	#n AND SR → SR	Logical AND immediate to SR (Privileged)
ASL		Dx,Dy	****	В	-	-	-	-	-		÷	-	-		-	X 📥	Arithmetic shift Dy by Dx bits left/right
ASR	BWL	#n,Dy		ď		_	2	2	_	1870. 1243	2	-	2	1241	S		Arithmetic shift Dy #n bits L/R (#n:1 to 8)
nun	W	d d		-	383	d	d	d	d	d	d	d	_	-		<b>□</b> □□□□□	Arithmetic shift ds 1 bit left/right (.W only)
Bcc	BW3	address <sup>2</sup>		-		-	-	-	-	-	_	-	-			if cc true then	Branch conditionally (cc table on back)
											700					address → PC	(8 or 16-bit ± offset to address)
BCHG	B L	Dn,d	*	e	-	d	d	d	d	d	d	d		-		NDT(bit number of d) $\rightarrow$ Z	Set Z with state of specified bit in d then
	2027,522,533	#n,d		ď		d	d	d	d	d	d	d	-	S. <del></del>	8	NDT(bit n of d) $\rightarrow$ bit n of d	invert the bit in d
BCLR	BL	Dn,d	*	Б	2	d	d	d	d	d	d	d	2	1021	100	NDT(bit number of d) $\rightarrow$ Z	Set Z with state of specified bit in d then
		#n,d		ď	-	d	d	d	d	d	Ь	d	-	-	8	D → bit number of d	clear the bit in d
BRA	BM <sub>3</sub>	address <sup>2</sup>		-	( <b>#</b> .)	-		-	-		7			(#.)	3.75	address → PC	Branch always (8 or 16-bit ± offset to addr)
BSET	B L	Dn,d	*	B	-	d	d	d	d	d	р	d	-	-	-	NDT(bit n of d) $\rightarrow$ Z	Set Z with state of specified bit in d then
		#n,d		ď	-	d	d	d	d	d	d	q	н.,	-	S	1 → bit n of d	set the bit in d
BSR	BM <sub>3</sub>	address <sup>2</sup>		-		-		-	-	5#6	-	-	-	3.5		$PC \rightarrow -(SP)$ ; address $\rightarrow PC$	Branch to subroutine (8 or 16-bit ± offset)
BIZI	B L	Dn,d	*	B <sub>1</sub>	7	d	q	d	d	d	d	d	d	d	and a	NDT( bit On of d ) $\rightarrow$ Z	Set Z with state of specified bit in d
2100		#n,d		ď	-	d	d	d	d	d	Д	d	d	d	S	NDT(bit #n of d) $\rightarrow$ Z	Leave the bit in d unchanged
CHK	W	s,Dn	-*000	В	-	8	8	8	8	S	8	S	S	S	S	if Dn<0 or Dn>s then TRAP	Compare Dn with D and upper bound (s)
CLR	BWL	d	-0100	d	-	d	d	d	d	d	d	d	-		-	□ → d	Clear destination to zero
CMP 4	BWL	s,Dn	_****	В	s <sup>4</sup>	8	S	S	8	S	S	S	S	S	84	set CCR with Dn - s	Compare On to source
CMPA 4	WL	s,An	_***	S	В	8	8	8	S	S	S	S	2	S	8	set CCR with An - s	Compare An to source
CMPI 4	BWL	#n,d	_****	d		d	d	d	d	d	d	d	-	(#)	8	set CCR with d - #n	Compare destination to #n
CMPM <sup>4</sup> DBcc	BWL	(Ay)+,(Ax)+ Dn,addres <sup>2</sup>		-	-	2	- -	2	-		-	-	2	(4)	-	set CCR with (Ax) - (Ay) if cc false then { Dn-1 $\rightarrow$ Dn	Compare (Ax) to (Ay); Increment Ax and Ay Test condition, decrement and branch
DUID	ur	n	+++0		L		500			222				2000	1500	if Dn ⇔ -1 then addr → PC }	(16-bit ± offset to address)
DIVS	W	s,Dn	-***0 -***0	В	:: **:	8	2	S	S	2	S	8	Z	S	8	±32bit Dn / ±16bit s → ±Dn	Dn= [16-bit remainder, 16-bit quotient ]
DIVU	BWL	s,Dn	-**00	-	-	8	8	S	8	8	8	S	S	8	S	32bit Dn / 16bit s → Dn	Dn= [ 16-bit remainder, 16-bit quotient ]
EOR <sup>4</sup>		#n,d	-**00	d	-	d	d	d	d	d d	р	d	-	5:45		Dn XOR d → d #n XOR d → d	Logical exclusive DR On to destination Logical exclusive DR #n to destination
EDRI 4	B	#n,CCR		U	-	-	-	-	-	-	-	-	-		S	#n XDR CCR → CCR	Logical exclusive DR #n to CCR
EORI 4	W	#n.SR		-	-	2	-		-	-		-		-	S	#n XOR SR → SR	Logical exclusive DR #n to SR (Privileged)
EXG	"	Rx,Ry		В	В	2	-		-	120	-	-		100	-	register ←→ register	Exchange registers (32-bit only)
EXT	WL		-**00	d	-	-	-	-	-	-	÷	-	-	-	-	Dn.B → Dn.W   Dn.W → Dn.L	Sign extend (change .B to .W or .W to .L)
ILLEGAL	11/1	UII		-	-	-	-	-	-	-	-	-	-	-	_	$PC \rightarrow -(SSP); SR \rightarrow -(SSP)$	Generate Illegal Instruction exception
JMP	- 44	d		-	-	d	1		d	d	d	d	d	d	-	^d → PC	Jump to effective address of destination
JSR		d		-	-	d	- 15 - 12	-	d	d	d	d	d	d d	-	$PC \rightarrow -(SP)$ ; $\uparrow d \rightarrow PC$	push PC, jump to subroutine at address d
LEA	1	s,An		_	В	8	124		S	8	S	S	S	8	-	$\uparrow_s \rightarrow An$	Load effective address of s to An
LINK		An,#n			-	-	-	-	-	-	-	-	-	-	-	$An \rightarrow -(SP); SP \rightarrow An;$	Create local workspace on stack
1.00	nu.	D. D.	***0*						_		, ,					SP + #n → SP	(negative n to allocate space)
FZF	RML	Dx.Dy	***0*	В	-	-		-	-	-	-	-	-	-	-	X T	Logical shift Dy, Dx bits left/right
LSR	m	#n.Dy		d		٠,	-	j.	<u>-</u> د	-	- بر	-	100	15	8		Logical shift Dy, #n bits L/R (#n: 1 to 8)
ипис 4	BWL	d d	-**00	-	_4	d	d	d	d	d	р	d	-	-	s <sup>4</sup>		Logical shift d 1 bit left/right (.W only)
MOVE 4		s,d	-^^00	В	S4	В	В	В	В	В	В	В	2	8	_	z → d	Move data from source to destination
MOVE	W	s,CCR		8	-	8	8	S	2	8	S	S	S	8	8	$s \rightarrow CCR$	Move source to Condition Code Register
MOVE	W	s,SR SR,d		d	-	a d	2	g d	g d	g d	g d	g d	2	- 2	5	$s \rightarrow SR$ $SR \rightarrow d$	Move source to Status Register (Privileged) Move Status Register to destination
MOVE	1	USP,An		-	d		d -	-	-	- a	-	-	-	-	•	USP → An	Move Status Register to destination  Move User Stack Pointer to An (Privileged)
MUYE	L	An,USP		-	S	-	ie.		-	-	Α.	-	*	-	-	Au → NZb	Move An to User Stack Pointer to An (Privileged)
	BWL	b,z	XNZVC	On	An	(An)	(An)+	-(An)	(i,An)	(i,An,Rn)	abs.W	abs.L	(i,PC)	(i,PC,Rn)	#n		

Contrôle S4 5/10

Architecture des ordinateurs – EPITA – S4 – 2021/2022

Upcode	Size	Uperand	CCK	t	:ttei	ctive	Addres							placemen		Uperation	Description	
	BWL	b,z	XNZVC	Dn	An	(An)	(An)+	-(An)	(i,An)	(i,An,Rn)	abs.W	abs.L	(i,PC)	(i,PC,Rn)	#n			
M□VEA <sup>4</sup>	WL	s,An		S	В	8	Z	S	S	S	S	2	S	S	S	s → An	Move source to An (MDVE s,An use MDVEA)	
MOVEM <sup>4</sup>	WL	Rn-Rn,d		-	100	d	-	d	d	d	d	d	*	-		Registers → d	Move specified registers to/from memory	
1000411100012		s,Rn-Rn		9 <b>7</b> 1		8	S	-	8	S	2	S	8	S		s → Registers	(.W source is sign-extended to .L for Rn)	
MOVEP	WL	Dn,(i,An)		S	-	-	-	2	d	-	-	-	1	-		Dn → (i,An)(i+2,An)(i+4,A.	Move Dn to/from alternate memory bytes	
		(i,An),Dn		d		-	-	-	8	-	-	-	-	-		(i,An) → Dn(i+2,An)(i+4,A.	(Access only even or odd addresses)	
MOVEQ	L	#n,Dn	-**00	d	.=:		-	-	-	-	-		-5		8	#n → Dn	Move sign extended 8-bit #n to Dn	
MULS	W	s,Dn	-**00	В	-	S	S	S	S	S	S	S	S	S	S	±16bit s * ±16bit Dn → ±Dn	Multiply signed 16-bit; result: signed 32-bit	
MULU	W	s,Dn	-**00	В	-	S	S	S	S	S	S	S	S	S		16bit s * 16bit Dn → Dn	Multiply unsig'd 16-bit; result: unsig'd 32-bit	
NBCD	В	d	*U*U*	d	-	d	d	d	d	d	d	d		-		$\Box - d_0 - X \rightarrow d$	Negate BCD with eXtend, BCD result	
NEG	BWL	d	****	d	-	d	d	d	d	d	d	d	-	-		□ - d → d	Negate destination (2's complement)	
NEGX	BWL	d	****	d	-	d	d	d	d	d	d	d	1 4	-	-	□-q-X → q	Negate destination with eXtend	
NOP	U.,,	M.		-	-	-	-	_	-	-	-	-	2	32	-	None	No operation occurs	
NOT	BWL	d	-**00	d	-	d	d	d	d	d	d	d	-	1941	-	$NDT(d) \rightarrow d$	Logical NOT destination (I's complement)	
DR <sup>4</sup>		s,Dn	-**00	В	-	8	2	S	8	8	8	S	8	8		s DR Dn → Dn	Logical DR	
DIV.	UNL	Dn,d		8	6051.8 50 <u>0</u> 05	ď	ď	ď	ď	ď	ď	q	9	-		Dn DR d → d	(ORI is used when source is #n)	
DRI <sup>4</sup>	BWL	#n,d	-**00	d	-	d	d	d	q	d	d	d		-		#n DR d → d	Logical DR #n to destination	
DRI <sup>4</sup>	B	#n,CCR	=====	u		-	-	- u	-	- u	-	-	-	-		#n DR CCR → CCR	Logical DR #n to CCR	
DRI 4	W	#n,cck #n,SR				_	1	_	-		-	-		_	_	#n DR SR → SR		
	W			•	-	. T	07	-		150			. 5	15 <b>7</b> 2	2		Logical DR #n to SR (Privileged)	
PEA	L	8		-	-	8	-	-	S	8	8	8	S	8	-	↑s → -(SP)	Push effective address of s onto stack	
RESET				-	-	-	-	-	-	191	-	-	-	22	-	Assert RESET Line	Issue a hardware RESET (Privileged)	
ROL	BMF	Dx,Dy	-**0*	В	-	-	-	*	*		*		*	-	-	[ <b>4</b>	Rotate Dy, Dx bits left/right (without X)	
ROR		#n,Dy		d	-	1.	-	7	-	-		•	-	-	S		Rotate Dy, #n bits left/right (#n: 1 to 8)	
	W	d			-	d	d	d	d	d	d	d	. *	(14)	(4)		Rotate d I-bit left/right (.W only)	
ROXL	BWL	Dx.Dy	***0*	В	(m)	-	-	77	-	195	×	100	*	3.00	(17)	C → X	Rotate Dy, Dx bits L/R, X used then updated	
ROXR	300	#n,Dy		q	-	-	-	-	- 2	-	-	-	-	-	S	X 🕶 C	Rotate Dy, #n bits left/right (#n: 1 to 8)	
	W	d	1 - 2 - 2 - 1 - 1 - 1 - 1 - 1 - 1 - 1 -	-	-	d	d	d	d	d	d	d	. 8	190	-		Rotate destination 1-bit left/right (.W only)	
RTE				*		-	-	-	-	1.50	Η.		-	5 <b>.</b>	: <del>*</del> ::	$(SP)+ \rightarrow SR; (SP)+ \rightarrow PC$	Return from exception (Privileged)	
RTR				-	-	-	-	7	- 8	•	-	•	-	-		$(SP)+ \rightarrow CCR, (SP)+ \rightarrow PC$	Return from subroutine and restore CCR	
RTS				-	-	-	-	-	-	120	-		2	-		(SP)+ → PC	Return from subroutine	
SBCD	В	Dy,Dx	*U*U*	В	-	-	-	-	-	-	-	-		23#3	*	$Dx_{10} - Dy_{10} - X \rightarrow Dx_{10}$	Subtract BCD source and eXtend bit from	
		-(Ay),-(Ax)		15	: <del>-</del> :	175	77.	В	-		-	•		0.00	185	$-(Ax)_{10}(Ay)_{10} - X \rightarrow -(Ax)_{10}$	destination, BCD result	
Scc	В	d		d	-	d	d	d	d	d	d	ď	-	-	-	If cc is true then I's $\rightarrow$ d	If cc true then d.B = 111111111	
																else D's → d	else d.B = 00000000	
STOP		#n			-	-	-	-	-	940						#n → SR; STDP	Move #n to SR, stop processor (Privileged)	
SUB 4	BWL	s,Dn	****	В	S	8	S	S	8	8	S	S	8	S	s <sup>4</sup>	Dn - s → Dn	Subtract binary (SUBI or SUBO used when	
		Dn,d		В	d <sup>4</sup>	d	d	d	d	d	d	d	2	1020	20	d - Dn → d	source is #n. Prevent SUBO with #n.L)	
SUBA 4	WL	s,An		S	е	8	S	S	S	S	S	S	8	8	8	An - s → An	Subtract address (.W sign-extended to .L)	
SUBI 4	BWL	#n,d	****	d	-	d	d	d	d	d	d	d	-8	E:#6	S	d - #n → d	Subtract immediate from destination	
SUBQ 4		#n,d	****	d	d	d	d	d	d	d	d	d	-	15 <b>7</b> 1		d - #n → d	Subtract quick immediate (#n range: 1 to 8)	
ZNBX		Dy.Dx	****	8	-	-	25	-	-	125	-	125	2	19 <u>2</u> 1		$Dx - Dy - X \rightarrow Dx$	Subtract source and eXtend bit from	
		-(Ay),-(Ax)			-	-	-	В	-	-	-			-		$-(Ax)(Ay) - X \rightarrow -(Ax)$	destination	
SWAP	W	Dn Dn	-**00	d	-	-	-	-	-	2-2	-		-	-		bits[31:16] ← → bits[15:0]	Exchange the 16-bit halves of Dn	
TAS	B	d	-**00	d		d	Ь	d	d	d	d	d	-		-	test $d \rightarrow CCR$ ; $1 \rightarrow bit7$ of d	N and Z set to reflect d, bit7 of d set to I	
TRAP		#n		-	-	-	-	-	-	-	-	-	2	12		$PC \rightarrow -(SSP); SR \rightarrow -(SSP);$	Push PC and SR, PC set by vector table #n	
INAC		#II				_	_	^			1		1		ā	$ PC \rightarrow -(35P); SK \rightarrow -(35P);$   $ PUSH PL and SK, PL set by vector table #H    PC \rightarrow -(35P); SK \rightarrow -(35P);    PUSH PL and SK, PL set by vector table #H    PC \rightarrow -(35P); SK \rightarrow -(35P);$		
TRAPV	-	-			-		-	-	-	-	-		-	-		If V then TRAP #7	If overflow, execute an Overflow TRAP	
TST	BWL	4	-**00	ď	1949	d	d	d	- d	d	d	d	8.	- 5	1876	test d → CCR	N and Z set to reflect destination	
NNTK	DIVL	a An		u	7		-		-	-	u	ū	-	-	-	An $\rightarrow$ SP; (SP)+ $\rightarrow$ An	Remove local workspace from stack	
THILK	DWI		VNIZVO	n-	d	- (An)	/A=)+	- (A=)			abe W	ab-1	- /: DC)		#	All 7 ar; (ar)+ 7 All	IVEHIOVE IDEAL MOLIZENACE LLOW STACK	
	BWL	b,z	XNZVC	un	An	(AII)	(An)+	-(An)	(i,An)	(n,An,Rh)	HUS.W	HDS.L	(i,PC)	(i,PC,Rn)	#11			

Cor	ndition Tests (+ 🛭	IR, I NOT,	e XD	R; " Unsigned, " Alte	rnate cc )
CC	Condition	Test	CC	Condition	Test
T	true	1	۸C	overflow clear	!V
F	false	D	VS.	overflow set	٧
HI	higher than	!(C + Z)	PL	plus	!N
rz,	lower or same	C+Z	MI	minus	N
HS", CC®	higher or same	!C	GE	greater or equal	!(N ⊕ V)
LO", CSª	lower than	C	LT	less than	(N ⊕ V)
NE	not equal	1Z	GT	greater than	$![(N \oplus V) + Z]$
EQ	equal	Z	LE	less or equal	$(N \oplus V) + Z$

Revised by Peter Csaszar, Lawrence Tech University - 2004-2006

- An Address register (16/32-bit, n=0-7)
- On Data register (8/16/32-bit, n=0-7)
- Rn any data or address register
- Source, **d** Destination
- Either source or destination
- Immediate data, i Displacement
- **BCD** Binary Coded Decimal
- Effective address
- Long only; all others are byte only

Branch sizes: .B or .S -128 to +127 bytes, .W or .L -32768 to +32767 bytes

Assembler calculates offset

SSP Supervisor Stack Pointer (32-bit)

USP User Stack Pointer (32-bit)

SP Active Stack Pointer (same as A7)

PC Program Counter (24-bit)

SR Status Register (16-bit)

Assembler automatically uses A, I, Q or M form if possible. Use #n.L to prevent Quick optimization

CCR Condition Code Register (lower 8-bits of SR)

- N negative, Z zero, V overflow, C carry, X extend
- \* set according to operation's result, ≡ set directly
- not affected, O cleared, 1 set, U undefined

Distributed under the GNU general public use license.

Contrôle S4 6/10

Nom:	. Prénom :	Classe:
1 1 O 1 1 1	. 1 1 (110111	. Glusse

# DOCUMENT RÉPONSE À RENDRE

# Exercice 1

Instruction	Mémoire	Registre
Exemple	\$005000 54 AF <b>00 40</b> E7 21 48 C0	A0 = \$00005004 A1 = \$0000500C
Exemple	\$005008 C9 10 11 C8 D4 36 <b>FF</b> 88	Aucun changement
MOVE.L #4507,-(A1)		
MOVE.B \$5009,-6(A1)		
MOVE.W 8(A1),-37(A2,D0.W)		
MOVE.L -4(A2),\$21(A0,D2.L)		

## Exercice 2

Opération	Taille (bits)	Nombre manquant (hexadécimal)	N	Z	V	C
\$80 + \$?	8		1	0	0	0
\$8000 + \$?	16		0	1	1	1
\$80000000 + \$?	32		0	0	1	1

# Exercice 3

Valeurs des registres après exécution du programme.  Utilisez la représentation hexadécimale sur 32 bits.							
<b>D1</b> = \$ <b>D3</b> = \$							
D2 = \$ $D4 = $ \$							

FillScreen			