

Dokumentation des BitConnector v3X


Michael Krause
CC BY-SA 4.0 (except logo)



12. Oktober 2019

1 Einführung

Die noch immer andauernden Bemühungen der mikrokosmischen Minimierung von integrierten Schaltkreisen hat Integrationsdichten hervorgebracht, die traditionelle Schaltkreise wie einzelne Register, Zähler, ALUs oder Multiplexer vom Markt verschwinden ließen. Aus der Sicht des Endkonsumentenmarktes mag dieser Schritt folgerichtig sein, jedoch gibt es jenseits dessen noch immer das Bedürfnis auf der Register-Transfer Ebene oder darunter, Logikschaltkreise zu modellieren und zu realisieren. Dieses Bedürfnis kann beispielsweise der akademischen Lehre, dem Wunsch nach Parallelisierung oder der Vorgabe zeitkritischer Anwendungen entspringen. Obwohl es diesbezüglich eine Vielzahl von FPGAs und CPLD-Typen zur Abhilfe gibt, gestaltet sich der prototypische Aufbau auf einem Steckbrett mit Hilfe dieser Chips als nahezu unmöglich. Derartige Chips besitzen meist eine Vielzahl an Pins, die nicht im Dual in-line package (DIP) vorliegen. Der BitConnector versucht dieses Problem zu lösen.



Der BitConnector ist ein **Complex Programmable Logic Device**, kurz **CPLD** Board, das für den hardwarebasierten, digitalen Prototypenentwurf auf einem Steckboard optimiert wurde und zudem gesockelt auf andere Platinen aufgesetzt werden kann. Das Board ist so entworfen, dass es einen klassischen DIP Chip mit 2,54 mm Rastermaß und 2 * 20 Pins nachbildet. Konfigurationen, die etwa in einer HDL vorliegen, werden mittels JTAG übertragen und dauerhaft auf dem CPLD gespeichert.

Abbildung 1: BitConnector v3X

2 Eckdaten

BitConnector Board-Spezifikation

- *Anzahl der frei beschaltbaren Ein/Ausgänge:* 33
- *Gesamtanzahl der Pins:* 2 Reihen * 20 Pins (2,54mm)
- *kompatible CPLD-Varianten:* XC95**72**XL sowie XC95**36**XL
- *Max. Produktterme:* 1600 bei 72XL/800 bei 36XL
- *IC-Package:* VQ44

Absolute, maximale Belastbarkeit:

- *Versorgungsspannung bezogen auf GND:* -0,5V bis 4V
- *Eingangsspannung bezogen auf GND:* -0,5V bis 5,5V
- *Max. Stromfluss bei max. 70 °C Chiptemp.:* $\approx 1,6A$ (siehe Kapitel 4.3)

Es wird empfohlen, Spannungen über und unter 3,3V($\pm 0,3V$) zu vermeiden!

3 Pinbelegung BitConnector v3X

Nr	DIP-links	CPLD-Pin	Bemerkung	DIP-rechts	CPLD-Pin	Bemerkung
1	CLK	1	GCK3	3V3	15,35	V _{ccINT}
2	IO2	2		VCC	26	V _{ccIO}
3	IO3	3		IO33	44	GCK2
4	IO4	5		IO32	43	GCK1
5	IO5	6		IO31	42	
6	IO6	7		IO30	41	
7	IO7	8		IO29	40	
8	IO8	12		IO28	39	
9	IO9	13		IO27	38	
10	IO10	14		IO26	37	
11	IO11	16		IO25	36	GTS1
12	IO12	18		IO24	34	GTS2
13	IO13	19		IO23	32	
14	IO14	20		IO22	31	
15	IO15	21		IO21	30	
16	IO16	22		IO20	29	
17	IO17	23		IO19	28	
18	TCK	11	JTAG	IO18	27	
19	TDO	24	JTAG	TDI	9	JTAG
20	GND	17,25,4		TMS	10	JTAG

Pin 33 ist an dem h-aktiven Taster SW1 fest verdrahtet, zudem ist Pin 33 auch GRS (GSR=Global Reset, GTS=Global Tri-State, GCK=Global Clock).

4 Strom und Spannungsversorgung

4.1 Spannungsversorgung VCC_{INT}

Wie bei traditionellen ICs auch, befindet sich die Betriebsspannung (VCC_{INT}) des BitConnectors oben rechts in Bezug zu GND (unten links).

Die Betriebsspannung sollte 3.6V nicht übersteigen und 3V nicht unterschreiten. [8, S. 3]

Es wurde bewusst auf einen Spannungsregler verzichtet, um den zu treibenden Ausgangsstrom nicht zu begrenzen. Diese Entscheidung schafft zwar Flexibilität, verlagert aber die Verantwortung auf eine korrekte Spannungsversorgung auf die externe Peripherie.

An dieser Stelle ist noch erwähnenswert, dass Sie nach [1, S. 17] einen „stromlosen“ I/O-Pin mit einer maximalen Spannung von $VCC_{INT}+4V$ treiben dürfen.

4.2 Definition der I/O Spannung über VCC_{IO}

Neben der Versorgungsspannung VCC_{INT} existiert direkt darunterliegend der Pin VCC_{IO} (siehe Kapitel 3), welcher die Höhe der Pin-Ausgangsspannung definiert. Sie können die Spannung der Ausgänge bei einem h-Pegel auf 3,3V oder auf 2,5V setzen. Für eine Ausgangsspannung von 3,3 Volt, sollte VCC_{IO} zwischen 3V und 3,6V liegen. Wird dagegen eine Ausgangsspannung von 2,5V forciert, sollte VCC_{IO} zwischen 2,3V und 2,7V liegen [8, S. 3]

4.3 Maximaler Stromfluss I_{max}

Wer nach einem konkreten Wert bezüglich der maximal zulässigen Stromaufnahme im Datenblatt [8] des XC9572XL oder des XC9536XL sucht, wird keine derartige Angabe finden. Zwar wird eine Abschätzung der zu erwartenden Stromaufnahme über eine Formel angegeben, welche die Frequenz, Anzahl der verwendeten Macrozellen u.s.w. mit einbezieht, jedoch bleibt ein maximal zulässiger Stromfluss I_{max} unerwähnt. Der Hauptgrund dafür dürfte wohl an der variablen Umgebungstemperatur und in der individuell eingesetzten Kühlung des ICs liegen. Eine plausible Annahme für derartige Werte und die damit einhergehende maximale Stromaufnahme wäre von Xilinx an dieser Stelle jedoch angebracht gewesen und sei es nur, um eine erste Abschätzung zu bekommen.

Um eine solche Abschätzung der maximalen Stromaufnahme I_{max} soll es nachfolgend gehen. Die Berechnung ist ein wenig müßig und führt über verschiedene Dokumentationen. Zuerst wird die zu I_{max} zugehörige Verlustleistung P_d über folgende Ungleichung berechnet. [1, S. 16]:

$$T_{jmax} < (\Theta_{JC} * P_d) + T_a$$

kurze Variablenbeschreibung:

- T_{jmax} : Maximaltemperatur in °C bezogen auf das IC Package (70 °C für Kunststoff) [2, S. 54]
- Θ_{JC} : Wärmeflusswiderstand in °C/[W] zwischen der Chipoberfläche und der Oberfläche des Gehäuses [2, S. 53] (8.2 °C/W für 72/36 in VQ44)
- P_d : tatsächliche Leistung in [W]att, welche sich in Hitze äußert [1, S. 16]
- T_a : Umgebungstemperatur in °C (50 °C)

Um Θ_{JC} nicht aufwendig durch eine Messung bestimmen zu müssen, bietet Xilinx eine Datenbank an [6]. Für den XC95**72**XL/XC95**36**XL liegt dieser Wert bei 8.2 °C/W im VQ44 Package.

Zudem schlägt Xilinx für T_{jmax} einen Wert von 70 °C für Kunststoffgehäuse vor. Dieser Wert ist ebenfalls für beide möglichen Chipvarianten angebracht.

Die Umgebungstemperatur des Chips wird vorsichtig mit 50 °C veranschlagt.

Ausgehend von diesen Annahmen berechnet sich die Verlustleistung nach [1, S. 16] wie folgt:

$$\begin{aligned}70^{\circ}\text{C} &= (8.2^{\circ}\text{C}/\text{W} * P_d) + 50^{\circ}\text{C} \Rightarrow \\20^{\circ}\text{C} &= (8.2^{\circ}\text{C}/\text{W} * P_d) \Rightarrow \\2,439\text{W} &= P_d\end{aligned}$$

Weiter ist notwendig, die Verlustleistung in $P_d = P_{ddesign} + P_{dIO}$ aufzuschlüsseln. $P_{ddesign}$ repräsentiert hierbei die Leistung ohne eine Last, also die Leistung die der Chip selbst für sich beansprucht, ohne einen Ausgang zu treiben. Dieser Wert sollte gemessen werden und lautet für den BitConnector rund 40mW. Wird dieser Wert aus Sicherheitsgründen verdoppelt, ist von rund 80mW auszugehen.

Somit gilt:

$$2,439\text{W} = 80\text{mW} + P_{dIO}$$

Um schlussendlich auf den gesuchten Wert I_{max} zu kommen, wird folgende Formel nach [1, S. 16] herangezogen:

$$I_{max} * (VCC - 1,85\text{V}) = P_d - P_{ddesign}$$

Sicher fragen Sie sich, woher die 1,85V herkommen. Dieser Wert wurde über die Kennlinienfelder in [5, S. 6] abgelesen und sagt aus, dass bei einem Stromfluss von 30mA, die Spannung des entsprechenden Ausganges auf 1,85V absinkt. Daraus folgt:

$$I_{max} * (3,3V - 1,85V) = 2,439W - 0,08W \rightarrow$$

$$\underline{\underline{I_{max} \approx 1,63A}}$$

Der Wert I_{max} sagt aus, dass bei einer I/O-Spannung von 1,85V und einer Stromstärke von 30mA pro Ausgang, eine Gesamtstromstärke von 1,63A erreicht wird. Hierbei liegt die Chiptemperatur \leq der als kritisch angenommenen 70°C. Auffällig ist, dass die 1,63A in dieser Konstellation im Bitconnector nie erreicht werden können, da dieser nur 34 mögliche Ausgänge bietet. Mit den getroffenen Annahmen ist jedoch die Versorgung von $\frac{1,63A}{0,03} \approx 54$ Ausgänge möglich.

Bitte verlassen Sie sich nicht auf die angegebene Berechnung und überprüfen Sie auch die Quellen. Sollten Sie einen Fehler finden, wäre ich Ihnen sehr dankbar, wenn Sie mich diesbezüglich kontaktieren.

5 Entwicklungsumgebung

Momentan gibt es noch keine freie [4] Entwicklungsumgebung für Xilinx CPLDs, weswegen leider auf proprietäre Software der Firma Xilinx zurück gegriffen werden muss.

Fraglicherweise bietet Xilinx in seiner aktuellen Entwicklungsumgebung „Vivado“ keine Unterstützung für CPLDs an, siehe [7, S. 17]. Dennoch ist es möglich, mit der älteren Design Suite „ISE“, Xilinx CPLDs problemlos zu konfigurieren. Mit einer Registrierung bei Xilinx erhalten Sie eine kostenlose Lizenz, mit derer Sie die ISE-Demo-Version auf eine Webpack-Version [3] freischalten können. Diese Lizenz ist völlig ausreichend, um alle CPLDs der XC9500 Serie zu konfigurieren.

6 Die JTAG Schnittstelle via 6 Pin IDC-Header

Für die Übertragung der Konfigurationsdateien auf den CPLD ist ein 6 Pin IDC-Stecker (JTAG Schnittstelle) im 2.54mm Rastermaß vorgesehen. Die 4 aktiven Leitungen zur Datenübertragung sind:

1. Pin TCK = Test Clock
2. Pin TDI = Test Data In
3. Pin TDO = Test Data Out
4. Pin TMS = Test Mode Select



Abbildung 2: Draufsicht JTAG Pin-Header (6 way IDC male connector)

Die Abbildung 2 zeigt die Draufsicht dieses Steckers, welcher auf dem Board verlötet ist. Innerhalb dieser Abbildung erkennen Sie eine „1“, die den ersten Pin markiert. Dieser Pin ist zur Orientierung dem JTAG Test-Takt zugeordnet. Um die Anfertigung eines eigenen Programmierkabels zu erleichtern, wird nachfolgend auch das passende Datenkabel illustriert.




Abbildung 3: Programmierkabel HW-RIBBON14 zu 6 Pin IDC female

In Abbildung 3 erkennen Sie das favorisierte Datenkabel vom BitConnector zum Programmiergerät. Anders als in Abbildung 2, ist der 6 Pin Connector diesmal als Buchse ausgeführt und somit gespiegelt. Bei dem HW-RIBBON14 female connector hat sich Xilinx für eine eher exotische Buchse im 2 mm Raster entschieden. Die Kette des Datenkabels sieht abstrakt zusammen gefasst folgendermaßen aus:

PC <–USB-Kable–> Programmierer <–Programmierkabel–> BitConnector

Falls Sie kein passendes Kabel zur Hand haben, können Sie die herausgeführten JTAG Pins von den beiden Stiftleisten über ein Steckbrett abgreifen. Die passende Pinbelegung können Sie Kapitel 3 entnehmen. Falls Sie mehrere BitConnectoren auf einer Platine gesockelt haben, bieten sich diese Pins ebenfalls an, um die CPLDs mit nur einer herausgeführten Schnittstelle sequenziell zu konfigurieren. Für die Ansteuerung der JTAG-Schnittstelle wird ein Programmiergerät benötigt. Dieses gibt es in unterschiedlichen preislichen Ausführungen, wie das standard „Xilinx Platform Cable USB 1/II“, eine kleinere und günstigere Version für Universitäten „XUP USB-JTAG Programming Cable“ oder diverse sehr günstige Nachbauten zum DLC9G oder zum DLC9LP.

Literatur

- [1] *CPLD I/O User Guide*. UG445. v1.2. Xilinx. Jan. 2014.
- [2] *Device Package User Guide*. UG112. v3.7. Xilinx. Sep. 2012.
- [3] *Download ISE WebPACK Design Software*. <https://www.xilinx.com/products/design-tools/ise-design-suite/ise-webpack.html>. accessed: 07-10-2019.
- [4] *Freie Software. Was ist das?* <https://www.gnu.org/philosophy/free-sw.de.html>. accessed: 09-10-2019.
- [5] *I/V Curves for Xilinx FPGA and CPLD Families*. 1-800-255-7778. v1.1. Xilinx. Mai 2001.
- [6] *Package Thermal Data Query*. <https://www.xilinx.com/cgi-bin/thermal/thermal.pl>. accessed: 10-10-2019.
- [7] *Vivado Design Suite UserGuide - Release Notes, Installation, and Licensing*. UG973. v2018.3. Xilinx. Dez. 2018.
- [8] *XC9572XL High Performance CPLD - Product Specification*. DS057. v2.0. Xilinx. Apr. 2007.