

计算机组成与系统结构

第六章 总线系统

吕昕晨


lvxinchen@bupt.edu.cn

网络空间安全学院

本周教学内容

- 总线系统
 - 连接计算机各功能部件的结构
 - 公共数据通路
 - 数据传输与竞争
- 本章内容
 - 总线基本概念
 - 总线内部结构与接口
 - 总线仲裁
 - 典型总线系统





第六章 总线系统




- 总线基本概念与性能指标
 - 总线基本概念
 - 总线性能指标
- 总线连接方式
- 总线的内部结构
- 总线接口

总线的基本概念 (1)

- 数字计算机是由若干系统功能部件构成的
 - 各系统功能部件在一起工作才能形成一个完整的计算机系统
- 总线定义
 - 计算机的若干功能部件之间不可能采用全互联形式, 因此就需要有公共的信息通道,即总线








总线的基本概念 (2)


- 总线是构成计算机系统的互联机构,是多个系统功能部件之间进行数据传送的公共通路
- 借助于总线连接,计算机在各系统功能部件之间实现地址、数据和控制信息的交换,并在争用资源的基础上进行工作





总线的特性与类比


- 总线特性
 - 进行数据传送的公共通路
 - 争用资源的基础上进行工作
- 类比
 - 总线型局域网
 - CSMA/CD
 - 无线通信
 - WLAN/WIFI
 - CSMA/CA
 - 载波监听多址







总线的分类

- 内部总线
 - CPU内部连接各寄存器及运算器部件之间的总线
- 系统总线/外部总线
 - CPU和计算机系统中 其他高速功能部件相 互连接的总线。
- I/O总线
 - 中低速I/O设备相互连 接的总线






总线的特性



- 物理特性
 - 总线的物理连接方式(根数、插头、插座形状,引脚排 列方式)
- 功能特性
 - 每根线的功能
 - 地址总线宽度→访存范围;数据总线宽度→一次交换数据位数
- 电气特性
 - 每根线上信号的传递方向及有效电平范围
 - 与CPU关系:输入(IN)/输出(OUT);高电平/低电平有效
- 时间特性
 - 规定了每根总线在什么时间有效(时序关系)


总线的标准化



- 标准化目的
 - 现状:不同厂家各功能部件在实现方法上几乎不相同
 - 目的: 各部件可替换性
 - 使不同厂家生产的相同功能部件可以互换使用
 - 规定接口/交互特性、整体性能,不规定实现方法
 - 总线标准: PCI、ISA等
 - 固态硬盘: SATA3 (6Gbps) 、PCI-E 3.0X4 (32Gbps)
- 采用标准总线的优点
 - 简化系统设计
 - 简化系统结构,提高系统可靠性
 - 便于系统的扩充和更新



此题未设置答案,请点击右侧设置按钮




总线可以分为:内部总线、[填空1]、[填空2]

- 内部总线
 - CPU内部连接各寄存器及运算器部件之间的总线
- 系统总线/外部总线
 - CPU和计算机系统中其他高速功能部件相互连接的总 线。
- I/O总线
 - 中低速I/O设备相互连接的总线

正常使用填空题需3.0以上版本雨课堂

第六章 总线系统




- 总线基本概念与性能指标
 - 总线基本概念
 - 总线性能指标
- 总线连接方式
- 总线的内部结构
- 总线接口

总线性能指标——位宽




- 总线位宽/宽度:
 - 一次操作可以传输的数据位数
 - 单位: 位、bit
- 总线位宽发展
 - S100为8位, ISA为16位
 - EISA/VESA为32位, PCI-2可达64位
- 计算机内部与外部数据总线宽度可能不一致
 - 8086、80286、80386内外数据总线宽度相等
 - Pentium外数据总线64位,内部数据总线32位

总线性能指标——带宽



- 总线带宽
 - 总线本身所能达到的最高传输速率
 - 単位: Mbps、MB/s
- 理论计算方法
 - 总线位宽 * 总线工作频率 (1/总线周期)
 - 总线周期是CPU完成一次访问MEM或I/O端口操作所需要的时间,由几个时钟周期组成。
- 实际带宽无法达到理论上限
 - 信号在总线上产生畸变与延时
 - 布线长度、总线驱动器/接收器性能
 - 总线模块数 (竞争)

带宽计算例题



- 例1: 计算总线带宽
 - 某总线在一个总线周期中并行传送4个字节的数据
 - 假设一个总线周期等于一个总线时钟周期,总线时钟频率为33MHz
 - 问总线带宽是多少?
- 总线位宽 * 总线工作频率 (1/总线周期)
 - 总线位宽D: 4Byte
 - 总线频率f: 33MHz
- $Dr=D*f=4B\times33MHz=132MB/s$



此题未设置答案,请点击右侧设置按钮

某总线在一个总线周期中并行传送64位的数据假设一个总线周期等于一个总线时钟周期,总线时钟频率为66MHz间总线带宽是多少?



- 528MB/s
- B 512MB/s
- 4224MB/s
- 4228MB/s

- 总线位宽 * 总线工作频率 (1/总线周期)
 - 总线位宽D:64bit=8Byte
 - 总线频率f: 66MHz
- Dr=D*f=8B×66MHz=528
 MB/s

第六章 总线系统




- 总线基本概念与性能指标
- 总线连接方式
 - 内部总线
 - 系统总线/外部总线
- 总线的内部结构
- 总线接口

单总线结构运算器


- 特点: 所有部件连接到同一总线上, 控制简单
- 性能
 - 同一时刻仅允许一个操作数出现在总线上
 - 数据存入A、B寄存器: 2个时钟周期
 - 结果输出: 1个时钟周期

单总线




双总线结构运算器

- 特点: ALU输入端由不同总线连接
- 性能
 - 两个操作数可同时送入ALU
 - 数据输入: 1个时钟周期
 - 结果输出: 1个时钟周期



三总线结构运算器

- 特点: ALU输入端、输出端由不同总线连接
- 性能
 - 1个时钟周期,进行输入输出
 - 选通脉冲,考虑ALU延迟
 - 总线旁路器:操作数不需要修改



第六章 总线系统




- 总线基本概念与性能指标
- 总线连接方式
 - 内部总线
 - 系统总线/外部总线
- 总线的内部结构
- 总线接口

单总线结构


- 外围设备种类多样、速 度各异
- 适配器(接口)
 - 实现高速CPU与低速外设之间工作速度上的匹配和同步,并完成计算机和外设之间的所有数据传送和控制
- 单总线结构
 - 使用一条单一的系统总 线来连接CPU、内存和 I/O设备

系统总线




在单总线系统中,CPU送至总线上的地址 不仅加至内存,同时也加至总线上的所 有外围设备。只有与总线上的地址相对 应的设备,才执行数据传送操作。CPU和 某些外设可以指定地址。

- 单总线结构
 - 在单总线结构中,要求连接到总线上的逻辑部件必须高速运行,以便在某些设备需要使用总线时,能迅速获得总线控制权
 - 当不再使用总线时,能迅速放弃总线控制权。否则,由于一条总线由多种功能部件共用,可能导致很大的时间延迟



系统总线




在单总线系统中,CPU送至总线上的地址 不仅加至内存,同时也加至总线上的所 有外围设备。只有与总线上的地址相对 应的设备,才执行数据传送操作。CPU和 某些外设可以指定地址。

单总线结构

- 外部设备与内存统一编址
- 统一编址传输流程:
 - CPU将地址送至总线
 - 通过地址区分内存与外设,对应地址设备完成相应
 - 外设/内存根据指令功能 完成数据传输


系统总线




在单总线系统中,CPU送至总线上的地址 不仅加至内存,同时也加至总线上的所 有外围设备。只有与总线上的地址相对 应的设备,才执行数据传送操作。CPU和 某些外设可以指定地址。

多总线结构


- 多总线结构
 - 在CPU、主存、I/O之间 互联采用多条总线
- 高速的CPU总线
 - CPU和cache之间采用
- 系统总线
 - 主存连在其上
- 桥
 - 不同总线标准不相同
 - 具有缓冲、转换、控制 功能的逻辑电路




多总线结构




- 高速总线
 - 高速LAN
 - 视频接口、图形接口、 SCSI接口(支持本地磁盘 驱动器和其他外设)
 - Firewire接口(支持大容量I/O设备)
- 高速总线通过扩充总线接口与扩充总线相连
 - 扩充总线上可以连接串行 方式工作的I/O设备



多总线结构



- 多总线结构优点
 - 高速、中速、低速设备 连接到不同的总线上同 时进行工作
 - 提高总线的效率和吞吐 量
 - 处理器结构的变化不影响高速总线




第六章 总线系统




- 总线基本概念与性能指标
- 总线连接方式
- 总线的内部结构
 - 早期总线内部结构
 - 当代流行的总线内部结构与实例
- 总线接口

早期总线的内部结构 (1)




- 早期总线的内部结构
 - 实际上是处理器芯片引脚的延伸,是处理器与I/O设备 适配器的通道
 - 这种简单的总线一般也由50~100条线组成
 - 这些线按其功能可分为三类:
 - 地址线、数据线和控制线



早期总线的内部结构 (2)


- 早期总线的特点
 - 地址线是单向的,用来传送主存与设备地址
 - 数据线是双向的,用来传送数据
 - 控制线:每一根线来讲是单向的
 - 指明数据传送方向(读写控制信号)
 - 中断控制与定时控制




早期总线的内部结构 (3)



- 早期总线的不足之处
 - CPU是总线上惟一的主控者。即使后来增加了具有简单仲裁逻辑的DMA控制器以支持DMA传送,但仍不能满足复杂的要求。
 - 总线信号是CPU引脚信号的延伸,故总线结构紧密与 CPU相关,通用性较差



第六章 总线系统




- 总线基本概念与性能指标
- 总线连接方式
- 总线的内部结构
 - 早期总线内部结构
 - 当代流行的总线内部结构与实例
- 总线接口

当代流行的总线内部结构




- 数据传送总线
 - 由地址线、数据线、控制 线组成
 - 结构与简单总线相似,但一般是32条地址线,32或64条数据线
 - 为了减少布线,64位数据 的低32位数据线常常和地 址线采用多路复用方式



当代流行的总线内部结构




- 仲裁总线:
 - 包括总线请求线和总线授 权线
- 中断和同步总线
 - 用于处理带优先级的中断操作,包括中断请求线和中断认可线。
- 公用线
 - 包括时钟信号线、电源线、 地线、系统复位线以及加 电或断电的时序信号线等



总线结构实例

- 大多数计算机采用了分 层次的多总线结构
- 右图它是一个三层次的 多总线结构
 - CPU总线
 - PCI总线
 - ISA总线
- 桥
 - CPU-PCI: 北桥
 - PCI-ISA: 南桥



第六章 总线系统




- 总线基本概念与性能指标
- 总线连接方式
- 总线的内部结构
- 总线接口
 - 信息传送方式
 - 总线接口的基本概念


信息传送方式(1)

- 计算机系统中,传输信息基本有 三种方式:
 - 串行传送
 - 并行传送
 - 分时传送
- 出于速度和效率上的考虑,系统 总线上传送的信息必须采用并行 传送方式。





(a) 串行传送




(b) 并行传送

信息传送方式(2)


- 串行传送
 - 使用一条传输线,采用脉冲传送
 - 优点:只需要一条传输线,这一点对长距离传输显得特别重要,不管传送的数据量有多少,只需要一条传输线,成本比较低廉
 - 缺点:速度慢
- 并行传送
 - 每一数据位需要一条传输线,一般采用电位传送。
- 分时传送
 - 总线复用或是共享总线的部件分时使用总线








(a) 串行传送



(b) 并行传送

常见串行接口协议

- SPI (Serial Peripheral Interface, 串行外设接口)
 - 2条数据线、1时钟线、1CS
 - 同步工作方式、全双工通信
- I2C总线 (Inter-Integrated Circuit Bus)
 - 1数据线、1时钟线
 - 同步工作方式、半双工通信
- UART (通用异步收发传输器)
 - 2数据线
 - 异步通信、全双工通信
 - 适合设备间通信
- 通信方式对比
 - 同步:数据传输过程中,需要时钟线同步,速度快
 - 异步: 采样电平值, 在字符范围内同步, 恢复波特率
 - 传输速率: SPI>I2C>UART



第六章 总线系统




- 总线基本概念与性能指标
- 总线连接方式
- 总线的内部结构
- 总线接口
 - 信息传送方式
 - 总线接口的基本概念






- 总线接口定义:
 - 广义:接口是CPU和主存、外设之间通过总线进行连接的标准化逻辑部件
 - 狭义:主要指I/O接口(适配器)
 - 完成两个部件间的转换器作用,实现彼此信息传输



I/O接口结构与功能


- 接口的典型功能
 - 控制:启动与关闭设备
 - 缓冲:补偿速度差异
 - 状态: Ready、Busy信号
 - 转换: 串并、并串变换
 - 整理:其他特别功能
 - 程序中断:外设与CPU中断交互
- 一个适配器两个接口
 - 同系统总线相连,采用并行方式, 另外一个同设备相连,可能采用 并行方式或是串行方式。



【例2】利用串行方式传送字符(如图),每秒钟传送的比特(bit)位数常称为波特率。



假设数据传送速率是120个字符/秒,每一个字符格式规定包含10个比特位(起始位、停止位、8个数据位), 问传送的波特率是多少?每个比特位占用的时间是多少?



解:

波特率为: 10位×120/秒=1200波特

每个比特位占用的时间Td是波特率的倒数:

 $Td=1/1200=0.833\times10^{-3}s=0.833ms$



此题未设置答案,请点击右侧设置按钮

采用串行接口进行7位ASCII码传送,带1位奇偶校验,1位起始位和1位停止位 若波特率为9600波特,字符传送速率为



- A 960
- В 873
- 1371
- D 480

- ASCII码: 10位
 - 7+1+1+1
- 9600bit/s: 960字符/s

总结

- 总线基本概念
- 总线连接方式
- 总线的内部结构
- 总线接口

