#### 计算机组成与系统结构

#### 第二章 运算方法和运算器

#### 吕昕晨

lvxinchen@bupt.edu.cn

#### 网络空间安全学院

2020-6-23

#### 第一章答疑

1.2.4 计算机的性能指标

2020-6-23

#### 第一章答疑

总时间: t<sub>CPU</sub>总周期: N<sub>C</sub>

CPU: 频率f/周期T (互为倒数)
指令: 总数I<sub>N</sub>/速率MIPS

• 指令 v.s. CPU; CPI (每条指令时钟周期数)

• 总时间: t<sub>CPU</sub>

• CPU: T (1/f) \* N<sub>C</sub> (I<sub>N</sub> \*CPI) (第一问)

• MIPS: I<sub>N</sub> /(MIPS \*106) (第三问)

转换参数: CPI

● N<sub>C</sub> (\sum CPI<sub>i</sub>\*I<sub>i</sub>) /I<sub>N</sub> (第二/四问)

• MIPS: f/(MIPS\*106) (MIPS) (第三问)

#### 第一章答疑

解: .

(1)  $\mathbf{t}_{CPU} = \mathbf{N}_C \times \mathbf{T} = \mathbf{N}_0 \mathbf{f} = \mathbf{I}_N \times \mathbf{CPI} \times \mathbf{T} = (\sum_{i=1}^n \mathbf{CPI}_i \times \mathbf{I}_i) \times \mathbf{T}$ 

 $(3) \quad \text{MIPS} = \frac{I_\text{N}}{t_{\text{CPU}} \times 10^6} = \frac{f}{\text{CPI} \times 10^6}$ 


(4)  $N_c = \sum_{i=1}^{n} (CPI_i \times I_i)$ 

上式中,1表示  $\underline{i}$ 指令在程序中执行的次数, $\underline{CP1}$ 表示  $\underline{i}$ 指令所需的平均时钟周期数,n为指令种类。

2020-6-23

## 模型机——CPU运算器

- 运算器用于进行算数 运算和逻辑运算
- 算数运算
- 加、减、乘、除
- 加、减逻辑运算
  - 非、与、或
- 数表示方式
  - 定点数
  - 浮点数




#### 本周教学安排

- 直播内容
- 逻辑运算
  - 非、与、或
- 算数运算
- #数是异加、减法



- 数的表示方法
  - 定点、浮点数、原、反、补码
  - 字符串与汉字等
- 逻辑运算





### 第二章 运算方法和运算器


- 逻辑运算器
- 定点加法运算
- 行波进位加法器
- 定点减法运算
- 超前进位加法器
- 算数逻辑单元实现


2020-6-2


#### 各类逻辑运算与逻辑门(1) 与门 0 0 $-X = A \cdot B$ 0 1 0 0 0 1 1 1 或门 0 -X = A + B0 1 1 0 1 1











































# 行波进位加法器分析 结构特点 级联:前一个全加器进位输出→后一个全加器进位输入 优点 电路布局简单,设计方便 缺点 后一级全加器输入需等待前一级全加器输出 延迟时间长,且随加法位数递增 如何分析行波进位加法器时延?














# 第二章 运算方法和运算器 逻辑运算器 定点加法运算 行波进位加法器 定点减法运算 超前进位加法器 寶数逻辑单元实现











# 行波进位加法器优化



- 主要问题
  - 高位运算需等待低位运算结果
- 如何避免行波进位加法器延迟?
- 优化方法
  - 提前计算进位信号
  - 超前(先行)进位加法器
- 超前进位信号发生器设计
  - 分析进位逻辑表达式
  - 表达式化简→计算超前进位表达式


# 进位信号分析





- $\begin{aligned} C_{i+1} &= A_i \cdot B_i + A_i \cdot C_i + B_i \cdot C_i \\ &= A_i \cdot B_i + (A_i + B_i) \ C_i \end{aligned}$
- 超前进位
  - · 避免Ci与Ci+1间依赖
- 令
  - 生成信号:  $G_i = A_i \cdot B_i$
  - 传播信号:  $P_i = A_i + B_i$
- 简化进位信号为


$$C_{i+1} = G_i + P_i \cdot C_i$$


36














#### 超前进位加法器分析

结构特点

• 并联方法: 统一进位信号发生器

• 优点:

• 后一级输入不依赖前一级输出, 电路延迟低


缺点:

进位信号发生器实现复杂,并随位数增加,难以 实现

• 实际加法器实现

• 混合方式: 行波进位(片间)+超前进位(片内)

• 32位加法器: 4个8位超前进位加法器



#### 第二章 运算方法和运算器




- 逻辑运算器
- 定点加法运算
- 行波进位加法器
- 定点减法运算
- 超前进位加法器
- 多功能算数逻辑单元

2020-6-2


# 多功能算数逻辑单元(ALU)

- 目标
- 实现多功能算数逻辑运算
- 算数:加、减
- 逻辑运算: 与、或、非、异或等
- 方法:
  - 新增控制输入端: S0~S4
  - 配合函数发生器,实现不同功能
- 全加器 (FA) 输入为函数发生器输出

$$\begin{split} F_i &= X_i \oplus Y_i \oplus C_{n+1} \\ C_{n+i+1} &= X_i Y_i + Y_i C_{n+1} + C_{n+1} X_i \end{split}$$



# 



# 多功能算数逻辑单元 (ALU)




- 算术逻辑运算的实现 (74181)
  - M=L时,对进位信号没有影响,做算术运算
  - M=H时,进位门被封锁,做逻辑运算
- 说明:
  - 74181执行正逻辑输入/输出方式的一组算术运算和 逻辑运算和负逻辑输入/输出方式的一组算术运算 和逻辑运算是等效的。
  - A=B端可以判断两个数是否相等。

# 多功能算数逻辑单元的级联



- 设计16位ALU
  - 4片74181 (4位ALU) 级联




• 片内超前(先行)进位,片间行波进位

#### 多功能算数逻辑单元的级联



- 设计32位ALU
  - 8片74181 (4位ALU)
  - 2片超前进位信号发生器 74182



• 16位内超前进位, 16位间行波进位

# 总结

#### • 逻辑运算器

- 非、与、或、异或
- 逻辑运算器实现
- 算数运算
  - 全加器
  - 行波进位加法器、超前进位加法器
  - 加/减运算
- 算数逻辑单元
  - 函数发生器、74181算数逻辑单元

2020-6-2

9