Lecture 11 同步时序逻辑电路设计 2OK

一般步骤：

①逻辑抽象：作出**原始状态图**和**原始状态表**；

②状态化简：求得**最小化状态表**；

③状态编码：得到**二进制状态表**；

④选定触发器的类型，并求出**激励函数**和**输出函数**最简表达式；

⑤检查自启动能力；

⑥画出逻辑电路图。

四、确定激励函数和输出函数



图 5.1.1　时序逻辑电路的构成方框图

任务：根据二进制状态表和所选触发器的**特征方程**或**激励表**，求出触发器的**激励函数表达式**和电路的**输出函数表达式**，并予以化简，以便用适当的逻辑门和所选定的触发器构成实现给定逻辑功能的逻辑电路。

当选定触发器后，可以根据状态转移图（表）得到各位触发器的次态和各输出变量的卡诺图，根据卡诺图可求得触发器的**次态方程**和**输出方程**。

得到触发器驱动方程（即激励方程）的方法有两种：

第一种是将各触发器的次态方程采用公式法进行变换，使之与所选触发器特征方程形式一致，从而确定触发器的驱动方程；

第二种是先得到各触发器输入激励表，然后求触发器驱动方程。



图 5.4.15　驱动方程和输出方程的确定过程

1、利用特征方程（公式法）

【例 5.4.6】分别使用 *D* 触发器、*J*-*K* 触发器和 *T* 触发器实现如表 5.4.9 所示的二进制状态表所要求的驱动方程和输出方程。

表 5.4.9　例 5.4.5 的状态分配表

现态 $Q_2^n Q_1^n$	$x=0$	$x=1$
	$Q_2^{n+1}Q_1^{n+1}/Z$	$Q_2^{n+1}Q_1^{n+1}/Z$
00	10/0	11/0
01	10/0	00/0
11	00/0	01/1
10	01/0	11/0

由表可知，该电路需要两个触发器，设分别为触发器 2 和触发器 1，根据表可以分别画出各触发器次态及输出变量的卡诺图：

表 5.4.9　例 5.4.5 的状态分配表

现态 $Q_2^nQ_1^n$	$x=0$ $Q_2^{n+1}Q_1^{n+1}/Z$	$x=1$ $Q_2^{n+1}Q_1^{n+1}/Z$
00	10/0	11/0
01	10/0	00/0
11	00/0	01/1
10	01/0	11/0



图 5.4.16　例 5.4.6 的次态卡诺图和输出变量卡诺

由图可以求出触发器 1 和触发器 2 的次态方程为：

$$\begin{cases} Q_2^{n+1} = \overline{X}\,\overline{Q_2^n} + X\,\overline{Q_1^n} \\ Q_1^{n+1} = XQ_2^n + X\,\overline{Q_1^n} + Q_2^n\,\overline{Q_1^n} \end{cases}$$

输出方程为 $Z = XQ_2^nQ_1^n$

接下来可根据选择的触发器确定对应的激励函数。

1）选用 D 触发器

D 触发器的状态方程为：$Q^{n+1}=D$

次态方程：
$$\begin{cases} Q_2^{n+1} = \overline{X}\,\overline{Q_2^n} + X\,\overline{Q_1^n} \\ Q_1^{n+1} = XQ_2^n + X\,\overline{Q_1^n} + Q_2^n\,\overline{Q_1^n} \end{cases}$$

则 D 触发器对应的激励函数为

$$\begin{cases} D_2 = \overline{X}\,\overline{Q_2^n} + X\,\overline{Q_1^n} \\ D_1 = XQ_2^n + X\,\overline{Q_1^n} + Q_2^n\,\overline{Q_1^n} \end{cases}$$

2）选用 *J-K* 触发器

J-K 触发器的状态方程为： $Q^{n+1} = J\overline{Q^n} + \overline{K}Q^n$

次态方程：
$$\begin{cases} Q_2^{\ n+1} = \overline{X}\,\overline{Q_2^n} + X\,\overline{Q_1^n} \\ Q_1^{\ n+1} = XQ_2^n + X\,\overline{Q_1^n} + Q_2^n\,\overline{Q_1^n} \end{cases}$$

将次态方程进行变换，得到 *J-K* 触发器的激励函数：

$$Q_2^{n+1} = \overline{X}\,\overline{Q_2^n} + X\overline{Q_1^n} = \overline{X}\,\overline{Q_2^n} + X\overline{Q_1^n}(\overline{Q_2^n} + Q_2^{\,n})$$

$$= (\overline{X} + X\overline{Q_1^n})\overline{Q_2^n} + X\overline{Q_1^n}Q_2^{\,n}$$

$$= (\overline{X} + \overline{Q_1^n})\overline{Q_2^n} + X\overline{Q_1^n}Q_2^{\,n}$$

$$J_2 = \overline{X} + \overline{Q_1^n}, \qquad K_2 = \overline{X\overline{Q_1^n}} = \overline{X} + Q_1^n$$

$$Q_1^{n+1} = XQ_2^n + X\overline{Q_1^n} + Q_2^n\overline{Q_1^n} = (X + Q_2^n + XQ_2^n)\overline{Q_1^n} + XQ_2^nQ_1^n$$

$$= (X + Q_2^n)\overline{Q_1^n} + XQ_2^nQ_1^n$$

$$J_1 = X + Q_2^n, \qquad K_1 = \overline{XQ_2^n} = \overline{X} + \overline{Q_2^n}$$

3）选用 *T* 触发器

T 触发器的状态方程为：$Q^{n+1} = T\overline{Q^n} + \overline{T}Q^n$

次态方程：$\begin{cases} Q_2^{n+1} = \overline{X}\,\overline{Q_2^n} + X\,\overline{Q_1^n} \\ Q_1^{n+1} = XQ_2^n + X\,\overline{Q_1^n} + Q_2^n\,\overline{Q_1^n} \end{cases}$

要将次态方程变换成 *T* 触发器状态方程对应的形式，采用公式法比较繁琐（**Why?**），可以通过对比 *T* 触发器的**激励表**，得到 *T* 触发器的驱动方程。

2、利用激励表

触发器的**激励表**：激励表反应了触发器从现态转移到某种次态时，对输入条件的要求。它把触发器的现态和次态作为自变量，而把触发器的输入（或激励）作为因变量。

四种时钟控制触发器的激励表如下：

R-S 触发器激励表

$Q \to Q^{(n+1)}$	R S
0 0	d 0
0 1	0 1
1 0	1 0
1 1	0 d

D 触发器激励表

$Q \to Q^{(n+1)}$	D
0 0	0
0 1	1
1 0	0
1 1	1

J-K 触发器激励表

$Q \to Q^{(n+1)}$	J K
0 0	0 d
0 1	1 d
1 0	d 1
1 1	d 0

T 触发器激励表

$Q \to Q^{(n+1)}$	T
0 0	0
0 1	1
1 0	1
1 1	0

根据二进制状态表和触发器激励表，求激励函数的最简表达式一般分为两步：

（1）列出激励函数真值表；

（2）用卡诺图化简后写出最简表达式。

熟练时也可以直接根据二进制状态表和触发器激励表，作出激励函数卡诺图，化简后写出最简表达式。

上例采用 T 触发器时的激励函数卡诺图如下：

$Q_2^{n+1}Q_1^{n+1}$

$Q_2^nQ_1^n$ \ X	0	1
00	10	11
01	10	00
11	00	01
10	01	11

写

T_2

$Q_2^nQ_1^n$ \ X	0	1
00	1	1
01	1	0
11	1	1
10	1	0

T_1

$Q_2^nQ_1^n$ \ X	0	1
00	0	1
01	1	1
11	1	0
10	1	1

表 5.4.9　例 5.4.5 的状态分配表

现态 $Q_2^nQ_1^n$	$x=0$	$x=1$
	$Q_2^{n+1}Q_1^{n+1}/Z$	$Q_2^{n+1}Q_1^{n+1}/Z$
00	10/0	11/0
01	10/0	00/0
11	00/0	01/1
10	01/0	11/0

因此，T_2 和 T_1 的驱动方程为：

$$\begin{cases} T_2 = \overline{X} + \overline{Q_2^n}\,\overline{Q_1^n} + Q_2^n Q_1^n \\ T_1 = \overline{X} Q_1^n + X\,\overline{Q_2^n} + Q_2^n\,\overline{Q_1^n} \end{cases}$$

【再如】用 J-K 触发器和适当的逻辑门实现如下二进制状态表的功能：

现态 y_2y_1	次态$y_2^{(n+1)}y_1^{(n+1)}$/输出	
	x=0	x=1
00	11/0	01/0
01	00/0	00/1
11	00/1	10/1
10	01/0	11/0

根据给定的二进制状态表和 J-K 触发器的激励表可列出激励函数和输出函数的真值表如下所示：

现态	次态$y_2^{(n+1)}y_1^{(n+1)}$/输出	
y_2y_1	x=0	x=1
00	11/0	01/0
01	00/0	00/1
11	00/1	10/1
10	01/0	11/0

$QQ^{(n+1)}$	J K
0 0	0 d
01	1 d
10	d 1
11	d 0

激励函数和输出函数真值表

x y_2 y_1	激励函数 $J_2K_2J_1K_1$	输出函数 Z
0 0 0	1 d 1 d	0
0 0 1	0 d d 1	0
0 1 0	d 1 1 d	0
0 1 1	d 1 d 1	1
1 0 0	0 d 1 d	0
1 0 1	0 d d 1	1
1 1 0	d 0 1 d	0
1 1 1	d 0 d 1	1

由真值表可作出激励函数和输出函数的卡诺图如下所示：

y_1 \ xy_2	00	01	11	10
0	1	d	d	0
1	0	d	d	0

$$J_2 = \bar{x} \cdot \bar{y}_1$$

y_1 \ xy_2	00	01	11	10
0	d	1	0	d
1	d	1	0	d

$$K_2 = \bar{x}$$

y_1 \ xy_2	00	01	11	10
0	1	1	1	1
1	d	d	d	d

$J_1=1$

y_1 \ xy_2	00	01	11	10
0	d	d	d	d
1	1	1	1	1

$K_1=1$

y_1 \ xy_2	00	01	11	10
0	0	0	0	0
1	0	1	1	1

Z

$$Z = y_2 y_1 + x y_1 = (y_2 + x) y_1$$

经化简后得到激励函数和输出函数的最简表

达式如下：$J_1 = K_1 = 1$， $J_2 = \overline{x} \cdot \overline{y}_1, K_2 = \overline{x}$

$$Z = y_2 y_1 + x y_1 = (y_2 + x) y_1$$

五、自启动能力检查

当电路中触发器所能表示的状态数大于有效状态数时，需要对设计的电路进行讨论。

主要讨论两个问题：

1．电路是否具有自恢复功能。即电路万一偶

然进入无效状态，能否在输入信号和时钟脉冲作用下自动进入有效状态，如果能，则称为具有自恢复功能；否则，称为“挂起”。

2．电路是否会产生错误输出信号。即电路万一处在无效状态，是否会在输入信号和时钟脉冲作用下，产生错误输出信号。

当存在“挂起”或错误输出现象时，须对设计方案进行修正。

讨论时，可根据确定的激励函数和输出函数表达式作出相应状态表和状态图，并作出结论。

当设计方案需要修改时，只需要考虑激励函数和输出函数化简时对无效状态下任意项的处理问题。

当电路中包含多个无效状态时，往往又将无效状态构成的集合称作状态的**无效序列**，相应地将正常工作下的状态集合称为状态的**有效序列**。

解决电路不能自启动常用以下两种方法：

(1)明确定义非完全描述电路中偏离状态的次态，使其成为完全描述时序电路。但是，这种方法由于失去了任意项，会增加电路的复杂程度。

(2)变换驱动方程的表达式。用卡诺图化简时，可以在分析观察的基础上有选择地改变某些驱动方程的圈法。这样做既可以克服死循环，又不会增加驱动方程的复杂程度。

解决错误输出的办法：在化简输出函数时不要利用任意项。

六、画出逻辑电路图

根据得到的驱动方程和输出方程，画出逻辑电路图。

【例 1】用 T 触发器作为存储元件，设计一个 2 位二进制减 1 计数器。

电路工作状态受输入信号 x 的控制。当 x=0 时，电路状态不变；当 x=1 时，在时钟脉冲作用下进行减 1 计数。

计数器有一个输出 Z，当产生借位时 Z 为 1，其他情况下 Z 为 0。

【解答】该电路的逻辑框图如下：



该问题对电路所要求的状态数目及状态转换关系均十分清楚，故可直接作出计数器的二进制状态图和二进制状态表。

①作出状态图和状态表

设状态变量用y_2y_1表示，可直接作出计数器的二进制状态图和二进制状态表如下：



现态 y_2y_1	次态$y_2^{(n+1)}y_1^{(n+1)}$/输出	
	x=0	x=1
00	00/0	11/1
01	01/0	00/0
11	11/0	10/0
10	10/0	01/0

②确定激励函数和输出函数并化简

$QQ^{(n+1)}$	T
0 0	0
01	1
10	1
11	0

现态	次态$y_2^{(n+1)}y_1^{(n+1)}$/输出	
y_2y_1	x=0	x=1
00	00/0	11/1
01	01/0	00/0
11	11/0	10/0
10	10/0	01/0

x \ y_2y_1	00	01	11	10
0	0	0	0	0
1	1	0	0	1

T_2

x \ y_2y_1	00	01	11	10
0	0	0	0	0
1	1	1	1	1

T_1

x \ y_2y_1	00	01	11	10
0	0	0	0	0
1	1	0	0	0

Z

化简结果为： $T_1 = x, T_2 = x \cdot \bar{y}_1$ $Z = x \cdot \bar{y}_2 \cdot \bar{y}_1$

③画出逻辑电路图

根据激励函数和输出函数表达式，可画出逻辑电路图如下：



$$T_2 = x\overline{y_1};\ T_1 = x;\ Z = x\overline{y_2}\,\overline{y_1}$$

【例 2】用 J-K 触发器作为存储元件，设计一个“101”序列检测器。该电路从输入 x 接收随机输入信号，当出现“101”序列时，在输出 Z 产生一个 1 信号。

【解答】**①作出原始状态图和状态表**

假定采用 Moore 型电路实现给定功能，并设初始状态为 A, 可作出原始状态图和原始状态表如下：



状态表

现态	次态 x=0	次态 x=1	输出 Z
A	A	B	0
B	C	B	0
C	A	D	0
D	C	B	1

②状态化简：根据化简法则可知，所得状态表已为最小化状态表。

③状态编码：最小化状态表中共有 4 个状态，需用 2 位二进制代码表示。

设状态变量为y_2y_1，根据**相邻法**的编码原则，可采用如下卡诺图所示的编码方案。相应的二进制状态表如下：

状态表

现 态	次 态 x=0	次 态 x=1	输 出 Z
A	A	B	0
B	C	B	0
C	A	D	0
D	C	B	1

y_1 \ y_2	0	1
0	A	C
1	B	D

二进制状态表

现 态 y_2	现 态 y_1	次态 $y_2^{(n+1)}$ $y_1^{(n+1)}$ x=0		次态 $y_2^{(n+1)}$ $y_1^{(n+1)}$ x=1		输出 Z
0	0	0	0	0	1	0
0	1	1	0	0	1	0
1	0	0	0	1	1	0
1	1	1	0	0	1	1

④确定激励函数和输出函数

根据二进制状态表和 J-K 触发器的激励表，可列出激励函数和输出函数真值表：

二进制状态表

现态 y_2	现态 y_1	次态 $y_2^{(n+1)}$ $y_1^{(n+1)}$ x=0		次态 $y_2^{(n+1)}$ $y_1^{(n+1)}$ x=1		输出 Z
0	0	0	0	0	1	0
0	1	1	0	0	1	0
1	0	0	0	1	1	0
1	1	1	0	0	1	1

$QQ^{(n+1)}$	J K
0 0	0 d
01	1 d
10	d 1
11	d 0

激励函数和输出函数真值表

输入 x	现态 y_2	现态 y_1	次态 $y_2^{(n+1)}$	次态 $y_1^{(n+1)}$	激励函数 J_2	K_2	J_1	K_1	输出 Z
0	0	0	0	0	0	d	0	d	0
0	0	1	1	0	1	d	d	1	0
0	1	0	0	0	d	1	0	d	0
0	1	1	1	0	d	0	d	1	1
1	0	0	0	1	0	d	1	d	0
1	0	1	0	1	0	d	d	0	0
1	1	0	1	1	d	0	1	d	0
1	1	1	0	1	d	1	d	0	1

用卡诺图对激励函数和输出函数化简后，可得到其最简表达式如下：

$$J_2 = \overline{x}y_1; \quad K_2 = \overline{x}\overline{y_1} + xy_1 = \overline{x} \oplus y_1$$

$$J_1 = x; \quad K_1 = \overline{x}$$

$$Z = y_2y_1$$

⑤画逻辑电路图

根据输出函数和激励函数表达式，可画出逻辑电路图如下：



$$J_2 = \bar{x} y_1 ; \quad K_2 = \bar{x}\bar{y}_1 + x y_1 = \bar{x} \oplus y_1$$

$$J_1 = x ; \quad K_1 = \bar{x}$$

$$Z = y_2 y_1$$

【例 5.4.7】用 *J-K* 触发器设计一个五进制同步计数器，要求状态转移关系如图 5.4.18 所示。



图5.4.18 例5.4.7的状态转移关系

解答：①逻辑抽象，建立原始状态图和状态表。

本例属于给定状态的时序电路设计问题，不存在逻辑抽象的问题，因此建立状态转移真值表。

根据题意，该时序电路有三个状态变量，设为 Q_2、Q_1、Q_0，可作出二进制状态表，如表 5.4.10 所示，它是一个非完全描述时序电路。

表5.4.10 例5.4.7的状态转移表(一)

Q_2^n	Q_1^n	Q_0^n	Q_2^{n+1}	Q_1^{n+1}	Q_0^{n+1}
0	0	0	0	0	1
0	0	1	0	1	1
0	1	0	×	×	×
0	1	1	1	0	1
1	0	0	×	×	×
1	0	1	1	1	0
1	1	0	0	0	0
1	1	1	×	×	×

②选择触发器，确定激励函数和输出方程。

根据表 5.4.10 可画出各次态的卡诺图，分别如图 5.4.19(a)、(b)、(c)所示。



图5.4.19 例 5.4.7 的次态卡诺图

若选用 *J-K* 触发器，则由次态卡诺图求出其

状态方程和激励函数如下：

$$\begin{cases} Q_2^{n+1} = Q_1^n \overline{Q_2^n} + \overline{Q_1^n} Q_2^n, \quad J_2 = Q_1^n, \quad K_2 = Q_1^n \\ Q_1^{n+1} = Q_0^n \overline{Q_1^n}, \quad J_1 = Q_0^n, \quad K_1 = 1 \\ Q_0^{n+1} = \overline{Q_2^n} = \overline{Q_2^n}\,\overline{Q_0^n} + \overline{Q_2^n} Q_0^n, \quad J_0 = \overline{Q_2^n}, \quad K_0 = Q_2^n \end{cases}$$

③自启动检查。

根据以上次态方程，检查多余状态的转移情况，如表 5.4.11 所示，其完整的状态转移真值表如

表所示，完整的状态转移图如图所示。

表5.4.11 例 5.4.7的状态转移表(二)

Q_2^n	Q_1^n	Q_0^n	Q_2^{n+1}	Q_1^{n+1}	Q_0^{n+1}
0	0	0	0	0	1
0	0	1	0	1	1
0	1	0	1	0	1
0	1	1	1	0	1
1	0	0	1	0	0
1	0	1	1	1	0
1	1	0	0	0	0
1	1	1	0	0	0



图5.4.20 例5.4.7的状态转移图

从图 5.4.20 可以看出，该电路一旦进入状态 100，就不能进入计数主循环，因此该电路无法实

现自启动，需要修改设计。

方法一，将原来的非完全描述时序电路转换为完全描述电路。

如将状态转移表中的无效状态的次态均定义为000，则可得到一个完全描述时序电路的状态表：

表5.4.12 例5.4.7的完全描述状态表

Q_2^n	Q_1^n	Q_0^n	Q_2^{n+1}	Q_1^{n+1}	Q_0^{n+1}
0	0	0	0	0	1
0	0	1	0	1	1
0	1	0	0	0	0
0	1	1	1	0	1
1	0	0	0	0	0
1	0	1	1	1	0
1	1	0	0	0	0
1	1	1	0	0	0

因为它是完全描述的，所以电路中不会存在死循环问题。但是在化简时会失去任意项，增加了电路的复杂程度。

方法二，改变卡诺图的圈法。

观察图 5.4.19 的次态卡诺图，如果希望能尽量使用任意项，那么只能对图(a)和图(c)的圈法作修改。



图5.4.19 例 5.4.7 的次态卡诺图

100 → 100

现选择对图(c)的圈法作修改，即仅改变 Q_0 的转移，新的圈法如图 5.4.21 所示。



图5.4.21 改进后的Q_0卡诺图

此时，触发器 Q_0 的次态方程和驱动方程变为

$$\begin{cases} Q_0^{n+1} = \overline{Q_1^n}\,\overline{Q_0^n} + \overline{Q_2^n} Q_0^n \\ J_0 = \overline{Q_1^n} \\ K_0 = Q_2^n \end{cases}$$

改变卡诺图的圈法后，状态 010 的次态由 101 变换为 100，这是由于现在最后一位 Q_0 转为 0，而状态 100 将转移到 101。修改后的状态转移图如图 5.4.22 所示。



图5.4.21 改进后的Q_0卡诺图



图5.4.22 能够自启动的状态转移图

新的驱动方程克服了电路状态的死循环，也末增加复杂程度。

④画出逻辑电路图。

根据驱动方程画出电路图，如图 5.4.23 所示。



图5.4.23 例5.4.7的电路图