
武汉大学 2019-2020 年度第二学期

《数字逻辑与数字电路》 A 卷(开卷)

| 学号 | 姓名 | 院 | (系) | 分数 | |
|----|--------|---|-----|--------|--|
| | | _ | | | |

注:全部答案均要求写在答题纸上,写在试卷上无效


- 一、分析如下图所示组合逻辑电路(每问6分,共18分)。
 - 1、写出表达式
 - 2、列出真值表
 - 3、说明逻辑功能



- 二、用 D 触发器作存储元件,设计能实现下列最简二进制状态表的同步时序逻辑 电路(16分)。
 - 1、用激励函数真值表或次态卡诺图求出激励函数(10分)
 - 2、画出逻辑电路图(6分)

| 现 | 态 | 次态 y ₂ ⁿ⁺¹ y ₁ ⁿ⁺¹ | | | | | | | | | | |
|-----|----|--|-----|---------|-----|-----------------------------|-----|----------|-----|--|--|--|
| у 2 | уı | $\mathbf{x}_2 \mathbf{x}_1$ | =00 | x 2 x 1 | =01 | $\mathbf{x}_2 \mathbf{x}_1$ | =11 | x_2x_1 | =10 | | | |
| 0 | 0 | 0 | 0 | 1 | .0 | 0 | 1 | 0 | 0 | | | |
| 0 | 1 | 0 | 0 | 1 | 0 | 1 | 1 | 1 | 0 | | | |
| 1 | 1 | 0 | 1 | 1 | 1 | 1 | 1 . | 1 | 0 | | | |
| 1 | 0 | 0 | 1 | 1 | 1 | 0 | 1 | 0 | 0 | | | |

三、用 Verilog HDL 设计一个节拍脉冲发生器。电路有 4 路输出 Z_0 、 Z_1 、 Z_2 、 Z_3 ,对应 着 4 个状态 S_0 、 S_1 、 S_2 、 S_3 。每来一个时钟脉冲就有一路输出 1,其余 3 路输出为 0,并 转移到下一个状态。在顺序时钟脉冲作用下,4 路轮流输出 1。状态图如下: (16 分)



四、请对本学期所授《数字逻辑与数字电路》课程的内容和知识点进行归纳与总结(包括但不限于各章的基础知识、重难点内容,以及相关的原理、定义、结构特点、分析和设计方法、逻辑符号、功能表、分类、应用领域和前景等)。(共50分)