Logika cyfrowa

Programistyczna lista zadań nr 12

Termin: 31 maja 2020

Uwaga! Poniższe zadania należy rozwiązać przy użyciu języka SystemVerilog, sprawdzić w DigitalJS oraz wysłać w systemie Web-CAT na SKOS. Należy pamiętać, aby nazwy portów nadesłanego modułu zgadzały się z podanymi w treści zadania. Wysłany plik powinien mieć nazwę toplevel.sv. Nie przestrzeganie tych zasad będzie skutkować przyznaniem 0 punktów.

- 1. Zaimplementuj obwód sortujący dane zapisane w pamięci metodą sortowania przez wybór. Układ powinien posiadać wydzielony moduł pamięci (dwuportowej, z jednym portem do odczytu i jednym do zapisu, z synchronicznym odczytem i zapisem). Sugerowane jest wydzielenie ścieżki sterowania i danych w osobnych modułach. Obwód powinien mieć następujące wejścia i wyjścia:
 - clk wejście zegara,
 - nrst zanegowane wejście resetu asynchronicznego,
 - start 1-bitowe wejście uruchamiające obliczenia,
 - addr 3-bitowe wejście adresu interfejsu pamięci,
 - wr 1-bitowe wejście zapisu interfejsu pamięci,
 - datain 8-bitowe wejście interfejsu pamięci,
 - dataout 8-bitowe wyjście interfejsu pamięci,
 - ready 1-bitowe wyjście sygnalizujące gotowość układu do rozpoczęcia pracy,

Podobnie jak w poprzednich zadaniach, rozpoczęcie pracy powinno nastąpić, gdy sygnał start będzie w stanie wysokim równocześnie ze stanem wysokim ready. W kolejnym cyklu stan ready powinien zmienić się na niski. Zmiana sygnału ready z niskiego na wysoki sygnalizuje ukończenie pracy.

Porty zapewniające dostęp do pamięci (addr, datain, dataout, wr) powinny być aktywne tylko wtedy, gdy ready jest w stanie wysokim; w przeciwnym razie wejścia (addr, datain, wr) powinny być ignorowane, a wyjścia (dataout) mogą mieć dowolną wartość. Celem istnienia tych portów jest ładowanie zawartości pamięci przed rozpoczęciem pracy i odczytanie jej po zakończeniu.

Układ pamięci musi być współdzielony między interfejsem zewnętrznym a układem sortującym. Sygnał ready mówi, kto kontroluje pamięć: czy interfejs zewnętrzny (ready wysoki), czy układ sortujący (ready niski). Przełączanie dostępu do pamięci może być realizowane w ścieżce danych lub w osobnym module arbitrującym.

Możliwy sposób działania układu opisuje następujący diagram algorytmiczny. Można ten układ też zaimplementować inaczej – pod warunkiem, że jest zgodny z opisem powyżej.

Wskazówka: Testowanie układu przy użyciu zewnętrznego interfejsu może być czasochłonne. Sugeruję wykorzystać edytor zawartości pamięci wbudowany w DigitalJS do wprowadzania danych i odczytywania wyniku.

