

数据表ADAU7118

特点

- 8个通道的PDM音频输入从数字麦克风
- 16×、32×或64×的PDM与PCM音频数据24位分辨率，以支持高声压级（SPL）
- 扩音器
- 126dba加权信噪比
- 4 kHz到192 kHz的输出采样率
- 位时钟速率为64×、128×、192×、256×、384×或512×的输出采样率
- 双输出PDM块
- 自动PDM时钟生成
- 删除BCLK后，系统会自动关机
- 可选的I2C控制或硬件模式操作
- 1.2 mA DVDD工作电流为8个通道在48 kHz
- 频率采样率和1.8V电源从I2S或TDM输出接口
- 支持到TDM-16
- 配置的TDMslot路由和大小
- I/O电源电压从1.70 V到3.63 V
- DVDD电源电压从1.10 V到1.98 V<5
- μAtypical DVDD停机电流
- 16导线，3 mm×3 mm，0.50 mm间距
- LFCSP电源复位

应用程序

- 麦克风阵列
- 移动计算
- 便携式电子设备
- 消费电子产品专业电子
- 电子产品

一般描述

ADAU7118将四个立体声脉冲密度调制（PDM）比特流转换为一个脉冲码调制（PCM）输出流。PDM数据源的来源是8个微型电话或其他PDM源。PCM音频数据输出IC间串行（I2S）或顶域多路（TDM）格式的串行音频接口端口。

ADAU7118在商业温度范围内被指定（-40°C到+85°C）。

ADAU7118在那里有售

16铅，3mm×3mm，0.40 mm间距，铅框架芯片封装（LFCSP）。




图1。

请注意，在整个数据表中，多功能引脚，如ADDR/配置，都被整个引脚引用

当p函数相关时，例如ADDR，命名该函数。

发动机的旋转A文件反馈

由模拟D事件提供的信息被认为是准确和可靠的。然而，模拟设备对其使用没有任何责任，也不对可能导致使用的专利或其他权利的任何责任。具体的主体变更事项，恕不另行通知。模拟设备的任何专利或专利权均不得以暗示或其他方式授予许可。Trademarks and registered trademarks are the property of their respective owners.

内容表

特点.....	1	ADI 供应商ID 寄存器.....	21
应用程序.....	1	设备ID1 寄存器.....	21
功能框图.....	1	设备ID2 寄存器.....	21
一般说明.....	1	修订代码寄存器.....	21
修订历史记录.....	2	通道对和Clock 可启用寄存器.....	22
技术规格.....	3	解密比和PDM 时钟映射控制 注册.....	23
绝对最大评级.....	7	高通滤波器控制寄存器.....	24
热阻.....	7	串行端口控制1 寄存器.....	25
ESD 警告.....	7	串行端口控制2 寄存器.....	25
引脚配置和功能说明.....	8	序列端口路由和驱动器启用通道0 寄存器.....	26
典型的性能特征.....	9	序列端口路由和驱动器启用通道1 寄存器.....	27
操作理论.....	11	序列端口路由和驱动器启用通道2 寄存器.....	28
通电和初始化.....	11	序列端口路由和驱动器启用通道3 寄存器.....	29
时钟.....	11	串口路由和驱动器可启用通道4 注册单元.....	30
断电状态.....	12	序列端口路由和驱动器启用通道5 寄存器.....	31
独立硬件模式.....	12	序列端口路由和驱动器启用通道6 寄存器.....	32
串行音频输出接口.....	13	序列端口路由和驱动器启用通道7 寄存器.....	33
I2C 控制接口.....	17	输出板驱动强度控制寄存器.....	34
输出驱动强度.....	18	软件重置寄存器.....	34
高通滤波器.....	18	外形尺寸.....	35
应用程序信息.....	19		
注册摘要.....	20		
注册详细信息.....	21		

修订历史

8/2019— Rev.0 到牧师。A	
“更改为功能”部分.....	1
订购指南的更改.....	34

2019 年 5 月-修订版 0：初始版本

参数	最小	类型	最大	单元	测试条件/评论
数字输入输入电压					
高电平（ V_{IH} ）	0.7×			V	
低电平（ V_{IL} ）			0.3×	V	
输入泄漏			2.5	μA	
高电平（ I_{IH} ）		2	1	μA	数字输入引脚与下拉阻力数字输入引脚与下拉做自己的阻力保证的设计
0V输入电容（ C_I ）				pF	
下的低电平（ I_{IL} ）					
数字输出输出电压					
高水位（ V_{OH} ）	0.85 ×			V	输出高时的源电流（ I_{OH} ）=1 mA输出低时的
低水位（ V_{OL} ）	I_{OVD}		0.1×	V	源电流（ I_{OL} ）= 1 mA
OL）			爱夫德		数字输出引脚驱动一个低阻抗的PCB跟踪到一个高阻抗的数字输入缓冲器
数字输出引脚，输出驱动器					
$I_{OVD} = 1.8 V$					
标称的					
驱动器强度	0.7			mA	
设置	1.4			mA	
2.5 mA	2.8			mA	
5 mA	4.2			mA	
10 mA					
15 mA					
$I_{OVD} = 3.3 V$					
标称电压	2.5			mA	
驱动器强度	5			mA	
设置	10			mA	
2.5 mA	15			mA	
5 mA					
10 mA					
15 mA					

数据表ADAU7118

性能					
动态范围		126			20 Hz到20 kHz， -60dB输入， a加权滤波器（rms）， 相对于0 dBFS输出
信噪比（信噪比）		126		dB	a加权滤波器， 五阶输入， 相对于0 dBFS输出
减小比					
频率响应停止频段	16×	64×	64×		
停止频带衰减组延迟	-0.1		+0.01	dB	直流至0.45×输出采样率（f S）
		0.566 × f _s		Hz	
	75			dB	
	4.47	4.47	4.47	FSYNC cycles	0.02 f S输入信号， 64×抽取
			5.02 5.02 5.02	f同步周期	0.02 f S输入信号， 32×抽取
		5.83 5.83 5.83	帧同步器周期		0.02 f S输入信号， 16×抽取

ADAU7118数据表

参数	最小	型式	最高的	单元	测试条件/评论
获得 启动时间	0 63	0 64	0 64	dB 同步的 周期 位 赫兹度	PDM到PCM 通电重置和初始化后，代码为内部和输出
位分辨率 通道间相位 高通滤波器-3dB 观点	0 0.23328	24 0 0.9312	0 242.4		f S= 48 kHz，使用位于HPF_控制寄存器中的HPF_FC位设置截止频率，典型值为默认设置
时钟 输出采样率（f S ） 位时钟频率（f BCLK） PDM_CLKx频率（fPD M_CLK）	4 0.256 0.256	48 12.288 3.072	192 24.576 6.144	kHz 兆赫 兆赫	FSYNC脉冲率
功率 电源电压 数字电压 （DVDD销） 输入输出电源电压 （IOVDD销） 供应货币输入 输出电流 （IOVDD销） 操作状态 关闭电流 数字电流 （DVDD销） 操作状态 关闭电流	1.10 1.70	2 0.86 16 3 1.4 1.2 0.8 0.7 0.4 0.4 0.27 0.22 0.14 4	1.98 3.63	V V mA mA μA μA mA mA mA mA mA mA mA μA	提供数字光盘 提供输入/输出（I/O）电路，包括电源垫片和电平移位器 这取决于时钟速率和外部负载的特性 IOVDD = 3.3V，48 kHz f S，TDM-8格式，所有通道驱动，默认驱动强度，25 pF电容，仅使用一个PDM_CLKx引脚 IOVDD = 1.8V，48 kHz f S，TDM-8格式，所有通道驱动，默认驱动强度，25 pF电容，仅使用一个PDM_CLKx引脚 应用电源，应用帧和位时钟，并使用表10中的程序，将其置于断电状态施加电源，应用帧和位时钟，然后使用表9中的程序将设备置于断电状态 在所有温度下，全电压范围和硅倾斜，8通道，48 kHz fS DVDD=1.8V8 通道 48 kHz f SDVDD=1.2V8 通道 48 kHz f SDVDD=1.8V4 通道 48 kHz f SDVDD=1.2V4 通道 48 kHz f SDVDD=1.8V8通道16 kHz f SDVDD = 1.2V，8 通道，16 kHz f SDVDD=1.8V4通道16 kHz f SDVDD = 1.2V，4通道，16 kHz fS 使用表9中的任何一种方法的断电模式或表10中的方法

串行端口

T A=-40°C至+85°C，DVDD=1.10V至1.98 V，IOVDD= 1.70 V至3。63 V，除非另有说明。

表2。

参数	最小	最高的	单元	描述
串行端口				
f FSYNC		192	kHz	FSYNC频率，1/t FSYNC
t FSYNC	5.21		μs	FSYNC周期
f BCLK		24.576	兆赫	BCLK频率，采样率范围为4 kHz到192kHz，1/t BCLK
t BCLK	40.7		ns	BCLK周期
t BIL	18		ns	BCLK低脉冲宽度，从属模式，BCLK频率= 24.576 MHz，BCLK周期=40.6ns
t BIH	18		ns	BCLK高脉冲宽，从模式，BCLK频率= 24.576 MHz，BCLK周期= 40.6 ns
t LIS	10		ns	FSYNC设置到BCLK输入上升边，从属模式，FSYNC频率= 192 kHz
t LIH	10		ns	FSYNC保持从BCLK输入上升边，从属模式，FSYNC频率= 192 kHz
t SOD		20.63	ns	从BCLK输出下降边缘的SDATA延迟，25 pf负载超过整个IOVDD范围，所有温度和倾斜，默认驱动强度为10 mA
		11.71	ns	IOVDD = 3.3V ±10%，驱动强度设置为0b00,25 IOVDD = 3.3V
		10.37	ns	±10%，驱动强度设置为0b01,25 IOVDD = 3.3V ±10%，驱动强度
		9.03	ns	设置为0b10,25 IOVDD = 3.3V ±10%，驱动强度设置为0b11,25
		8.72	ns	IOVDD = 1.7V至1.89V，驱动强度设置为0b00,25负载IOVDD =
		31.02	ns	1.7V至1.89V，驱动强度设置为0b01,25pf负载IOVDD = 1.7V至
		25.83	ns	1.89V，驱动强度设置为0b10,25V=1.7V至1.89V，驱动强度设置
		20.63	ns	为0b11,25pf负载
		20.33	ns	




图2。串口定时规范说明

17203-002

ADAU7118数据表

I2C 接口-从机

T A=-40°C至+85°C，DVDD=1.10V至1.98 V，IOVDD= 1.70 V至3. 63 V，除非另有说明。

表3。

参数	最小	最高的	单元	描述
I2C从属端口				
f SCL		1000	kHz	SCL时钟频率，没有如图3所示
t SCLH	0.26		μs	SCL脉冲宽度高
t SCLL	0.5		μs	SCL脉冲宽度低
t SCS	0.26		μs	启动和重复启动条件设置时间
t SCH	0.26		μs	开始条件保持时间
t DS	50		ns	数据设置时间
t DH		0.45	μs	数据保持时间
t SCLR		120	ns	SCL上升时间
t SCLF		120	ns	SCL下降时间
t SDR		120	ns	SDA上升时间
t SDF		120	ns	SDA下降时间
t BFT	0.5		μs	从停车到开始之间的无公交车时间
t SUSTO	0.26		μs	停止条件设置时间




图3I2控制端口定时规格

PDM 输入

T A=-40°C到+85°C，DVDD=1.10V到1.98V，IOVDD=1.70V到3.63 V，PDM数据被锁在时钟的两侧（见图4）除非另有说明

表4。

参数	最大tMIN	单元	描述
时间要求t设置	9	ns	数据设置时间
t保持	3	ns	数据保存时间




图4. PDM时序图

绝对最高额定值

表5。

参数	评级
DVDD 到 接 地	1.98 V
IOVDD 到接地数	3.63 V
字输入	GND – 0.3 Vto
	IOVDD + 0.3
	V–40°Cto
最大工作环境温度范围	+85°C
连接温度范围存储温度范	
围焊接(60秒)	–65°C 至
静电放电（ESD）敏感率	+165°C–65°Cto
	+150°C300°C
	4.5 kV

应力达到或高于绝对最大值下的应力
额定值可能会对产品造成永久性的损坏。这只是稳定等级；
不暗示本规范操作部分所述的任何其他条件下产品的功能操作。
延长范围的最大运行条件之外的运行可能会影响产品的
可靠性。

热阻


热性能直接与印刷电路板（PCB）的设计和操作环境有关。
需要仔细注意PCB的热敏设计。

表6.热阻


包装类型	θ JA 1	θ JC 2	单元
CP-16-22	57	15	°C/W

1热阻抗模拟值基于JEDEC 1S0P热测试板。参见JEDEC JESD-51。
2热阻抗模拟值是基于JEDEC 2S2P热测试板和4个热孔。参见JEDEC JESD-51。

ESD警告

	ESD（静电放电）敏感装置。带电装置和电路板 可以不经检测而放电。虽然本产品具有专利或专 利保护电路，但高能静电SD的设备可能发生损坏 。因此，应采取适当的ESD预防措施，以避免性 能下降或功能丧失。
---	--

精确的配置和功能描述



注意事项
专用垫。暴露的铜垫必须通过焊接到PCB上等尺寸铜垫上接地。
热通孔是不必要的。

17230-006

图5 引脚配置

表7. 引脚功能说明

销号。	助记符	描述
1	PDM_CLK 0	PDM输出时钟0。
2	PDM_DAT0	PDM InputData 0.
3	PDM_DAT1	PDM输入数据1。
4	PDM_CLK 1	PDM输出时钟1。
5	PDM_DAT2	PDM InputData 2.
6	PDM_DAT3	PDM InputData 3.
7	硬皮病	I2C串行时钟输入。
8	特定的动态效果	I2C的数据。
9	同步的	I2S/TDM帧同步或左/右时钟。
10	总线时钟	I2S/TDM位时钟。
11	数据	I2S/TDM串行数据输出。
12	Addr/配置	I2C地址或独立配置选择。
13	en	芯片启用。 接地电源可禁用该设备，并将其置于低功率模式。 将IOVDD应用于此引脚以启用正常操作。当禁用该设备时，将保留所有的寄存器设置。然而，位时钟计数器和音频数据重置，这与执行软重置相同。
14	DVDD	内部核心数字电源。
15	GND	地面。
16	IOVDD	数字输入/输出电源。
ep	EPAD	暴露垫。暴露的焊盘必须通过焊在PCB上同等尺寸的铜接地。热通孔是不必要的。

典型的性能特征




图6. FFT, $f_s = 48$ kHz, -60 dBFS输入, $64\times$ 分解, 五阶




图9.总谐波失真+噪声 (THD + N) 与 -10 dBFS未加权的频率, $f_s = 48$ kHz, $64\times$ 解密, 五阶




图7.相对水平与 -10 dBFS归一化频率, $64\times$ 解密, $f_s = 48$ kHz




图10.大小vs. 频率, 48 kHz输出, $64\times$ 分解




图8.组延迟与. 频率, $f_s = 48$ kHz, $64\times$ 解密




图11. THD + N水平与. 测量水平, 1 kHz, 未加权, $64\times$ 分解, 五阶, $f_s = 48$ kHz

ADAU7118数据表




图12. 大小vs. 频率, 48 kHz输出, 32×分解




图15. 相对水平vs. 频率在-10dBFS正常化, 16×降级, $f_s=48$ kHz




图13. 相对水平vs. -10dBFS归一化频率, 32×解密, $f_s=48$ kHz




图16. 组延迟vs. 频率, $f_s=48$ kHz, 32×解密




图14. 大小vs. 频率, 48 kHz输出, 16×分解




图17. 组延迟vs. 频率, $f_s=48$ kHz, 最低频率为16×

操作理论

ADAU7118提供多达8个通道从1位PDM源到24位PCM音频。陶氏取样
比值通常为64×fS，fS为PCM输出采样率，但降采样比也可以在32×fS或16×fS，以促进更高的输出采样率。所有的通道都以相同的比例进行抽取。24位降采样的PCM音频通过标准的I2S或TDM格式输出。

ADAU7118的输入源可以是作为从属PDM输出的任何设备，如数字麦克风。这些麦克风的输出pins可以直接连接到ADAU7118的输入引脚。有两个独立的PDM_CLKx输出，它们是复制软件相同的信号，以允许更容易地驱动多个源。可以单独禁用每个PDM_CLKx。

PDM_DATx输入引脚连接到PDM源的数据输出。在内部，有8个频道，0频道通过通道7。表8详细说明了到内部通道的映射ofPDM_DATx输入。

表8. PDM_DATx到内部通道的映射

输入引脚	PDM_CLK边缘	内部通道
PDM_DAT0	落下	0
PDM_DAT0	隆起	1
PDM_DAT1	落下	2
PDM_DAT1	隆起	3
PDM_DAT2	落下	4
PDM_DAT2	隆起	5
PDM_DAT3	落下	6
PDM_DAT3	隆起	7

如果不使用每个PDM_DATx通道，可以禁用与每个PDM_DATx大头针关联的每个内部通道对以节省电源。
每个PDM数据销必须分配给PDM_CLK0或PDM_CLK1时钟源，使用抽取比和PDM_CLK0映射控制寄存器（DEC_RATIO_CLK_MAP），以确保符合定时规范。PDM_CLKassignment必须是驱动PDM麦克风的实际PDM时钟。默认情况下，PDM_DAT0和PDM_DAT1映射为toPDM_CLK0，PDM_DAT2和PDM_DAT3映射为toPDM_CLK1。从两个时钟源到四个数据输入引脚的映射可以被PDM_DATx_CLK_MAP位修改。

通电和初始化

ADAU7118需要两个电源才能正常工作：IOVDD和DVDD。两种电源都可以同时使用。如果电源在不同的时间应用，IOVDD必须首先应用，然后在任何一个时间应用DVDD点后。没有时间限制。
在电源稳定后，设备初始化并准备好根据操作模式接收输入的I2S时钟或I2C命令。
在初始化完成后，并应用I2S时钟，它需要16个全帧同步周期，以开始输出PDM时钟。

当PDM时钟开始时，在另外48个帧同步周期后，PDM数据显示在SDATA引脚上。表1列出了这64个帧同步循环。
ADAU7118可以两种操作模式运行：
独立硬件和I2C。请参见独立硬件模式部分或I2C控制接口部分以了解更多细节。

时钟

在施加电源和通电初始化完成后，设备准备接受I2S时钟。到那时，它需要16个时间全帧同步周期，使设备完全初始化和启动发送PDM时钟。如果在正常操作期间，位时钟或帧同步被移除，ADAU7118 PDM_CLKx输出立即停止，ADAU7118将自动进入低功率状态。请查看断电状态部分更多的细节。当时钟恢复时，ADAU7118重新锁存到位时钟和帧同步信号，并相应地调整thePDM_CLKxoutputs。在PDM时钟输出恢复之前的时间长度是4帧±1帧，以锁定到传入的帧信号如果cl冲击信号器的格式，ADAU7118检测到这个改变了帧的末端并停止PDM时钟输出。然后，设备重新配置并在没有用户干预的情况下恢复这些pdm时钟。同样，在PDM时钟输出恢复之前的时间长度通常需要4帧±1帧，以锁定到输入的信号。

ADAU7118要求的BCLK速率至少为64×的帧同步（FSYNC）采样速率。BCLK率为128×，192×，256×，384×，和512×的FSYNC率也被支持。ADAU7118自动检测BCLK和FSYNC与一代PDM时钟输出64×之间的比率。如果在中选择了较低的抽取比率
寄存器0x05，DEC_RATIO_CLK_MAP，PDM输出时钟速率对应于DEC_RATIO位设置。最小采样率为4 kHz，最大采样率为192 kHz。PDM时钟范围为256kHz到6.144 MHz。在内部，所有的加工都是无食thePDM_CLK率。

两个PDM时钟输出，PDM_CLK0和PDM_CLK1，是独立的缓冲输出的时钟。然而，输入的PDM数据使用实际时钟时针上的信号进行时钟，而不是指向时针的内部时钟。这样做的原因是为了让时钟上升时间减缓
通过外部电容内的方式对PDM数据信号。建议将传入的PDM数据与实际连接到PDM的时钟输出关联起来
扩音器DEC_RATIO_CLK_MAP寄存器，寄存器0x05，用于分配两个时钟中的一个给每个PDM数据输入。

断电状态

ADAU7118可以通过使用两种方法中的一种进入断电状态。首选使用寄存器写将设备放置到最低的断电状态。然而，当ADAU 7118运行在独立模式，使用第二种方法，它使用启用引脚（EN）。与无步控制器和进入低功率状态，禁用PDM时钟和禁用通道输出通过将0写入寄存器0x04（启用寄存器）。然后，可以删除（停止）帧和位时钟，将设备置于断电状态。在停止时钟之前，允许有足够的时间来完成I2C的写入。至少一个满I2C写完成后的帧是足够的等待时间。无需降低EN销，也不会进一步降低功率牵引力。SeeTable 9寻找更多的尾巴。

表9.将ADAU7118置于断电状态

使用寄存器写入

步进	行动
1	将一个0写入寄存器0x04
2	至少等待一个帧周期
3	停止该帧和位时钟

当ADAU7118处于独立模式时，通过对EN引脚施加低信号，然后等待一个完整帧的小帧将设备置于断电状态，可以将设备置于断电状态。见表10为更多详述注意，ifa上使用了上拉电阻，通过这个上拉过滤器的额外电流必须附加到表1中的值。

表10。在独立模式下运行时，将ADAU7118进入断电状态

步进	行动
1	对EN引脚施加一个低电压
2	至少等待一个帧周期
3	停止该帧和位时钟

要脱离断电模式，重新启动时钟和启用设备的顺序并不重要。启用该设备指的是提高EN引脚或通过写入寄存器0x04来启用该设备。

独立硬件模式

因为所有通道都默认为启用和输出，所以设备可以使用默认的控制设置，没有I2C和与ADDR/配置大头针的任何设置，除了硬件模式。如果addr/配置引脚打开，设备处于独立的硬件模式，I2C通信不可能。见表14为了详细介绍了ADDR/配置引脚镶嵌在独立的硬件模式下，设置的I2CSCL引脚和SDApinn可以选择不同的功能更改某些寄存器的默认状态。看表11有关与默认设置的差异的详细信息。在独立的硬件模式下实现最低的功率当BCLK存在时，EN针仍然有功能，可以拉低，使设备进入低功率方式EN引脚也执行自由复置，但不重置任何寄存器设置。停止使用位时钟和帧同步时钟也会使设备处于低功率状态。搜索时钟部分为更多的d细节。

表11年。独立硬件模式设置：对默认设置的更改

SCL绑定到	SDA销与	操作设置	PDM时钟设置：启用，注册0x04	通道启用：启用，注册0x04	驱动强度
爱夫德	爱夫德	4通道	PDM_CLK1_EN位=0，已禁用默认设置	CHAN_45_EN位=0，CHAN_67_EN位=0启用所有通道	默认设置= 10
爱夫德	GND	8通道高驱动器			SDATA_DS =11, PDM_CLK0_DS = 11,PDM_CLK1_EN = 11
GND	IOVDD	6通道	默认设置	CHAN_67_EN = 0	默认设置= 10
GND	GND	6通道高驱动器	默认设置	CHAN_67_EN = 0	SDATA_DS =11, PDM_CLK0_DS = 11,PDM_CLK1_EN = 11

串行音频输出接口

ADAU7118支持I2S和TDM串行输出格式。最多可使用16个TDM插槽。支持TDM插槽宽分别为16位、24位和32位。任何内部通道都可以通过SPT_Cx_SLOT位路由到任何输出插槽。默认情况下，每个

通道被路由到它相同的数字槽。例如，通道1进入插槽1，通道6进入插槽6。每个通道可以限制在其设置的插槽期间驱动或不驱动，或通过其各自的SPT_Cx_DRV位驱动（三态高阻抗模式）。I2S模式或TDM模式的选择是通过theSPT_CTRL1寄存器中的SPT_SAI_MODE位（位0）。SDATA引脚是三状态高阻抗模块，除非端口默认驱动串行数据。可能会将两个或多个通道设置为参数TDM插槽。在这种情况下，最低的通道获胜，并将其数据驱动到插槽中。其他通道的数据从未出现在任何地方。没有交叉检查的寄存器设置，以防止用户不这样做，但设备没有损坏，只是从输出中缺少数据。

SPT_CTRL1寄存器，SPT_SAI_MODE位（位0）设置串行口音频接口模式。这两种模式分别是立体的和TDM的。这两种模式之间的主要区别是预期的帧同步时钟的格式和时钟的活动边缘的极性。

当SPT_SAI_MODE位设置为0，SPT_LRCLK_POL位（位1，寄存器SPT_CTRL2）设置为0时，串行端口为立体声模式，时钟极性设置为正常。在这种模式下，预计只需要发送两个数据通道。帧从帧同步的下降边开始，预期的占空比分别为高50%和低50%。当时钟低时，通道0发出数据，一旦帧同步高，数据来自

通道0停止，频道1开始发送。使用了帧同步时钟的边界。如果占空比不是50/50，则结果数据中可能会出现错误。在这种操作模式下，ADAU7118不期望预先进行32位时钟转换。支持所有位时钟到帧的同步比率。

当SPT_SAI_MODE位设置为1，theSPT_LRCLK_POL位设置为0，串口为in TDM模式，时钟极性设置为正常。在这种模式下，可以传输很少的单个信道，或者可以传播多达8个信道16数据沙发沙发TDM-16格式。

ADAU7118可以支持6种不同的比特时钟速率，即64x、128x、192x、256x、384x或512x。这些位时钟速率与三种不同的TDMslot的16位、24位或32位槽大小相结合，在theSPT_CTRL1寄存器中选择，

位[5: 4]（SPT_SLOT_width），得到18个组合支持的TDM格式。请注意，其中一些表格ats没有偶数个全宽插槽（见表12）。请注意，一旦检测到下一帧同步边缘，则ADAU7118从插槽0重新启动，以及前面的数据中的任何数据从未到达的框架丢失了。这个过程是如何实现不寻常的TDM格式，如TDM-5或TDM-10。此外，只支持TDM-16或更少将数据放置到TDM槽。数据不能放入16个以上的插槽中。adau7118可以配置为测试所有未使用的TDMs插槽，其中包括具有超过16个插槽的模式的前16个插槽以上的所有插槽。

在TDM模式下，帧同步预计是一个至少有一个比特时钟周期宽的正运行脉冲。下降的边缘是不重要的，也不看，只要它是低的，长需要满足时间规格读取低之前返回高的这个帧从这个脉冲的上升边缘开始。根据SPT_CTRL1寄存器中指定的插槽宽度和数据格式锁定数据，寄存器0x07。

ADAU 7118

继续发送数据，直到发送所有活动通道，然后设备等待下一帧同步钟开始发送下一组帧样本。如果使用了TDM-16和

ADAU7118被设置为将信道0输出到槽7输出到槽0到槽7，ADAU7118可以在帧的其余部分三态，允许另一个ADAU7118将其8个通道输出到槽8到槽15。这些插槽不必是连续的。这两个

如果设置适当，设备可能会交错各自的数据。串口可以设置为仅在数据驱动到数据槽时驱动。8个通道中的一个或多个没有使用，通道可以分配给驱动器或三州

在TDM数据流中的数据槽中，在theSPT_Cx寄存器中不使用位0。

SPT_LRCLK_POL位，左右时钟极性，约为1，该位反转预期的帧时钟。在SPT_LRCLK_POL位设置为1的立体声调制解调器中，当帧同步高到帧低到高转换时发送通道0。在TDM模式下，当SPT_LRCLK_POL位设置为1时，预期的帧同步脉冲是负的，因此帧开始与高低过渡。

SPT_CTRL1寄存器中的SPT_DATA_FORMAT位（位[3: 1]）允许对32位数据插槽中的数据进行对齐。左证明模式，延迟一位时钟

并支持24位、20位和16位数据字大小的正确合理模式。

ADAU7118数据表

表12年。受支持的TDM位时钟速率中的插槽数与。插槽大小设置

比特时钟速率	SPT_ CTRL1, Bits[5:4]		
	0b01, 16- BitSlot	0b10, 24- BitSlot	0b00, 32- BitSlot
64 × f S	4	2 1	2
128 × f S	8	5 1	4
192 × f S	12	8	6
256 × f S	16	10 1	8
384 × f S	24	16	12
512 × f S	32	21 1	16

1此组合产生槽数中的部分最终TDM槽。该最终文件中的数据无效。表中显示的插槽数是全宽插槽。




图18。SPT_SIA_MODE = 立体声模式（12S），仅限I2c操作




图19。TDM-8，默认通道分配，左证明延迟零，24位数据，32位插槽，正常极性时钟




图20。TDM-8，无法证明零BCLK延迟，只有0频道到3频道启用




图21。TDM-8硬件模式、SCL=1、SDA=0、I2C模式、一个BCLKDelay、正常时钟极性、默认通道分配




图22。TDM-6，硬件模式，SCL=0，SDA=x，I2C模式，一个BCLK延迟，正常时钟极性，默认Channel分配




图23。TDM-4，硬件模式，SCL=1，SDA=1，I2C模式，一个BCLKDelay，正常时钟极性，默认通道分配




图24。TDM-16，默认通道分配，左对零BCLK延迟，正常时钟极性




图25。TDM-2，I2 CMode，一个BCLK延迟，正常时钟极性，默认通道辅助条件

I 2C控制接口

ADAU7118支持跨多个外设的2线串行总线（i2c兼容）共享。两个信号，串行数据（SDA）和串行时钟（SCL），在ADAU7118和系统I 2 C主控制器之间的信息。ADAU 7118始终是总线上的从属服务器，并且不能启动数据传输。每从设备由唯一地址标识。地址字节格式如表13所示，该地址的lsb由ADDR/配置pin的状态（见表14）。地址

驻留在I 2C写入的前7位中。这个字节集的LSB是aread或写操作。逻辑级别1对应读取操作，逻辑级别0对应写操作。

SDA和SCL都是开漏极，需要上拉电阻到IOVDD电压。ADAU7118与I 2 C一起操作电压超过IOVDD的全范围

表13年。I 2C设备地址字节格式

位7	位6	位5	位4	位3	位2	位1	位0
0	0	1	0	1	位2	位1	R/W

表14。独立的硬件模式：ADDR/配置引脚选项

I2C地址位2	I2C地址位1	ADDR引脚配置
1	1	连接到IOVDD
0	0	连接到GND
硬件模式1	硬件模式1	打开
1	0	通过一个47 kΩ的电阻器连接到IOVDD
0	1	通过一个47 kΩ的电阻器连接到GND

输出PIN驱动强度

所有输出引脚都有可配置的输出驱动强度，可以通过各自的控制寄存器。驱动强度在3.3 V IOVDD条件下，可以有2.5 mA、5 mA、10 mA和15mA。该数据输出引脚函数在从属模式下完全有效采样率，只要外部电路设计提供足够的电信号完整性。在IOVDD =进行操作时1.8 V标称，注意达到足够的定时边缘在BCLK频率over12.288 MHz。在PCB上的位时钟和SDATA信号线的电容，以及轨迹的长度，进入这个定时裕度的计算。

高通滤波器


如果需要，在信号路径中有一个一阶高通滤波器，可以被绕过它。高通滤波器默认禁用，可以通过设置HPF_EN(位0，注册HPF_来启用控制)=1。自动转换频率可以使用HPF_CONTROL寄存器中的theHPF_FC位（位[7: 4]）进行调整。这些设置是相对于输出采样率的。表15显示了公共采样率的设置和截止频率。

表15. HPF截止频率的选择

HPF_FC（位[7: 4]）设置	乘法因子	截止频率以赫兹为单位	
		对于48 kHz的采样率	对于32 kHz的采样率
101	0.00505	242.4	161.6
110	0.00251	120.48	80.32
111	0.00125	60	40
1000	0.000623	29.904	19.936
1001	0.000311	14.928	9.952
1010	0.000155	7.44	4.96
1011	0.0000777	3.7296	2.4864
1100	0.0000389	1.8672	1.2448
1101	0.0000194	0.9312	0.6208
1110	0.00000971	0.46608	0.31072
1111	0.00000486	0.23328	0.15552

应用程序信息

720-03271



ADAU7118数据表

寄存器汇总

表16年。ADAU7118注册器摘要

注册表	名称	钻头	位7	位6	位5	位4	位3	位2	位1	位0	重置	R/W	
0x00	供应商ID	[7:0]	供应商								0x41	R	
0x01	设备ID 1	[7:0]	设备1								0x71	R	
0x02	设备_ID2	[7:0]	设备2								0x18	R	
0x03	修订版ID	[7:0]	牧师								0x00	R	
0x04	启用	[7:0]	预留		PDM_CLK1_EN	PDM_CLK0_EN	chan_67_en	CHAN_45_单位	CHAN_23_单位	CHAN_01_单位	0x3F	R/W	
0x05	DEC_比率_clk_地图	[7:0]	PDM_DAT3_CLK_地图	PDM_DAT2_CLK_地图	PDM_DAT1_CLK_地图	PDM_DAT0_CLK_地图	预留		DEC_比率		0 xC 0	R/W	
0x06	HPF_控制	[7:0]	HPF_FC				预留			HPF_EN	0 xD 0	R/W	
0x07	SPT_CTRL 1	[7:0]	预留	SPT_TRI_状态	SPT_插槽宽度		SPT_数据格式			SPT_SAI_模式	0x41	R/W	
0x08	SPT_CTRL 2	[7:0]	预留						SPT_LRCLK_POL	SPT_BCLK_POL	0x00	R/W	
0x09	SPT_C0	[7:0]	SPT_C0_插槽				预留			SPT_C0_DRV	0x01	R/W	
0x0A	SPT_C1	[7:0]	SPT_C1_插槽				预留			SPT_C1_DRV	0x11	R/W	
0x0B	SPT_C2	[7:0]	SPT_C2_插槽				预留			SPT_C2_DRV	0x21	R/W	
0x0C	SPT_C3	[7:0]	SPT_C3_插槽				预留			SPT_C3_DRV	0x31	R/W	
0x0D	SPT_C4	[7:0]	SPT_C4_插槽				预留			SPT_C4_DRV	0x41	R/W	
0x0E	SPT_C5	[7:0]	SPT_C5_插槽				预留			SPT_C5_DRV	0x51	R/W	
0x0F	SPT_C6	[7:0]	SPT_C6_插槽				预留			SPT_C6_DRV	0x61	R/W	
0x10	SPT_C7	[7:0]	SPT_C7_插槽				预留			SPT_C7_DRV	0x71	R/W	
0x11	驱动器_强度	[7:0]	预留		SDATA_DS		PDM_CLK1_DS		PDM_CLK0_DS		0x2A	R/W	
0x12	重置	[7:0]	预留						软完整重置		软重置	0x00	W

注册详细信息

ADI 供应商ID 寄存器

地址： 0x00， 重置： 0x41， 姓名： VENDOR_ID




表17年。对VENDOR_ID的位的描述

钻头	位名称	镶嵌	描述	重置	访问权限
[7:0]	供应商	不适用	ADI 供应商ID	0x41	R

设备ID 1 寄存器

地址： 0x01， 重置： 0x71， 名称： DEVICE_ID 1




表18。对DEVICE_ID1的位的描述

钻头	位名称	镶嵌	描述	重置	访问权限
[7:0]	设备1	不适用	设备ID 1	0x71	R

设备ID 2 寄存器

地址： 0x02， 重置： 0x18， 名称： DEVICE_ID 2




表19。对DEVICE_ID2的位的描述

钻头	位名称	镶嵌	描述	重置	访问权限
[7:0]	设备2	不适用	设备ID 2	0x18	R

修订代码寄存器

地址： 0x03， 重置： 0x00， 名称： REVISION_ID




表20.REVISION_ID的位说明

钻头	位名称	镶嵌	描述	重置	访问权限
[7:0]	牧师	不适用	修订ID	0x0	R

通道对和时钟启用寄存器

地址：0x04，重置：0x3F，名称：启用




表21.ENA BLES的位说明

钻头	位名称	镶嵌	描述	重置	访问权限
[7:6]	预留		保留。	0x0	R
5	PDM_CLK1_EN	0 1	PDM时钟1启用。 丧失能力的 已启用。	0x1	R/W
4	PDM_CLK0_EN	0 1	PDM时钟0启用。 丧失能力的 已启用。	0x1	R/W
3	CHAN_67_单位	0 1	通道6/通道7（PDM_DAT3）已启用。 丧失能力的 已启用。	0x1	R/W
2	CHAN_45_单位	0 1	通道4/通道5（PDM_DAT2）已启用。丧 失能力的 已启用。	0x1	R/W
1	CHAN_23_单位	0 1	通道2/通道3（PDM_DAT1）启用。丧 失能力的 已启用。	0x1	R/W
0	CHAN_01_单位	0 1	通道0/通道1（PDM_DAT0）已启用。丧 失能力的 已启用。	0x1	R/W

抽取比率和PDM时钟映射控制寄存器

地址： 0x05，重置： 0xC0，名称： DEC_RATIO_CLK_MAP




表22.DEC_RATIO_CLK_MAP的位说明

钻头	位名称	镶嵌	描述	重置	访问权限
7	PDM_ DAT3_ CLK_地图	0 1	PDM时钟映射到PDM DataPin 3。 PDM_CLK0 isused forPDM_DAT3. PDM_CLK1 isused forPDM_DAT3.	0x1	R/W
6	PDM_ DAT2_ CLK_地图	0 1	PDM时钟映射到PDM DataPin 2。 PDM_CLK0 isused forPDM_DAT2. PDM_CLK1 isused forPDM_DAT2.	0x1	R/W
5	PDM_ DAT1_ CLK_地图	0 1	PDM时钟映射到PDM数据大头针1。 PDM_CLK0 isused forPDM_DAT1. PDM_CLK1 isused forPDM_DAT1.	0x0	R/W
4	PDM_ DAT0_ CLK_地图	0 1	PDM时钟映射到PDM数据pin0。 PDM_CLK0 isused forPDM_DAT0. PDM_CLK1 isused forPDM_DAT0.	0x0	R/W
[3:2]	预留		保留。	0x0	R
[1:0]	DEC_比率	0 1 10	减小比64x。 32x . 16x .	0x0	R/W

高通滤波器控制寄存器

地址： 0x06，重置： 0xD0，姓名： HPF_CONTROL




表23.HPF_控制的位说明

钻头	位名称	镶嵌	描述	重置	访问权限
[7:4]	HPF_FC	0 1 10 11 100 101 110 111 1000 1001 1010 1011 1100 1101 1110 1111	相对于输出采样率的高通滤波器截止频率。保留。 保留。 保留。 保留。 0.00505. 0.00251. 0.00125. 0.000623. 0.000311. 0.000155. 0.0000777. 0.0000389. 0.0000194. 0.00000971. 0.00000486.	0 xD	R/W
[3:1]	预留		保留。	0x0	R
0	HPF_EN	0 1	高通滤波器启用。HPF 关闭。 HPF上。	0x0	R/W

串口控制装置

地址：0x07，重置：0x41，名称：SPT_CTRL 1




表24.SPT_CTRL1的位说明

钻头	位名称	镶嵌	描述	重置	访问权限
7	预留		保留。	0x0	R
6	spt_tri_state	1 0	串口输出：未分配插槽的三态（高阻抗模式）。已启用。 丧失能力的	0x1	R/W
[5:4]	SPT_插槽宽度	00 01 10	选择序列端口槽宽度，即每个数据槽中的位时钟周期数。 每个插槽32个BCLK。 16 BCLKsper插槽。 每个插槽24个BCLK。	0x0	R/W
[3:1]	spt_data_format	001 000 010 011 100	从左右/帧时钟切换中选择串口数据延迟。左合理，延迟0。 I2Smode，延迟1。 Delayby 8。 延迟12。 延迟16。	0x0	R/W
0	SPT_SAI_模式	0 1	选择串行端口SAI模式（串行音频接口）。立体声 音响。 TDM。	0x1	R/W

串口控制装置

地址：0x08，重置：0x00，名称：SPT_CTRL 2




表25.SPT_CTRL2的位说明

钻头	位名称	镶嵌	描述	重置	访问权限
[7:2]	预留		保留。	0x0	R
1	SPT_LRCLK_POL	0 1	选择串口左右帧时钟极性。正常的 倒置。	0x0	R/W
0	SPT_BCLK_POL	0 1	选择串口端口位时钟极性。捕捉 上升的边缘。 捕捉掉落的边缘。	0x0	R/W

串口路由和驱动器启用通道0寄存器

地址： 0x09，重置： 0x01， 姓名： SPT_C0




表26.SPT_C0的位说明

钻头	位名称	镶嵌	描述	重置	访问权限
[7:4]	SPT_C0_插槽	0 1 10 11 100 101 110 111 1000 1001 1010 1011 1100 1101 1110 1111	串口通道为0个插槽的选择。插槽0。 插槽1。 插槽2。 插槽3。 插槽4。 插槽5。 插槽6。 插槽7。 插槽8。 插槽9。 插槽10。 插槽11。 插槽12。 插槽13。 插槽14。 插槽15。	0x0	R/W
[3:1]	预留		保留。	0x0	R
0	SPT_C0_DRV	0 1	串口通道0驱动器选择。此位确定关联信道是在其指定槽中驱动，还是在指定槽期间处于高阻碍浮动状态。 不驱动。 驱动选定的插槽。	0x1	R/W

串口路由和驱动器启用通道1寄存器

地址： 0x0A， 重置： 0x11， 姓名： SPT_C1




表27.SPT_C1的位说明

钻头	位名称	镶嵌	描述	重置	访问权限
[7:4]	SPT_C1_插槽	0 1 10 11 100 101 110 111 1000 1001 1010 1011 1100 1101 1110 1111	串口通道第1个插槽的选择。插槽0。 插槽1。 插槽2。 插槽3。 插槽4。 插槽5。 插槽6。 插槽7。 插槽8。 插槽9。 插槽10。 插槽11。 插槽12。 插槽13。 插槽14。 插槽15。	0x1	R/W
[3:1]	预留		保留。	0x0	R
0	SPT_C1_DRV	0 1	串口通道1驱动器选择。此位确定关联信道是在其指定槽中驱动，还是ifit在指定槽期间处于高阻碍浮动状态。 不驱动。 驱动选定的插槽。	0x1	R/W

串口路由和驱动器启用通道2寄存器

地址：0x0B，复位时间：0x21，名称：SPT_C2




表28.SPT_C2的位说明

钻头	位名称	镶嵌	描述	重置	访问权限
[7:4]	SPT_C2_插槽	0 1 10 11 100 101 110 111 1000 1001 1010 1011 1100 1101 1110 1111	串口通道第2个插槽的选择。插槽0。 插槽1。 插槽2。 插槽3。 插槽4。 插槽5。 插槽6。 插槽7。 插槽8。 插槽9。 插槽10。 插槽11。 插槽12。 插槽13。 插槽14。 插槽15。	0x2	R/W
[3:1]	预留		保留。	0x0	R
0	SPT_C2_DRV	0 1	串口通道2驱动器选择。此位确定关联信道是在其指定槽中驱动，还是ifit在指定槽期间处于高阻碍浮动状态。 不驱动。 驱动选定的插槽。	0x1	R/W

串口路由和驱动器启用通道3寄存器

地址: 0x0C, 重置: 0x31, 姓名: SPT_C3




表29.SPT_C3的位说明

钻头	位名称	镶嵌	描述	重置	访问权限
[7:4]	SPT_C3_插槽	0 1 10 11 100 101 110 111 1000 1001 1010 1011 1100 1101 1110 1111	串口通道第3个插槽的选择。插槽0。 插槽1。 插槽2。 插槽3。 插槽4。 插槽5。 插槽6。 插槽7。 插槽8。 插槽9。 插槽10。 插槽11。 插槽12。 插槽13。 插槽14。 插槽15。	0x3	R/W
[3:1]	预留		保留。	0x0	R
0	SPT_C3_DRV	0 1	串口通道3驱动器选择。此位确定关联信道是在其指定槽中驱动，还是ifit在指定槽期间处于高阻碍浮动状态。 不驱动。 驱动选定的插槽。	0x1	R/W

串口路由和驱动器启用通道4寄存器

地址： 0x0D， 重置： 0x41， 姓名： SPT_C4




表30.SPT_C4的位说明

钻头	位名称	镶嵌	描述	重置	访问权限
[7:4]	SPT_C4_插槽	0 1 10 11 100 101 110 111 1000 1001 1010 1011 1100 1101 1110 1111	串口通道第4个插槽的选择。插槽0。 插槽1。 插槽2。 插槽3。 插槽4。 插槽5。 插槽6。 插槽7。 插槽8。 插槽9。 插槽10。 插槽11。 插槽12。 插槽13。 插槽14。 插槽15。	0x4	R/W
[3:1]	预留		保留。	0x0	R
0	SPT_C4_DRV	0 1	串口通道4驱动器选择。此位确定关联信道是在其指定槽中驱动，还是ifit在指定槽期间处于高阻碍浮动状态。 不驱动。 驱动选定的插槽。	0x1	R/W

串口路由和驱动器启用通道5寄存器

地址：0x0E，重置：0x51，姓名：SPT_C5




表31.SPT_C5的位说明

钻头	位名称	镶嵌	描述	重置	访问权限
[7:4]	SPT_C5_插槽	0 1 10 11 100 101 110 111 1000 1001 1010 1011 1100 1101 1110 1111	串口通道第5个插槽的选择。插槽0。 插槽1。 插槽2。 插槽3。 插槽4。 插槽5。 插槽6。 插槽7。 插槽8。 插槽9。 插槽10。 插槽11。 插槽12。 插槽13。 插槽14。 插槽15。	0x5	R/W
[3:1]	预留		保留。	0x0	R
0	SPT_C5_DRV	0 1	串口通道5驱动器选择。此位确定关联信道是在其指定槽中驱动，还是ifit在指定槽期间处于高阻碍浮动状态。 不驱动。 驱动选定的插槽。	0x1	R/W

串口路由和驱动器启用通道6寄存器

地址： 0x0F，重置： 0x61，姓名： SPT_C6




表32.SPT_C6的位说明

钻头	位名称	镶嵌	描述	重置	访问权限
[7:4]	SPT_C6_插槽	0 1 10 11 100 101 110 111 1000 1001 1010 1011 1100 1101 1110 1111	串口通道第6个插槽的选择。插槽0。 插槽1。 插槽2。 插槽3。 插槽4。 插槽5。 插槽6。 插槽7。 插槽8。 插槽9。 插槽10。 插槽11。 插槽12。 插槽13。 插槽14。 插槽15。	0x6	R/W
[3:1]	预留		保留。	0x0	R
0	SPT_C6_DRV	0 1	串口通道6驱动器选择。此位确定关联信道是在其指定槽中驱动，还是在指定槽期间处于高阻碍浮动状态。 不驱动。 驱动选定的插槽。	0x1	R/W

串口路由和驱动器启用通道7寄存器

地址：0x10，重置地址：0x71，姓名：SPT_C7




表33.SPT_C7的位说明

钻头	位名称	镶嵌	描述	重置	访问权限
[7:4]	SPT_C7_插槽	0 1 10 11 100 101 110 111 1000 1001 1010 1011 1100 1101 1110 1111	串口通道第7个插槽的选择。插槽0。 插槽1。 插槽2。 插槽3。 插槽4。 插槽5。 插槽6。 插槽7。 插槽8。 插槽9。 插槽10。 插槽11。 插槽12。 插槽13。 插槽14。 插槽15。	0x7	R/W
[3:1]	预留		保留。	0x0	R
0	SPT_C7_DRV	0 1	串口通道7驱动器选择。此位确定关联信道是在其指定槽中驱动，还是ifit在指定槽期间处于高阻碍浮动状态。 不驱动。 驱动选定的插槽。	0x1	R/W

输出焊盘驱动器强度控制寄存器

地址：0x11，重置：0x2A，姓名：DRIVE_STRENGTH




表34.DRIVE_STRENGTH的位说明

钻头	位名称	镶嵌	描述	重置	访问权限
[7:6]	预留		保留。	0x0	R
[5:4]	SDATA_ DS		SDATA输出垫驱动强度控制。 0 2.5mA, 3.3 V. 1 5mA, 3.3 V. 10 10mA, 3.3 V. 11 15mA, 3.3 V.	0x2	R/W
[3:2]	PDM_ CLK1_ DS		PDM_ CLK1输出垫板驱动强度控制。 0 2.5mA, 3.3 V. 1 5mA, 3.3 V. 10 10mA, 3.3 V. 11 15mA, 3.3 V.	0x2	R/W
[1:0]	PDM_ CLK0_ DS		PDM_ CLK0输出垫板驱动强度控制。 0 2.5mA, 3.3 V. 1 5mA, 3.3 V. 10 10mA, 3.3 V. 11 15mA, 3.3 V.	0x2	R/W

软件重置REGI列表

地址：0x12，重置：0x00，名称：重置





表35.复位的位说明

钻头	位名称	镶嵌	描述	重置	访问权限
[7:2]	预留		保留。	0x0	R
1	软完整重置		软件重置，包括寄存器设置。跑步在重置。 0 1	0x0	W
0	软重置		软件重置，不包括寄存器设置。跑步在重置。 0 1	0x0	W

形尺寸



订购指南

型号1	温度范围	包装说明	标记代码	包选项
ADAU 7118 ACPZRL	-40°C至+85°C	16-铅的LFCSP, 13"的磁带和卷轴	Y70	CP-16-22
ADAU 7118 ACPZRL 7	-40°C至+85°C	16-LeadLFCSP, 7"磁带和卷轴	Y70	CP-16-22
古代-阿道7118Z		评估委员会		

1Z = RoHS 兼容部分。

I2C是指最初由飞利浦Semicon传感器（现在的NXP半导体）开发的通信协议。

© 2019 模拟设备公司。版权所有。商标和注册商标是其各自所有者的财产。

D17230-0-8/19(A)