使用VHDL语言开发计算机中的接口芯片

Using VHDL to Develop the Interface Chip in Computer

刘 燕 陈兴文 高彦龙

Liu, Yan Chen, Xingwen Gao, Yanlong

摘要:讨论了 VHDL语言在 EDA 中的诸多优点 结合定时/ 计数接口芯片的开发实例,讨论了 ISP 技术在电子设计自动 化中的应用。同时给出了实例的具体例程和时序仿真波形。 关键词:在系统可编程;电子设计自动化;定时/计数接口芯

中图分类号:TP391.72 文献标识码·R 文章编号:1008-0570(2003)07-0066-02

Abstract: This paper discusses the application of ISP technology on Electronic Design Automation by combining the practical example for developing Timer/Counter interface chip. It also gives the special programs and sequential simulation waveforms.

Keywords: ISP; EDA; Timer/Counter interface chip

1 引言

在计算机控制系统中,经常用到可编程接口芯片完成控制 系统 I/O 接口。这类芯片基本都是完成单一功能接口,如果控制 系统比较复杂,系统设计的硬件开销较大。另外给系统的开发过 程无形之中带来较大的工作量。随着在系统可编程技术 (in system programmable, ISP)及其 isPLD 芯片的发展,使得电子产品 的实现手段发生了根本性的变化,代表了电子设计领域的发展 方向:在设计方法上,从"电路设计—硬件搭试—焊接"的传统方 式到"功能设计一软件模拟一下载"的电子设计自动化(EDA)模 式,大大缩短了开发周期和人力物力,在器件使用上,也由分立 元件、中小规模标准芯片过渡到可编程逻辑器件。采用先进的 ISP 技术可以快速方便地在一片 PLD 上开发实现某种功能的专 用集成电路(ASIC),使系统达到最简、同时具有体小量轻、功耗 小、速度高(逻辑硬件执行一个操作只需若干级的器件延迟)等 特点,并且由于 PLD 芯片可重复编程使用(高达上千次),使得设 计风险几乎为零。本文采用 VHDL 语言开发计算机中的接口芯 片,由于占用 PLD 资源很少,完全可以嵌入到 PLD 中与其它系 统资源共用同一个 PLD。由于篇幅有限,本文只介绍 8253 其中 的三种工作方式的实现方法。

2 开发实例

2.1 8253 方式 0---计完最后一个数时中断 200,0ns 400,0ns 600,0ns 800,0ns Name Value 1 2us 1 aate 1 ion— clk a nut0 -@YFd H XX XX X D4 **a≫** count H 00 04 03 02) O1

图 1 8253 方式 0 仿真波形

这种工作方式的特点是:计数器只计一遍,当计数到0时, 并不恢复计数值,不开始重新计数,且输出保持为高。只有在写 入另一个计数值时,OUT变低开始新的计数。在技术过程中,可 由门控信号 GATE 控制暂停,当 GATE=0 时,计数暂停,当 GATE 变高后就接着计数。另外,在计数过程中可改变计数值,在写入 新的计数值后,计数器将按新的计数值开始计数。用 VHDL语 言实现的仿真如图 1 所示。

VHDL 语言编程实现如下:

PROCESS (clk)

BEGIN

IF (clk 'EVENT AND clk = '0') THEN IF (wr = '0') THEN

count <= d;

ELSIF (count = 0) THEN

NULL:

ELSIF (gate = ' 1') THEN

count <= count - 1:

END IF;

END IF:

END PROCESS:

PROCESS (count)

BEGIN

IF (count = 0) THEN

out0 <= ' 1' :

ELSE

out0 <= ' 0';

END IF:

END PROCESS;


其中,clk 为时钟输入信号,wr与 CPU 的 wr信号相接,d 为 8 位的数据输入, gate 为门控信号, outO 位计数器的输出。以下五 种工作方式的端口定义与上同,不再另行说明。

第一个 PROCESS 语句的敏感信号是 clk, clk 下降沿有效。 用以实现计数值的读入、减法计数、门控信号的实现、及当计数 到零时停止计数。

第二个 PROCESS 语句的敏感信号是第一个 PROCESS 语句 中的计数值 count,用 count 的值控制输出 out0。

2.2 8253 方式 2----速率发生器

这种方式中,在CPU写入计数值后,计数器将立即自动对 输入时钟 clk 计数。在计数过程中输出 out0 始终保持为高,直到 计数器减到 1 时,输出将变低,经过一个 clk 周期,输出恢复为 高,且计数器开始重新计数。计数过程可由门控脉冲控制,当 gate 变低时,就暂停计数,直到 gate 变高时,恢复计数。在计数过 程中,可以改变计数值。仿真波形如图2所示。



中国自拉网:http://www.autocontrol.cn - 66-120元/年 邮局订阅号:82-948 电话;010-82558461,62545262(Fax)

```
VHDL语言编程实现如下:
   PROCESS (wr)
    BEGIN
        IF (wr' EVENT AND wr = ' 0' ) THEN
            reg <= d;
        END IF:
    END PROCESS:
   PROCESS (elk)
    BEGIN
        IF (clk' EVENT AND clk = ' 0' ) THEN
            IF (wr = '0') THEN
                 count <= reg;
            ELSIF (count = 1) THEN
                 count <= reg:
            EISIF (gate = ' 1' ) THEN
                 count <= count - 1;
            END IF:
        END IF:
    END PROCESS:
    PROCESS (count)
    BEGIN
        IF (count = 1) THEN
             out0 \le 0;
        ELSE
            out0 \le 1';
        END IF:
    END PROCESS:
   2.3 方式 3----方波速率发生器
   在这种方式中,CPU 写完计数值后就自动开始计数,输出保
持为高; 当计数到一半时, 输出变为低, 直到计数到 0, 输出又变
为高,重新开始计数。仿真如图3所示。
   VHDL 语言编程实现如下:
    PROCESS (wr)
    BEGIN
        IF (wr' EVENT AND wr = ' 0' ) THEN
            reg <= d(7 DOWNTO 1) & ' 0';
        END IF:
    END PROCESS:
    PROCESS (elk)
    BEGIN
        IF (clk' EVENT AND clk = '0') THEN
            IF (wr = '0') THEN
                 count <= res:
             ELSIF (count = 2) THEN
```

```
END PROCESS:
PROCESS (out_tmp)
BEGIN
   if (out_tmp' EVENT AND out_tmp = ' 0') THEN
            out0 <= NOT out0:
      END IF:
END PROCESS:
```




图 3 8253 方式 3 仿真波形

在8253中,若计数值为偶数,则输出为方波;若计数值为奇 数,输出的波形就不是方波。在这个程序中,我对其作了少许改 动:对写入的数据不论是否偶数,都将其转化为偶数。如果写入 的数据是偶数则将这个数据本身传给计数器、如果写入的数据 是奇数则将其减1然后再传给计数器。这样,不论写入的计数值 是奇数还是偶数,都可以保证输出波形是方波。

参考文献:

[1]李景华,杜玉远.可编程逻辑器件与 EDA 技术.东北大学出版社,2000. [2]王毅平等.VHDL 编程与仿真.人民邮电出版社,2000.

[3]周明德,徽型计算机系统原理及应用,清华大学出版社,1998.

作者简介:刘燕,女,1970年5月生,工程师,目前信息处理方面 教学和科研工作。

(116600)大连民族学院机电信息工程系)刘 燕 陈兴文 高音龙 (收稿日期:2003.2.25)

踏破铁鞋无觅处 **冯来全不费功夫**

20 余万嵌入式系统的研发人员,盼望已久的《嵌入 式系统应用精选 200 例》一书,已经面世了,他含盖了数 码相机、洗衣机、电话交换机、精密仪器、智能仪表、机器 人应用、三表自动抄、变频器应用、电梯应用、数控机床 应用、电力机车应用、变电站综合自动化应用、造纸应 用、水泥生产应用、啤酒生产应用,各种自动化生产过程 监控应用和 IPC 总线应用、网络应用、多媒体应用、通信 设备应用。同时,本书还含盖了嵌入式实时操作系统应 用、嵌入式系统的优化设计、嵌入式系统抗干扰设计、嵌 入式系统的接口设计、嵌入式系统的 internet 互连技术、 嵌入式系统的仿真技术、纠错技术、逻辑分析技术等等。

本书是技术设计、技术主管、设备采购人员的案头 书,200 篇应用文章总有一篇适合您。

本书已出版,定价 105 元(含邮费),预购者请将书款 及邮寄费通过邮局汇款至,

通信:北京 8712 信箱 微计算机信息杂志社

电话:010-62545262.62559461 邮编:100080

E-mail:control@public.fhnet.cn.net

中興食被用:http://www.itcontrol.cn **邮局订阅号:82-948** 120 元 / 年-67 -

END IF:

IF (count = 2) THEN

out_tmp <= ' 1';

out_tmp <= $^{\prime}$ 0 $^{\prime}$;

END IF-

END PROCESS;

BEGIN

PROCESS (count)

ELSE

END IF:

count <= reg; ELSIF (gate = ' 1') THEN

count <= count - 2;