

# Jini Intelligent Computing Workbook of Lab. #1



#### **Preamble**

在Lab. #1的檔案中主要有下列專案目錄:

- hls\_MultiplicationVitis HLS乘法器原始碼檔案
- vvd\_Multip2Num範例乘法器Vivado Design Suite參考檔案
  - design\_1.tcl 範例乘法器Block Design完成Generate Bitstream後匯出之TCL Script檔
  - MakeBit.bat 範例乘法器完成Generate Bitstream後,將.bit/.hwh拷貝至專案根目錄之批 次檔
- ipy\_Multip2Num範例乘法器系統程式Python原始碼檔及Jupyter Notebook原始碼編輯檔



# 1. Implement Flow

# 1.1. Vitis HLS/IP Design


【施作環境為Windows】

啟動Vitis HLS開發套件。




# 1.1.1. Create Source Project

開啟新的專案,設定好專案存放路徑:





- 1.若PYNQ-Z2的FPGA可運行於時脈200MHz以上,可以選擇週期為10 ns。
- 2.因vitis 2021.2版本讀不到pynq z2 board file, 所以選用與pynq z2相同Part 的xc7z020clg400-1




#### 接著將hls\_Multiplication中三個檔案放到vitis hls專案對應的位置






進入Vitis HLS專案IDE畫面後,加入Source/Test Bench的原始碼檔。 在專案Source按滑鼠右鍵加入新檔,在Source選擇Multiplication.cpp及 Multiplication.h檔。(#Include部分注意大小寫問題。)





在專案Test Bench按滑鼠右鍵加入新檔, 在Test Bench選擇MultipTester.cpp檔。





專案必須指明IP匯出的Top Function, 在工具列設定圖加入Top Function名稱。(Top Function 名稱即為 Multiplication.cpp Function 名稱)








#### 1.1.2. Directives Control

在開始Synthesis之前必須先加入directive描述。


加入directive有兩種方式,一種是inline方式(使用#pragma),另一種是以 directives.tcl來控制。Lab 1是使用第一種方式,所以不需另外增加directives。



#### 1.1.3. C Simulation

在Lab. #1裡提供Test Bench的C Simulation原始碼檔,已經有匯入專案。可執行C Simulation來驗證IP的執行結果。結果會顯示在下方console欄。

★ Vitis HLS 2021.2 - Lab1 (C:\Users\USER\Desktop\HLS\lab\_vitis\Lab1)






# 1.1.4. Synthesis


在Vitis HLS的功能列執行C Synthesis:

√ Vitis HLS 2021.2 - Lab1 (C:\Users\USER\Desktop\HLS\lab\_vitis\Lab1)

File Edit Project Solution Window Help



彈出視窗按ok進行C synthesis



完成C Synthesis會在主視窗回報synthesis report。

(補充:若有slack / time violation, 可調整period。)




#### 1.1.5. Cosimulation

當進行Cosimulation時directive的組態需改成如下圖 (將ap\_ctrl\_none那行拿掉),不然會出現錯誤無法完成Cosimulation。在執行Cosimulation必須重新跑一次 C Synthesis。


#### 參考網址:

https://www.xilinx.com/support/documentation/sw\_manuals/xilinx2021\_1/ug871-vivado-high-level-synthesis-tutorial.pdf

https://forums.xilinx.com/t5/High-Level-Synthesis-HLS/Using-ap-memory-with-ap-cont rol-none/td-p/681187





按下Cosimulation來驗證設計。





#### 按下Cosimulation鍵後會彈出對話視窗,選擇Vivado XSIM,將dump trace選擇all






在輸出視窗檢視。要檢視波形可執行Open Wave Veiwer。






# **1.1.6.** Export IP

完成IP設計後,從Vitis HLS匯出IP,之後Vivado會需要匯入由Vitis HLS匯出的IP。 注意:若前面有跑cosimulation的話記得先還原成原本的directive,重新Synthesis 再匯出RTL。







# 1.2. Vivado/Implement Flow


【施作環境為在使用者PC/laptop/notebook (Windows Base)。】

啟動Vivado Design Suite的Vivado開發套件。



## 1.2.1. Create Design Project


開啟新的專案,設定好專案存放路徑:



選擇好專案儲存路徑。RTL Project、sources 跟 constraints留空之後再加。




# Parts選擇**xc7z020clg400-1**。






# 1.2.2. Import IP

進入Vivado專案IDE畫面後,第一步驟是匯入由Vitis HLS所產生的IP,在專案管理 點擊Settings選項。








將IP Repositories指定到Vitis HLS專案目錄,下一步會匯入由Vitis HLS專案開發的IP

IP Repositories Recent: C:/Users/USER/Desktop/HLS/lab\_vitis/Lab2\_2 Directory: C:\Users\USER\Desktop\HLS\lab\_vitis\Lab1 > 🚞 .conda > 🚞 .config > 🚞 .ipython > 🧰 .mozilla > iii .vscode > 🌒 3D Objects > AppData
> Contacts v 🔤 Desktop > iii Al > iii HLS > 1 Lab1\_2021Fall > 1 Lab2\_2021Fall > 🚞 Lab3\_2021Fall > lab\_bit v 🚞 Lab1 > 🚞 .settings > 🚞 solution 1 > 🚞 Lab2\_1 > 🚞 Lab2\_2 > 🛅 lab\_vivado > 🚞 project > 🚞 pynq-z2 > iii workbook2021 > 🚞 廃齡




# 1.2.3. Block Design


回到Vivado專案IDE畫面,在專案管理點擊Create Block Design選項。




在Diagram tab視窗加入components(ZYNQ7 Processing System及multip\_2num\_0), 並在Run Block Automation後用滑鼠左鍵雙擊processing system block, 將PLL Fabric clock設定為200MHz。














因為block design只有1個IP的設計,連線完成可由系統自動完成,直接執行Run Connection Automation即可。




完成後整個完整的diagram圖,可點選上方regenerate layout,檢查接線是否有誤 ,接著可切換到Address Editor tab檢視memory map:








接下來進行HDL Wrapper動作:在Design子視窗Source tab頁面Design Sources的 design 1.bd點擊滑鼠右鍵進行HDL Wrapper:



## 1.2.4. Synthesis/Placement/Routing/Generate

#### **Bit-stream**

產生FPGA所需要的bit-stream file,由於要產生bit-stream file需要經過
Synthesis/Placement/Routing的步驟,但可以省去單步執行的流程以一鍵執行由
Vivado IDE自動完成所有流程。在Vivado專案IDE畫面,在專案管理點擊Generate
Bitstream選項或由工具列按下Generate Bitstream按鍵。




Launch Runs的Numbers of jobs 可以選多一點,會快一些。



#### 1.2.5. Bit-stream Transfer from Development Kit to

#### **Device**

本實作已建立一個批次檔MakeBit.bat將FPGA運行時所需要.bit/.hwh拷貝到專案根目錄,此時只要將.bit/.hwh藉由MobaXterm或Samba傳送到PYNQ-Z2即可。提醒!開發者建立的專案名稱可能與MakeBit.bat內的專案名稱不相符,請自行修改.bat內專案路徑名稱。



bit檔位置 \Lab\_1\Lab\_1.runs\impl\_1\design\_1\_wrapper.bit
hwh檔位置 \Lab\_1\Lab\_1.gen\sources\_1\bd\design\_1\hw\_handoff\design\_1.hwh
更改檔名, 並記得存放在pynq版上的位置。

#### 1.3. PYNQ/Host Program


#### 1.3.1. Jupyter Notebook Browser Remote Editor

1. 啟動Jupyter Notebook,並開啟一個新的Python 3檔案。





2. 將Lab. #1提供的host program .py內容拷貝到瀏覽器編輯視窗,並運行後檢視結果。(記得檢查python code裡用到的檔案位置是否正確)



Note:

Kernel的register address offset可在以下檔案中找到:

### 1.3.2. Understanding PYNQ

PYNQ是建立在Xilinx platform上的API模組, 可運行Python程式碼的環境, PYNQ提供Python語言模組可進行對FPGA組態建立及流程控制。參考連結:

http://www.pynq.io/board.html

PYNQ open source: <a href="https://github.com/xilinx/pynq">https://github.com/xilinx/pynq</a>