CPU设计实验报告


201608010219 罗枭鸿 智能1601

001 实验内容 002 设计思路

003 代码解析 004

实验内容

设计相对简单的CPU,其数据通路如下所示。实现LDAC、STAC等16条指令,指令的具体内容在课件中。



设计思路

按照取址、译码、执行三个阶段来设计cpu的动作。

取址及译码阶段可以用FETCH1、FETCH2、FETCH3、FETCH4这4个状态来完成:

FETCH1: AR<=PC

FETCH2: DR<=M PC<=PC+1

FETCH3: IR<=DR

FETCH4: AR<=PC (这样设计是为了方便每条指令的执行)

而指令的执行阶段可以用状态的转换来实现:

state<=next_state

设计思路

代码分成4部分进行编写:

rsisa.vhd:声明每条指令对应的变量名。

mem.vhd:内存的vhdl代码。在这里声明内存的大小、初始化内存,

并规定读写信号(read、write)有效时内存的动作。

cpu.vhd: cpu的vhdl代码。在这里声明cpu的内部组成、cpu可能达到的各个状态,和cpu处于各个状态下采取的动作。

代码解析(rsisa.vhd)

```
rsisa.vhd
 打开(0) ▼ 图
                                                          保存(S)
 1 library ieee;
 2 use ieee.std logic 1164.all;
 3 use ieee.numeric std.all;
 6 package rsisa is
      -- RS prefix is used to avoid tautonym such like AND, OR, XOR, NOT
      constant RSNOP: std logic vector(7 downto 0) := "000000000";
      constant RSLDAC: std logic vector(7 downto 0) := "00000001";
      constant RSSTAC: std logic vector(7 downto 0) := "00000010";
      constant RSMVAC: std logic vector(7 downto 0) := "00000011";
      constant RSMOVR: std logic vector(7 downto 0) := "00000100";
      constant RSJUMP: std logic vector(7 downto 0) := "00000101";
      constant RSJMPZ: std logic vector(7 downto 0) := "00000110";
      constant RSJPNZ: std logic vector(7 downto 0) := "00000111";
18
      constant RSADD: std logic vector(7 downto 0) := "00001000";
      constant RSSUB: std logic vector(7 downto 0) := "00001001";
      constant RSINAC: std logic vector(7 downto 0) := "00001010";
      constant RSCLAC: std logic vector(7 downto 0) := "00001011";
      constant RSAND: std logic vector(7 downto 0) := "00001100";
      constant RSOR: std logic vector(7 downto 0) := "00001101";
      constant RSXOR: std logic vector(7 downto 0) := "00001110";
      constant RSNOT: std logic vector(7 downto 0) := "00001111";
27 end package;
```

第13行,第64列 ▼

制表符宽度: 4▼

如左图所示,rsia主要是指定每条指令对应的变量名,如: "0000 0000"对应RSNOP "0000 0001"对应RSLADC

代码解析(mem.vhd)

```
打开(0) ▼ 图
                 rsisa.vhd
                                                        mem.vhd
      31 => "00001000", -- n
61
62
       others => RSNOP
63);
64
65 begin
66
       -- The process takes addrbus and read/write signals at first,
67
       -- then at the next clock does the data transmission.
68
       for clk : process(clk)
69
       begin
           if(falling edge(clk)) then
               if(reset='1') then
                   addr <= (others=>'0'):
               else
                   addr <= addrbus;
               end if:
               if(write='1') then
                   memdata(to integer(unsigned(addr))) <= databus;</pre>
               end if:
80
           end if:
81
       end process;
82
83
       databus <= memdata(to integer(unsigned(addr))) when (write='0')</pre>
  else "ZZZZZZZZ"; -- or when (read='1')
84
       res<=memdata(29);
85
86 end architecture;
                                         VHDL ▼ 制表符宽度: 4 ▼ 第66行, 第52列 ▼ 插入
```

左图是mem.vhd的部分代码,大体与给出的参考代码rsmem.vhd相似。改动的地方主要是:

- 1. n设置成8
- 2. 时钟下降沿执行对mem的读写操作
- 3. 没有使用rw变量,而是直接对write 的值进行判断

代码解析(cpu.vhd)

下面主要对cpu.vhd的architecture部分进行说明:

```
architecture部分主要有一下内容组成:
architecture
内部信号声明
——>声明CPU的各个寄存器、声明内部总线、
声明各个控制信号、声明每一个状态的编
码.....
process外部的逻辑内容
——>在这里写一些逻辑功能:总线上数据的
传输、ALU的运算
```

process(clk)

- ——>这里写时钟上升沿要做的事情:
- ① 状态的更替
- 2 根据控制信号的值来确定做什么

. . .

for_nextstate: process(state, ir, z)

- ——>这个进程用于生成下一个状态
- ——>在这里写好每个状态的下一个状态是 什么

. . .

gen_controls: process(state)

- ——>这个进程用于根据当前状态给每一个控制信号赋值
- ——>在这里写好每个状态下每个控制信号 的值

. . .

end

代码解析(cpu.vhd)

编写cpu.vhd的工作主要是在参考代码rscpu.vhd的基础上进行添加添加:添加内部信号、内部寄存、状态;添加状态与下一状态的转移;添加时钟上升沿的动作、当前状态的动作。

但是,也有与rscpu.vhd不同的地方:

1. 没有产生下一个pc (next pc)的进程

理由:因为每个状态都有确定的下一状态,每一状态又有确定的动作,所以没有必要使用改变pc的进程。

2. 使用FETCH4,其内容是:AR<=PC,而FETCH3的内容改为:IR<=DR

理由:IR没从DR得到正确的值的时候,state已经改变了,导致无法正确的译码。

代码解析(comp.vhd)

```
comp.vhd
                                                              保存(S) ≡ - □ 🔞
 打开(o) ▼ 🖭
          rsisa.vhd
                                     mem.vhd
                                                   ×
                                                               comp.vhd
      signal write: std logic;
37
38 begin
39
      cpu 1: cpu
40
      port map(
               clk => clk,
42
               reset => reset,
43
               addrbus => addrbus,
               databus => databus,
               read => read,
               write => write
47
           );
48
49
      mem 1: mem
50
      port map(
51
52
53
54
               clk => clk,
               reset => reset.
               addrbus => addrbus,
               databus => databus,
55
56
57
               read => read.
               write => write
          );
58
59
      reset <= '1', '0' after 300 ns;
      clk <= not clk after 50 ns;
61
62 end architecture;
                                          VHDL ▼ 制表符宽度: 4 ▼ 第60行, 第32列 ▼ 插入
```

左图是comp.vhd的部分代码,与给出的参考代码rscomp.vhd相同。

需要在意的地方是:

- 1. 时间周期为100ns
- 2. 前300ns重置信号 (reset) 有效


clk:时钟信号(周期为100ns)

reset:重置信号


state: 状态


res:total的复制值,用来显示total的结果


可以看到,初始状态res=0




以下截图展示了res的变化过程:









当res变成36之后,它不在发生改变,而且res是按如下顺序变化:

0->1->3->6->10->15->21->28->36

可以知道,这正是我们设计时想要的结果。cpu运行正确。

谢谢!