简单cpu的设计

智能1601 樊龙 201608010325











。。。 cpu设计实现


cpu设计步骤

01: 确定它的用途

关键: 使CPU的

处理能力和它所执

行的任务匹配。



03:设计状态图

- 列出在每个状态中执行的微操作
- 从一个状态转移到另外一个状态的条件

CPU执行如下的操作序列


取指令周期: 从存储器中取出一条指令, 然后转到译码周期。

执行周期:执行该指令, 然后转移到取指令周期去 取下一条指令 取指令周期
译码周期
执行周期

译码周期:对该指令进行译码,即确定取到的是哪一种指令,然后转移到这种指令对应的执行周期。

状态图

一般cpu状态图:



cpu规格

cpu的规格

- 1. 64K字节的存储器,每个存储单元8位宽。
 - 地址引脚A[15..0]
 - 数据引脚D[7..0]
- 2. CPU的三个内部寄存器
 - ◆ 8位累加器AC:接受任何算术或者逻辑运算的
- 结果,并为使用两个操作数的算术或者逻辑操作指令提供一个操作数。
- ◆ 寄存器R: 一个8位通用寄存器。它为所有的双操作数算术和逻辑运算指令提供第二个操作数。它也可以用来暂时存放累加器马上要用到的数据。(减少存储器访问次数提高CPU的性能)
 - ◆ 零标志位Z:每次执行算术运算或者逻辑运算的 时候,它都将被置位。

指令集

指令	指令码	操作
NOP	0000 0000	无
LDAC	0000 0001 Γ	AC←M[Γ]
STAC	0000 0010 Γ	M[Γ]←AC
MVAC	0000 0011	R←AC
MOV R	0000 0100	AC←R
JUMP	0000 0101 Γ	GOTO Γ
JMPZ	0000 0110 Γ	IF (Z=1) THEN GOTO Γ
JPNZ	0000 0111 Γ	IF (Z=0) THEN GOTO Γ

指令集

ADD	0000 1000	$AC \leftarrow AC + R$, IF $(AC + R = 0)$ THEN $Z \leftarrow 1$ ELSE $Z \leftarrow 0$
SUB	0000 1001	$AC \leftarrow AC - R$, IF $(AC - R = 0)$ THEN $Z \leftarrow 1$ ELSE $Z \leftarrow 0$
INAC	0000 1010	$AC \leftarrow AC + 1$, IF $(AC + 1 = 0)$ THEN $Z \leftarrow 1$ ELSE $Z \leftarrow 0$
CLAC	0000 1011	AC←0, Z←1
AND	0000 1100	$AC \leftarrow AC \land R$, IF $(AC \land R = 0)$ THEN $Z \leftarrow 1$ ELSE $Z \leftarrow 0$
OR	0000 1101	$AC \leftarrow AC \lor R$, IF $(AC \lor R = 0)$ THEN $Z \leftarrow 1$ ELSE $Z \leftarrow 0$
XOR	0000 1110	$AC \leftarrow AC \oplus R$, IF $(AC \oplus R = 0)$ THEN $Z \leftarrow 1$ ELSE $Z \leftarrow 0$
NOT	0000 1111	AC←AC', IF (AC' = 0) THEN Z←1 ELSE Z←0

寄存器

有那些寄存器?寄存器的功能是什么?

◆ 16位的地址寄存器AR: 通过引脚A[15..0]向存储器 提供地址。


◆ 16位的程序计数器PC:存放的是将要执行的下一条指令的地址,或者指令需要的下一个操作数的地址。

AR和PC必须能够执行并行的装载和递增的操作。两个寄存器都从内部总线上接受数据。

寄存器

- ◆ 8位的数据寄存器DR:通过D[7..0]从存储器中接收 指令和数据并且向存储器传送数据。
 - ◆ 8位的指令寄存器IR:存放的是从存储器中取出来的操作码。
 - ◆ 8位的临时寄存器TR:在指令执行过程中,临时存储数据。(程序员不能访问)
 - ◆ DR, IR, R, TR必须能够并行装载数据。 CPU用一个ALU来完成所有这些功能。 ALU能够接受AC的数据作为一个输入,接受内部总线上的数据作为另外一个输入。AC总是从ALU得到它的输入。CPU同时也根据ALU的输出来决定结果是否0,从而设置Z。

指令执行过程




STAC1: DR \leftarrow M, PC \leftarrow PC+1, AR \leftarrow AR+1

STAC2: $TR \leftarrow DR$, $DR \leftarrow M$, $PC \leftarrow PC + 1$


STAC3: AR←DR, TR

STAC4: DR←AC

STAC5: M←DR



设计实现



内存实现

用相对简单CPU编程计算1 + 2 + + n。

算法步骤 :

- 1: total = 0, i = 0
- 2: i=i+1
- 3: total = total + i
- 4: IF $i \neq n$ THEN GOTO 2

实现这一算法的相对简单CPU的代码如下:

```
CLAC
               LDAC i
INAC
STAC i
Loop:
      MVAC
     LDAC total
                 total = total + i
     ADD
     STAC total
     LDAC n
                 IF i≠n THEN GOTO Loop
total:
```

内存实现

指令	1st Loop	2nd Loop	3rd Loop	4th Loop	5th Loop
CLAC	AC=0				
STAC total	total=0				
STAC i	i=0				
LDAC i	AC=0	AC=1	AC=2	AC=3	AC=4
INAC	AC=1	AC=2	AC=3	AC=4	AC=5
STAC i	i=1	i=2	i=3	i=4	i=5
MVAC	R=1	R=2	R=3	R=4	R=5
LDAC total	AC=0	AC=1	AC=3	AC=6	AC=10
ADD	AC=1	AC=3	AC=6	AC=10	AC=15
STAC total	total=1	total=3	total=6	total=10	total=15
LDAC n	AC=5	AC=5	AC=5	AC=5	AC=5
SUB	AC=4,	AC=3,	AC=2,	AC=1,	AC=0,
	Z=0	Z=0	Z=0	Z=0	Z=0
JPNZ Loop	JUMP	JUMP	JUMP	JUMP	NO JUMP

内存实现

```
15 => RSLDAC, --ac=total
signal memdata: memtype(4095 downto 0) := (
                                                          16 => std logic vector(to unsigned(total addr, 8)),
0 \Rightarrow RSCLAC
                                                          17 => X"00",
1 => RSSTAC, --m[total total] <= ac total=0
                                                          18 \Rightarrow RSADD, --ac=ac+r
2 => std logic vector(to unsigned(total addr, 8)),
                                                          19 => RSSTAC, --total=ac
3 => X"00",
                                                          20 => std logic vector(to unsigned(total addr, 8)),
4 \Rightarrow RSSTAC, --m[i addr] \le ac i=0
                                                          21 => X"00",
5 => std logic vector(to unsigned(i addr, 8)),
                                                          22 \Rightarrow RSLDAC, --ac=n
6 => X"00",
                                                          23 => std_logic_vector(to_unsigned(n addr, 8)),
7 \Rightarrow RSLDAC, -- loop   --ac <= m[i addr]   ac=i
                                                          24 \Rightarrow X"00",
8 => std logic vector(to unsigned(i addr, 8)),
                                                          25 \Rightarrow RSSUB, --ac=ac-r
9 \Rightarrow X"00",
                                                          26 => RSJPNZ, --
10 \Rightarrow RSINAC, --ac++
                                                          27 => std logic vector(to unsigned(loop addr, 8)),
11 \Rightarrow RSSTAC, --i=ac
                                                          28 => X"00",
12 => std logic vector(to unsigned(i addr, 8)),
                                                         29 => X"00", -- total
13 \Rightarrow X"00",
                                                          30 => X"00", -- i
14 \Rightarrow RSMVAC, --r=ac
                                                          31 => "00000100", -- n
                                                          others => RSNOP
```


CPU实现

```
if(state=fetch1)
                                                 nextstate<=fetch2;
                                         then
                    elsif(state=fetch2) then
                                                 nextstate<=fetch3;
                    elsif(state=fetch3) then
                                                 nextstate<=fetch4;
FETCH
                    elsif(state=fetch4) then
                        if(ir=RSCLAC)
                                             then
                                                      nextstate<=clac1;
                        elsif(ir=RSINAC)
                                                      nextstate<=incac1;
                                             then
                        elsif(ir=RSADD)
                                             then
                                                      nextstate<=add1;
                        elsif(ir=RSSUB)
                                             then
                                                      nextstate<=sub1;
         Decode
                        elsif(ir=RSAND)
                                             then
                                                      nextstate<=and1;
                        elsif(ir=RSOR)
                                             then
                                                      nextstate<=or1;
                        elsif(ir=RSXOR)
                                             then
                                                      nextstate<=xor1;
                        elsif(ir=RSNOT)
                                             then
                                                      nextstate<=not1;
                        elsif(ir=RSMVAC)
                                             then
                                                      nextstate<=mvac1;
               Execute
                        elsif(ir=RSMOVR)
                                             then
                                                      nextstate<=movr1;
                        elsif(ir=RSLDAC)
                                             then
                                                      nextstate<=ldac1;
                        elsif(ir=RSSTAC)
                                             then
                                                      nextstate<=stac1;
                        elsif(ir=RSJUMP)
                                             then
                                                      nextstate<=jump1;
```

STAC指令

```
STAC1: DR\leftarrowM, PC\leftarrowPC + 1, AR\leftarrowAR + 1
                                                         elsif(state=stac1)
                                                                               then
                                                                                       nextstate<=stac2;
STAC2: TR\leftarrowDR, DR\leftarrowM, PC\leftarrowPC + 1
                                                         elsif(state=stac2)
                                                                               then
                                                                                       nextstate<=stac3;
                                                         elsif(state=stac3)
                                                                               then
STAC3: AR←DR, TR
                                                                                       nextstate<=stac4;
                                                         elsif(state=stac4)
                                                                               then
                                                                                       nextstate<=stac5;
STAC4: DR←AC
                                                         elsif(state=stac5)
                                                                               then
                                                                                        nextstate<=fetch1;
STAC5: M←DR
--store ac
elsif(state=stac1) then--dr<=m pc=pc+1
                                          ar=ar+1
arload<='0';pcbus<='0';pcinc<='1';drload<='1';membus<='1';irload<='0';acreset<='0';acinc<='0';
rbus<='0';s<="0000";acload<='0';rload<='0';acbus<='0';arinc<='1';trbus<='0';drbus<='0';trload<='0';
read<='1';write1<='0';write<='0';pcload<='0';
elsif(state=stac2) then--tr<=dr dr<=m
                                              pc=pc+1
arload<='0';pcbus<='0';pcinc<='1';drload<='1';membus<='1';irload<='0';acreset<='0';acinc<='0';
rbus<='0';s<="0000";acload<='0';rload<='0';acbus<='0';arinc<='0';trbus<='0';drbus<='0';trload<='1';
read<='1';write1<='0';write<='0';pcload<='0';
elsif(state=stac3) then--ar<=dr, tr
arload<='1';pcbus<='0';pcinc<='0';drload<='0';membus<='0';irload<='0';acreset<='0';acinc<='0';
rbus<='0';s<="0000";acload<='0';rload<='0';acbus<='0';arinc<='0';trbus<='1';drbus<='1';trload<='0';
read<='0';write1<='0';write<='0';pcload<='0';
elsif(state=stac4) then--dr<=ac
arload<='0';pcbus<='0';pcinc<='0';drload<='1';membus<='0';irload<='0';acreset<='0';acinc<='0';
rbus<='0';s<="0000";acload<='0';rload<='0';acbus<='1';arinc<='0';trbus<='0';drbus<='0';trload<='0';
read<='0';write1<='0';write<='0';pcload<='0';
elsif(state=stac5) then--m<=dr
arload<='0';pcbus<='0';pcinc<='0';drload<='0';membus<='0';irload<='0';acreset<='0';acinc<='0';
rbus<='0';s<="0000";acload<='0';rload<='0';acbus<='0';arinc<='0';trbus<='0';drbus<='1';trload<='0';
read<='0';write1<='1';write<='1';pcload<='0';
```

仿真结果



THANKS!

智能1601 樊龙 201608010325