实验报告

一、实验内容

设计一个执行 RISC-V 的基本整数指令集 RV32I 的单周期 CPU

二、实验要求

- 1、硬件设计采用 VHDL 或 Verilog 语言,软件设计采用 C/C++或 SystemC 语言,其它语言例如 Chisel、MyHDL 等也可选。
- 2、实验报告采用 markdown 语言,或者直接上传 PDF 文档
- 3、实验最终提交所有代码和文档

三、CPU 指令集

Instruction	Constraints	Code Points	Purpose			
LUI	rd=x0	2^{20}				
AUIPC	rd=x0	2^{20}				
ADDI	rd =x0, and either $rs1\neq$ x0 or $imm\neq$ 0	$2^{17}-1$				
ANDI	rd=x0	217				
ORI	rd=x0	217				
XORI	rd=x0	217				
ADDIW	rd=x0	217				
ADD	rd=x0	210				
SUB	rd=x0	210				
AND	rd=x0	210	Reserved for future standard use			
OR	rd=x0	210				
XOR	rd=x0	210				
SLL	rd=x0	210				
SRL	rd=x0	210				
SRA	rd=x0	210				
ADDW	rd=x0	210				
SUBW	rd=x0	210				
SLLW	rd=x0	210				
SRLW	rd=x0	210				
SRAW	rd=x0	210				
FENCE	pred=0 or succ=0	$2^{5}-1$				
SLTI	rd=x0	217				
SLTIU	rd=x0	217				
SLLI	rd=x0	211				
SRLI	rd=x0	211				
SRAI	rd=x0	211	n			
SLLIW	rd=x0	210	Reserved for custom use			
SRLIW	rd=x0	210				
SRAIW	rd=x0	210				
SLT	rd=x0	210				

31		20 19	15 14	12 11	7 6	0
imr	n[11:0]	rs1	funct3	rd	opcode	
	12	5	3	5	7	
offs	set[11:0]	base	width	dest	LOAD	

31	25 24	2	0 19	15 14	12 1	1	7 6	
imm[11:5		rs2	rs1	fun	ct3	imm[4:0]	oj	pcode
7		5	5	- :	3	5		7
offset[11:	5]	src	base	wie	dth	offset[4:0]	ST	ORE


		Register	operand			
Instruction	rd	rs1	read CSR?	write CSR?		
CSRRW	x0	-	no	yes		
CSRRW	!x0	-	yes	yes		
CSRRS/C	-	x0	yes	no		
CSRRS/C	-	!x0	yes	yes		
	Iı	nmediat	e operand			
Instruction	rd	uimm	read CSR?	write CSR?		
CSRRWI	x0	-	no	yes		
CSRRWI	!x0	-	yes	yes		
CSRRS/CI	-	0	yes	no		
CSRRS/CI	-	!0	yes	yes		


指令类型:

31	30	25	24	21	20	19	15	14	12	11 8	7	6	0	
funct7 rs2					rs1 funct3			3	re	ope	opcode			
	imr	n[1]	[0:1			rs1		funct	3	re	i	ope	code] I-typ
in	nm[11:5]			rs2		rs1		funct3	3	imm	[4:0]	opo	code] S-typ
imm[12] imm[10:	5]		rs2		rs1		funct	3	imm[4:1]	imm[11]	opo	code	B-typ
			imi	m[31:	12]					re	i	ope	code] U-tyj
imm[20	imr	n[10):1]	i	mm[11]	in	m[1	9:12]		re	1	ope	code	J-typ

四、实验过程

参考手册给出的 datapath,整体框架如下:






手册中说了流水线 CPU 有 5 个步骤: 取指令-译码-执行-访存-写回,是将 clk 分为了 5 分时来循环执行这 5 个步骤的:

```
entity time5 is
port(
        clk_in:in std_logic;
        clk_out:out std_logic_vector(4 downto 0)
        );
end time5;
architecture bhy of time5 is
signal temp:std_logic_vector(4 downto 0):="10000";
begin
        t0:process(clk_in)
        begin
                if(rising_edge(clk_in)) then
                        if temp="10000" then
                                temp<="00001";
                        else
                                temp <= temp(3 downto 0) & '0';
                        end if;
                end if;
        end process;
        clk_out <= temp;
end ;
```


(1) 取指 clk1: 产生一条 pc 输出, pc 进入指令存储器 (ins_mem) 取出指令。




(2) 译码 clk2:


指令取出来后,指令进入2个部分:

- ① imm(立即数产生器)根据指令类型生成相应立即数。
- ② 同时指令还进入 control (控制器)产生控制信号。




(3) **执行 clk3:** 上升沿产生 alu 结果






(5) 写回:



五、测试样例


➤ ADD 指令

0000000 00010 00001 000 00011 0110011 rs1 与 rs2 相加,存到寄存器 x3




▶ LB 指令

00000000000 00000 000 00001 0000011




➤ LBU

00000000001 00000 100 00010 0000011




➤ LUI x1, 0x1

00000000 00000000 0001 00001 0110111 r1=00000000 0000000 00010000 00000000



LH 16bit signed

00000000000 00000 001 00001 0000011



六、心得体会

感觉挺有难度的,一开始对于指令非常不熟悉,看手册也像看天书一样,然后就慢慢读,慢慢积累,逐渐好了一些。然后回想大二设计 CPU 时的过程,几个模块大致分了一下,着手每个模块每个模块的写。然后过程中贯穿"一切以指令出发"。也遇到了一些问题,有找同学帮忙解决,也有自己思考。最后总算勉强完成,但是没有对每条指令都测试。希望有时间能在后面对整个过程再完善一下。