

实验报告

实验名称（RISC-V 基本整数指令集 RV32I 的 CPU 设计）

班级：保密 1601 学号：201608060130 姓名：其美卓嘎

实验目标

实现单周期 CPU 的设计

实验要求

- 采用 vhdl 编写程序
- 模拟器的输入是二进制的机器指令文件
- 模拟器的输出是 CPU 各个寄存器的状态和相关的存储器单元状态

实验内容

CPU 指令集：其中基本指令集有共 47 条指令集

程序框架

一、

```
1 1.ALU.v
2 ``verilog
3 `timescale 1ns / 1ps
4
5 module ALU(ReadData1, ReadData2, inExt, opCode, shamt, ALUSrcB, ALUOp, /*zero*/ result);
6     input [31:0] ReadData1, ReadData2, inExt;
7     input [6:0] opCode;
8     input [4:0] shamt;
9     input ALUSrcB;
10    input [2:0] ALUOp;
11    //output zero;
12    output [31:0] result;
13
14    //reg zero;
15    reg [31:0] result;
16    wire [31:0] B;
17    assign B = ALUSrcB? inExt : ReadData1;
18
19    always @(ReadData1 or ReadData2 or inExt or ALUSrcB or ALUOp or B)
20    begin
21        if(opCode == 7'b0010011)begin
22            case(ALUOp)
23                // ADDI
24                3'b000: begin
25                    result = ReadData2 + B;
26                    //zero = (result == 0)? 1 : 0;
27                end
```

```

28         // SLLI
29         3'b001: begin
30             result = ReadData2 << shamt;
31             //zero = (result == 0)? 1 : 0;
32         end
33     endcase
34 end
35 else if(opCode == 7'b0110011)begin
36     case(ALUOp)
37         // SLT
38         3'b010: begin
39             result = (ReadData2 < ReadData1)? 1 : 0;
40         end
41     endcase
42 end
43 else if(!opCode)begin
44     result = 0;
45 end
46 end
47 endmodule

```

ALU 模块设置了 3 个 32 位的输入信号（ReadData1, ReadData2, inExt），分别表示 rs 寄存器的值、rt 寄存器的值和扩展后的立即数的值；设置了 7 位的输入信号 opCode、5 位的输入信号 shamt、3 位的输入信号 ALUOp（其实就是后面的 funct3 子集）以及输入的控制信号 ALUSrcB。该模块根据控制信号 ALUSrcB 来判断 ALU 命令时 ADD 类型还是 ADDI 类型选择 rs 寄存器的值或立即数的值。在 always 下，根据 opCode 可以判断是否 ALU 类型的译码而是否继续往下执行，最后根据 ALUOp（funct3）执行相应的指令内容。

二、

```

52 2.BRANCH.v
53 ``verilog
54 `timescale 1ns / 1ps
55
56 module BRANCH(ReadData1, ReadData2, opCode, funct3, zero);
57     input [31:0] ReadData1, ReadData2;
58     input [6:0] opCode;
59     input [2:0] funct3;
60     output zero;
61
62     reg zero;
63
64     always @(ReadData1 or ReadData2 or funct3)
65     begin
66         if(opCode == 7'b1100011)begin
67             case(funct3)
68                 //BNE
69                 3'b001:begin
70                     zero = (ReadData1 != ReadData2)? 1 : 0;
71                 end
72             endcase
73         end
74         else zero = 0;
75     end
76 endmodule

```

BRANCH 模块根据 rs 和 rt 寄存器里面的值是否相等将控制信号置为 1 或 0, zero 为 1 并且 PCSrc 为 1 会执行跳转指令（后面会提及到）。

三、

```

81 3.LOAD.v
82 ``verilog
83 `timescale 1ns / 1ps
84
85 module LOAD(ReadData2, inExt, funct3, DataOut, DataIn, DataMemRW, InstructionMemory, opCode, curPC);
86     input [31:0] ReadData2, inExt;
87     input [6:0] opCode;
88     input [2:0] funct3;
89     input [31:0] DataIn, InstructionMemory, curPC;
90     input DataMemRW;
91     output reg [31:0] DataOut;
92     reg [31:0] memory[0:31];
93
94     wire [31:0] DAddr;
95     wire [15:0] Data;
96
97     assign DAddr = ReadData2 + inExt;
98
99     // read data
100     always @(DataMemRW) begin
101         if (DataMemRW == 0) begin
102             memory[curPC] = InstructionMemory;
103         end
104     end
105     always @(ReadData2 or inExt or DAddr or funct3)
106     begin
107         if(opCode == 7'b0000011)

```

```

108     begin
109         case(funcnt3)
110             3'b001://LH
111             begin
112                 DataOut = memory[DAddr];
113                 DataOut[31:16] = DataOut[15]? 16'hffff : 16'h0000;
114             end
115         endcase
116     end
117 end
118
119
120 always @(DataMemRW or DAddr or DataIn)
121 begin
122     if (DataMemRW) memory[DAddr] = DataIn;
123 end
124
125 endmodule

```

LOAD 指令单元模块会有一点不同，因为除了本身有数据存储模块外，还需要一个指令存储模块，所以 LOAD 模块里面会包含有存储功能，以方便当指令是读功能的时候，可以读取相应所需要的内容。所以在该模块里面声明了 memory 来存储指令内容。

四、

```

131 4.controlUnit.v
132 ``verilog
133 `timescale 1ns / 1ps
134
135 module controlUnit(opCode, funct3, zero, PCWre, ALUSrcB, ALUM2Reg, RegWre, InsMemRW, DataMemRW, ExtSel, PCSrc, RegOut)
136 input [6:0] opCode;
137 input [2:0] funct3;
138 input zero;
139 output PCWre, ALUSrcB, ALUM2Reg, RegWre, InsMemRW, DataMemRW, ExtSel, PCSrc, RegOut;
140 output [2:0] ALUOp;
141
142 assign PCWre = (opCode == 7'b1111111)? 0 : 1;
143 assign ALUSrcB = (opCode == 7'b0010011 || opCode == 7'b0100011 || opCode == 7'b0000011)? 1 : 0;
144 assign ALUM2Reg = (opCode == 7'b0000011)? 1 : 0;
145 assign RegWre = (opCode == 7'b0110011 || opCode == 7'b0010011 || opCode == 7'b0000011)? 1 : 0;
146 assign InsMemRW = 0;
147 assign DataMemRW = (opCode == 7'b0100011)? 1 : 0;
148 assign ExtSel = (opCode == 7'b0010011 || opCode == 7'b0100011 || opCode == 7'b0000011 || opCode == 7'b1100011)? 1 : 0;
149 assign PCSrc = (opCode == 7'b1100011 && zero == 1)? 1 : 0;
150 assign RegOut = (opCode == 7'b0001111)? 0 : 1;
151 assign ALUOp[2] = funct3[2];
152 assign ALUOp[1] = funct3[1];
153 assign ALUOp[0] = funct3[0];
154
155 endmodule

```

该模块是获取各功能的控制信号，PCWre 和 zero 同时置为 1 时执行 $PC \leftarrow PC + 4 + (\text{sign-extend})\text{immediate}$ 操作；ALUSrcB 为 1 时获取来自 sign 或 zero 扩展的立即数，相关指令：addi、ori、sw、lw，否则获取来自寄存器堆 rs 输出，相关指令：add、sub、or、and、move、beq；ALUM2Reg 为 1 时获取来自数据存储单元（Data MEM）的输出，相关指令：lw、lh 等，否则来自 ALU 运算结果的输出，相关指令：add、addi、sub、ori、or、and、move；RegWre 为 1 时寄存器组写使能，相关指令：add、addi、sub、ori、or、and、move、lw 等，否则无写寄存器组寄存器，相关指令：sw、halt；InsMemRW 为 0 时读指令存储器(Ins. Data)，初始化为 0；DataMemRW 为 1 时写数据存储单元，相关指令：sw 等，否则读数据存储单元，相关指令：lw 等；ExtSel 为 1 时进行立即数符号扩展，相关指令：addi、sw、lw、beq 等，否则进行零扩展；RegOut 为 1 时写寄存器组寄存器的地址，来自 rd 字段，相关指令：add、sub、and、or、move 等，否则写寄存器组寄存器的地址，来自 rt 字段。

五

```
161 5.PC.v
162 ``verilog
163 `timescale 1ns / 1ps
164
165 module PC(clk, Reset, PCWre, PCSrc, immediate, Address);
166     input clk, Reset, PCWre, PCSrc;
167     input [31:0] immediate;
168     output [31:0] Address;
169     reg [31:0] Address;
170
171     /*initial begin
172         | Address = 0;
173     end*/
174
175     always @(posedge clk or negedge Reset)
176     begin
177         if (Reset == 0) begin
178             Address = 0;
179         end
180         else if (PCWre) begin
181             if (PCSrc) Address = Address + 4 + immediate*2;
182             else Address = Address + 4;
183         end
184     end
185
186 endmodule
```

简单的时钟输入信号和重置输入信号,根据控制信号判断地址修改的时候是否跟立即数有关。

六、

```
191 6.signZeroExtend.v
192 ``verilog
193 `timescale 1ns / 1ps
194
195 module signZeroExtend(I_immediate, B_immediate, ExtSel, I_out, B_out);
196     input [11:0] I_immediate, B_immediate;
197     input ExtSel;
198     output [31:0] I_out, B_out;
199
200     assign I_out[11:0] = I_immediate;
201     assign I_out[31:12] = ExtSel? (I_immediate[11]? 20'hffff : 20'h000000) : 20'h000000;
202
203     assign B_out[0] = 0;
204     assign B_out[11:1] = B_immediate[10:0];
205     assign B_out[31:12] = ExtSel? (B_immediate[11]? 20'hffff : 20'h000000) : 20'h000000;
206
207 endmodule
208
```

扩充立即数的单元模块,此处只处理了 ltype 类型和 Btype 类型的立即数。

七、

```
7.DataMemory.v
``verilog
`timescale 1ns / 1ps
module dataMemory(DAddr, DataIn, DataMemRW, DataOut, InstructionMemory, opCode, curPC);
    input [31:0] DAddr, DataIn, InstructionMemory, curPC;
    input [6:0] opCode;
    input DataMemRW;
    output reg [31:0] DataOut;
    reg [31:0] memory[0:31];
    always @(DataMemRW) begin
        if (DataMemRW == 0) begin
            memory[curPC] = InstructionMemory;
            DataOut = memory[curPC];
        end
    end
    always @(DataMemRW or DAddr or DataIn)
    begin
        if (DataMemRW) memory[DAddr] = DataIn;
    end
end
```

endmodule 和 LOAD 单元模块的存储数据一样,这里增加了每次时钟周期查看当前存储的数据的功能,即输出信号 DataOut。

八、

```

8.instructionMemory.v
``verilog
`timescale 1ns / 1ps

module instructionMemory(
    input [31:0] pc,
    input InsMemRW,
    output [6:0] op,
    output [4:0] rs, rt, rd,
    output [2:0] funct3,
    output [4:0] shamt,
    output [11:0] I_immediate,
    output [11:0] B_immediate,
    output [31:0] InstructionMemory);

    wire [31:0] mem[0:15];

    assign mem[0] = 32'h00000000;
    // ADDI $1,$2,8
    assign mem[1] = 32'h00808113;
    // SLLI $2,$4,2
    assign mem[2] = 32'h00211213;
    // BNE $2,$4 (to 20)
    assign mem[3] = 32'h00021163;
    //
    assign mem[4] = 32'h00000000;
    // SLT $4,$2,$2

    assign mem[5] = 32'h00412133;
    // LH
    assign mem[6] = 32'h00341503;
    //
    assign mem[7] = 32'h00000000;
    //
    assign mem[8] = 32'h00000000;
    // sw
    assign mem[9] = 32'h00000000;
    // lw
    assign mem[10] = 32'h00000000;
    // beq $2,$7,-5 (to 01C)
    assign mem[11] = 32'h00000000;
    // halt
    assign mem[12] = 32'hFC000000;

    assign mem[13] = 32'h00000000;
    assign mem[14] = 32'h00000000;
    assign mem[15] = 32'h00000000;

    // output
    assign op = mem[pc[5:2]][6:0];
    assign rs = mem[pc[5:2]][24:20];
    assign rt = mem[pc[5:2]][19:15];
    assign rd = mem[pc[5:2]][11:7];
    assign InstructionMemory = mem[pc[5:2]][31:0];
    assign I_immediate = mem[pc[5:2]][31:20];

```

```

    assign B_immediate[11] = mem[pc[5:2]][31];
    assign B_immediate[10] = mem[pc[5:2]][7];
    assign B_immediate[9:4] = mem[pc[5:2]][30:25];
    assign B_immediate[3:0] = mem[pc[5:2]][11:8];
    assign funct3 = mem[pc[5:2]][14:12];
    assign shamt = I_immediate[4:0];

```

endmodule

```

300 registerFile.v
301 ``verilog
302 `timescale 1ns / 1ps
303
304 module registerFile(clk, RegWre, RegOut, rs, rt, rd, ALUM2Reg, dataFromALU, dataFromRW, Data1, Data2);
305     input clk, RegWre, RegOut, ALUM2Reg;
306     input [4:0] rs, rt, rd;
307     input [31:0] dataFromALU, dataFromRW;
308     output [31:0] Data1, Data2;
309
310     wire [4:0] writeReg;
311     wire [31:0] writeData;
312     assign writeReg = RegOut ? rd : rt;
313     assign writeData = ALUM2Reg ? dataFromRW : dataFromALU;
314
315     reg [31:0] register[0:31];
316     integer i;
317     initial begin
318         for (i = 0; i < 32; i = i+1) register[i] <= 1;
319     end
320
321     // output
322     assign Data1 = register[rs];
323     assign Data2 = register[rt];
324
325     // Write Reg
326     always @(posedge clk)

```



```

327     begin
328         if (RegWre && writeReg) register[writeReg] = writeData; // 防止数据写入0号寄存器
329     end
330
331 endmodule

```

该单元模块基本功能就是将 rs、rt 寄存器里面的指赋值给输出信号。除此之外，根据控制信号判断存储到的寄存器编号是根据 rt 还是 rd，存储的内容是根据 ALU 算法还是基于读算法来写入数据。

```

335 10.singleStyleCPU.v
336 ``verilog
337 //`include "controlUnit.v"
338 //`include "dataMemory.v"
339 //`include "ALU.v"
340 //`include "instructionMemory.v"
341 //`include "registerFile.v"
342 //`include "signZeroExtend.v"
343 //`include "PC.v"
344 `timescale 1ns / 1ps
345
346 module SingleCycleCPU(
347     input clk, Reset,
348     output wire [6:0] opCode,
349     output wire [2:0] funct3,
350     output wire [4:0] shamt, rs, rt, rd,
351     output wire [31:0] Out1, Out2, curPC, Result,
352     //test
353     output wire [31:0] DMOut, DMOut2, I_ExtOut,
354     output wire zero
355 );
356
357 wire [2:0] ALUOp;
358 wire [31:0] /*I_ExtOut, DMOut*/InstructionMemory, B_ExtOut;
359 wire [11:0] I_immediate, B_immediate;
360 wire /*zero,*/ PCWre, PCSrc, ALUSrcB, ALUM2Reg, RegWre, InsMemRW, DataMemRW, ExtSel, RegOut;
361
362 // module ALU(ReadData1, ReadData2, inExt, ALUSrcB, ALUOp, zero, result);
363 ALU alu(Out1, Out2, I_ExtOut, opCode, shamt, ALUSrcB, ALUOp, /*zero,*/ Result);
364 // module BRANCH(ReadData1, ReadData2, opCode, funct3, zero);
365 BRANCH branch(Out1, Out2, opCode, funct3, zero);
366 //module LOAD(ReadData2, inExt, funct3, DataOut, DataIn, DataMemRW, InstructionMemory, opCode, curPC);
367 LOAD load(Out2, I_ExtOut, funct3, DMOut2, Out2, DataMemRW, InstructionMemory, opCode, curPC);
368 // module PC(clk, Reset, PCWre, PCSrc, immediate, Address);
369 PC pc(clk, Reset, PCWre, PCSrc, B_ExtOut, curPC);
370 // module controlUnit(opCode, funct3, zero, PCWre, ALUSrcB, ALUM2Reg, RegWre, InsMemRW, DataMemRW, ExtSel, PCSrc
371 controlUnit control(opCode, funct3, zero, PCWre, ALUSrcB, ALUM2Reg, RegWre, InsMemRW, DataMemRW, ExtSel, PCSrc
372 // module dataMemory(DAddr, DataIn, DataMemRW, DataOut, InstructionMemory, opCode, curPC);
373 dataMemory datamemory(Result, Out2, DataMemRW, DMOut, InstructionMemory, opCode, curPC);
374 /* module instructionMemory(
375 input [31:0] po,
376 input InsMemRW,
377 input [5:0] op,
378 input [4:0] rs, rt, rd,
379 output [15:0] immediate);*/
380 instructionMemory ins(curPC, InsMemRW, opCode, rs, rt, rd, funct3, shamt, I_immediate, B_immediate, Instructio
381 // module registerFile(clk, RegWre, RegOut, rs, rt, rd, ALUM2Reg, dataFromALU, dataFromRW, Data1, Data2);
382 registerFile registerfile(clk, RegWre, RegOut, rs, rt, rd, ALUM2Reg, Result, DMOut, Out1, Out2);
383 // module signZeroExtend(I_immediate, ExtSel, out);
384 signZeroExtend ext(I_immediate, B_immediate, ExtSel, I_ExtOut, B_ExtOut);
385
386 endmodule

```


顶层模块，是整个 CPU 的控制模块，通过连接各个子模块来达到运行 CPU 的目的。

测试

测试平台

部件	配置	备注
CPU	core(TM) i3-6100U	
内存	DDR3-8GB	
操作系统	Windows10 家庭版	64 位操作系统

第一条指令 在第 2 个寄存器写入 0x66



分析和结论

从测试记录来看，模拟器实现了对二进制指令文件的读入，指令功能的模拟，CPU 和存储器状态的输出。根据分析结果，可以认为编写的模拟器实现了所要求的功能，完成了实验目标。