

模拟器实验报告

班级：智能 1602

学号：201608010722

姓名：孙传骐

实验目标

设计一个 CPU 模拟器，能模拟 CPU 指令集的功能

实验要求

- 采用 C/C++ 编写程序
 - 模拟器的输入是二进制的机器指令文件
 - 模拟器的输出是 CPU 各个寄存器的状态和相关的存储器单元状态实验内容
-

RISC-V 指令集

RV32I 指令集，包含六种基本指令格式

R 类型指令：用于寄存器到寄存器操作；

I 类型指令：用于短立即数和访存 load 操作；

S 类型指令：用于访存 store 操作；

B 类型指令：用于条件跳转操作；

U 类型指令：用于长立即数

J 类型指令：用于无条件跳转

RISC-V 指令集编码格式

31	30	25	24	21	20	19	15	14	12	11	8	7	6	0				
funct7				rs2			rs1		funct3		rd			opcode		R-type		
imm[11:0]						rs1		funct3		rd			opcode		I-type			
imm[11:5]				rs2			rs1		funct3		imm[4:0]			opcode		S-type		
imm[12]		imm[10:5]			rs2			rs1		funct3		imm[4:1]		imm[11]		opcode		B-type
imm[31:12]										rd			opcode		U-type			
imm[20]		imm[10:1]			imm[11]		imm[19:12]			rd			opcode		J-type			

RISC-V 指令

Category	Name	Fmt	RV32I Base	
Shifts				
Shift Left Logical		R	SLL	rd,rs1,rs2
Shift Left Log.Imm.		I	SLLI	rd,rs1,shamt
Shift Right Logical		R	SRL	rd,rs1,rs2
Shift Right Log.Imm.		I	SRLI	rd,rs1,shamt
Shift Right Arithmetic		R	SRA	rd,rs1,rs2
Shift Right Arith.Imm.		I	SRAI	rd,rs1,shamt
Arithmetic				
ADD		R	ADD	rd,rs1,rs2
ADD Immediate		I	ADDI	rd,rs1,imm
SUBtract		R	SUB	rd,rs1,rs2
Load Upper Imm		U	LUI	rd,imm
Add Upper Imm to PC		U	AUIPC	rd,imm
Logical				
XOR		R	XOR	rd,rs1,rs2
XOR Immediate		I	XORI	rd,rs1,imm
OR		R	OR	rd,rs1,rs2
OR Immediate		I	ORI	rd,rs1,imm
AND		R	AND	rd,rs1,rs2
AND Immediate		I	ANDI	rd,rs1,imm

Category	Name	Fmt	RV32I Base	
Compare				
Set<		R	SLT	rd,rs1,rs2
Set<Immediate		I	SLTI	rd,rs1,rs2
Set<Unsigned		R	SLTU	rd,rs1,rs2
Set<Imm Unsigned		I	SLTIU	rd,rs1,imm
Branches				
Branch=		B	BEQ	rs1,rs2,imm
Branch≠		B	BNE	rs1,rs2,imm
Branch<		B	BLT	rs1,rs2,imm
Branch≥		B	BGE	rs1,rs2,imm
Branch<Unsigned		B	BLTU	rs1,rs2,imm
Branch≥Unsigned		B	BGEU	rs1,rs2,imm
Jump&Link				
J&L		J	JAL	rd,imm
Jump&Link Register		I	JALR	rd,rs1,imm
Synch				
Synch thread		I	FENCE	
Synch Instr&Data		I	FENCE.I	
Environment				
CALL		I	ECALL	
BREAK		I	EBREAK	
Control Status Register(CSR)				
Read/Write		I	CSRRW	rd,csr,rs1
Read&Set Bit		I	CSRRS	rd,csr,rs1
Read&Clear Bit		I	CSRRC	rd,csr,rs1
Read/Write Imm		I	CSRRWI	rd,csr,imm
Read&Set Bit Imm		I	CSRRSI	rd,csr,imm
Read&Clear Bit Imm		I	CSRRCI	rd,csr,imm
Loads				
Load Byte		I	LB	rd,rs1,imm
Load Halfword		I	LH	rd,rs1,imm
Load Byte Unsigned		I	LBU	rd,rs1,imm
Load Half Unsigned		I	LHU	rd,rs1,imm
Load Word		I	LW	rd,rs1,imm
Stores				
Store Byte		S	SB	rs1,rs2,imm
Store Halfword		S	SH	rs1,rs2,imm
Store Word		S	SW	rs1,rs2,imm

模拟器设计框架

1. 宏定义:

2. 使用 4 个字节存储一条指令，Writeword 函数实现向内存写入，program 函数记录所有待执行的指令，并将其都写入内存。；

3. 指令译码；

4. 执行对应的操作。

测试

测试平台

模块	配置
CPU	Core i7-6700
操作系统	Windows10
运行环境	C++

测试结果

1.

Registers before executing the instruction @0x0

PC=0x0 IR=0x0

R[0]=0x0 R[1]=0x0 R[2]=0x0 R[3]=0x0 R[4]=0x0 R[5]=0x0 R[6]=0x0 R[7]=0x0 R[8]=0x0 R[9]=0x0 R[a]=0x0 R[b]=0x0 R[c]=0x0 R[d]=0x0 R[e]=0x0 R[f]=0x0 R[10]=0x0 R[11]=0x0 R[12]=0x0 R[13]=0x0 R[14]=0x0 R[15]=0x0 R[16]=0x0 R[17]=0x0 R[18]=0x0 R[19]=0x0 R[1a]=0x0 R[1b]=0x0 R[1c]=0x0 R[1d]=0x0 R[1e]=0x0 R[1f]=0x0

do CSRRS and the result is :rd=3af

Registers after executing the instruction

PC=0x4 IR=0x13ab73

R[0]=0x0 R[1]=0x0 R[2]=0x0 R[3]=0x0 R[4]=0x0 R[5]=0x0 R[6]=0x0 R[7]=0x0 R[8]=0x0 R[9]=0x0 R[a]=0x0 R[b]=0x0 R[c]=0x0 R[d]=0x0 R[e]=0x0 R[f]=0x0 R[10]=0x0 R[11]=0x0 R[12]=0x0 R[13]=0x0 R[14]=0x0 R[15]=0x0 R[16]=0x0 R[17]=0x0 R[18]=0x0 R[19]=0x0 R[1a]=0x0 R[1b]=0x0 R[1c]=0x0 R[1d]=0x0 R[1e]=0x0 R[1f]=0x0
2.

Registers before executing the instruction @0x4

PC=0x4 IR=0x13ab73

R[0]=0x0 R[1]=0x0 R[2]=0x0 R[3]=0x0 R[4]=0x0 R[5]=0x0 R[6]=0x0 R[7]=0x0 R[8]=0x0 R[9]=0x0 R[a]=0x0 R[b]=0x0 R[c]=0x0 R[d]=0x0 R[e]=0x0 R[f]=0x0 R[10]=0x0 R[11]=0x0 R[12]=0x0 R[13]=0x0 R[14]=0x0 R[15]=0x0 R[16]=0x0 R[17]=0x0 R[18]=0x0 R[19]=0x0 R[1a]=0x0 R[1b]=0x0 R[1c]=0x0 R[1d]=0x0 R[1e]=0x0 R[1f]=0x0

do CSRRWI and the result is :rd=3ab

Registers after executing the instruction

PC=0x8 IR=0x13db73

R[0]=0x0 R[1]=0x0 R[2]=0x0 R[3]=0x0 R[4]=0x0 R[5]=0x0 R[6]=0x0 R[7]=0x0 R[8]=0x0 R[9]=0x0 R[a]=0x0 R[b]=0x0 R[c]=0x0 R[d]=0x0 R[e]=0x0 R[f]=0x0 R[10]=0x0 R[11]=0x0 R[12]=0x0 R[13]=0x0 R[14]=0x0 R[15]=0x0 R[16]=0x0 R[17]=0x0 R[18]=0x0 R[19]=0x0 R[1a]=0x0 R[1b]=0x0 R[1c]=0x0 R[1d]=0x0 R[1e]=0x0 R[1f]=0x0

10.

```
Registers before executing the instruction @0x48
PC=0x48 IR=0x308533
R[0]=0x0 R[1]=0x0 R[2]=0x0 R[3]=0x0 R[4]=0x0 R[5]=0x0 R[6]=0x0 R[7]=0x0 R[8]=0x0 R[9]=0x100 R[a]=0x0 R[b]=0x0 R[c]=0x0 R
[d]=0x0 R[e]=0x0 R[f]=0x0 R[10]=0x0 R[11]=0x0 R[12]=0x0 R[13]=0x0 R[14]=0x0 R[15]=0x0 R[16]=0x0 R[17]=0x0 R[18]=0x0 R[19
]=0x0 R[1a]=0x0 R[1b]=0x0 R[1c]=0x0 R[1d]=0x0 R[1e]=0x0 R[1f]=0x0
Do JAL
Registers after executing the instruction
PC=0xffff01054 IR=0x80c013ef
R[0]=0x0 R[1]=0x0 R[2]=0x0 R[3]=0x0 R[4]=0x0 R[5]=0x0 R[6]=0x0 R[7]=0x4c R[8]=0x0 R[9]=0x100 R[a]=0x0 R[b]=0x0 R[c]=0x0
R[d]=0x0 R[e]=0x0 R[f]=0x0 R[10]=0x0 R[11]=0x0 R[12]=0x0 R[13]=0x0 R[14]=0x0 R[15]=0x0 R[16]=0x0 R[17]=0x0 R[18]=0x0 R[1
9]=0x0 R[1a]=0x0 R[1b]=0x0 R[1c]=0x0 R[1d]=0x0 R[1e]=0x0 R[1f]=0x0
Continue simulation (Y/n)? [Y]
```

以此类推。

结果分析

实现了模拟的给你，以及 CPU 和存储器状态的输出。