

课程实验报告

课程名称:夏季小学期实验____

专业班级: ______通信工程 1602_____

姓 名: _____吴雨松_____

学 号: _____201608030222

完成时间: <u>2019</u>年<u>9</u>月<u>3</u>日

通信工程系

实验名称:

执行 RISC-V 的基本整数指令集 RV32I 的 CPU 设计(单周期实现)

实验目标:

设计一个能够执行 RISC-V 基本整数指令集的 CPU

实验要求:

采用 VHDL 或 Verilog 语言进行设计

实验内容:

CPU 指令集见 https://riscv.org/specifications/, 我完成的指令是Load/Store 指令和控制转移指令

具体指令: lb、lbu、lh、lhu、lw、sb、sh、sw、beq、bne、blt、bltu、bge、bgeu、jal、jalr、auipc

CPU 特点:

在这个单周期 cpu 中,Load/Store 指令执行都需要两个周期,而其余的指令执行只需要一个周期

测试环境:

CPU: i5-6300HQ

内存: 8GB

操作系统: Windows 10 1903


仿真软件: quartus 9.0

测试

1、Load/Store 指令


(1) lb

测试所用的二进制指令为: 000000001111000000000000010000011 功能仿真所得结果为:




(2) 1bu

测试所用的二进制指令为: 0000000011110000010000010000011 功能仿真所得结果为:




(3) 1h

测试所用的二进制指令为: 0000000100000000001000011000011 功能仿真所得结果为:



(4) 1hu


测试所用的二进制指令为: 0000000100000000101000010000011 功能仿真所得结果为:



分析: 这条指令是将读取存储器 mem[16]的后 16 位数,再经过无符号数扩展后存储进寄存器 reg[1]中,由于初始化中 mem[16]中存储的数值为000000000000000100000000000001,因为无符号数扩展为在左边补零,结果为0000000000000000010000000000001,与仿真结果符合。


(5) 1w

测试所用的二进制指令为: 0000000100010000010000011000011 功能仿真所得结果为:




(6) sb

测试所用的二进制指令为: 00000000001000000010010010011 功能仿真所得结果为:




(7) sh

测试所用的二进制指令为: 000000000010000000110010010011 功能仿真所得结果为:



(8) sw

测试所用的二进制指令为: 000000000010000001010010010011 功能仿真所得结果为:




1、控制转移指令指令

在进行下列测试指令前, 先执行 3 条 1w 指令, 分别将 mem[17]、mem[18]、mem[19]

的数据存储到 reg[1]、reg[2]、reg[3]中。而这三个数值如下

(1) beg


测试所用的二进制指令为: 0000000001000001000000101100011 功能仿真所得结果为:



分析:这条指令是比较 reg[1]和 reg[2]的大小,当相等时跳转到指定位置,因为此时 reg[1]和 reg[2]的大小相等,所以跳转到地址为 5 的位置,由图知跳转到 00000101 处,与理论结果符合。

(2) bne


测试所用的二进制指令为: 000000000100000100100101100011 功能仿真所得结果为:



分析: 这条指令是比较 reg[1]和 reg[2]的大小,当不等时跳转到指定位置,因为此时 reg[1]和 reg[2]的大小相等,所以不执行跳转,由图知下一个地址为pc+1,与理论结果符合。

(3) blt

测试所用的二进制指令为: 000000000110000110000101100011 功能仿真所得结果为:




分析: 这条指令是比较 reg[1]和 reg[3]有符号数的大小,当 reg[1]<reg[3]时 跳转到指定位置,因为此时 reg[1]的符号位为 1, reg[3]的符号位为 0,所符合条件,跳转到地址为 8 的位置,由图知下一个地址为 00001000,与理论结果符合。

(4) bltu

测试所用的二进制指令为: 0000000001100001110000101100011


功能仿真所得结果为:



分析: 这条指令是比较 reg[1]和 reg[3]有符号数的大小,当 reg[1]<reg[3]时 跳转到指定位置,因为此时 reg[1]的符号位为 1, reg[3]的符号位为 0, 所符合条件,跳转到地址为 8 的位置,由图知下一个地址为 00001000,与理论结果符合。

(5) bge


测试所用的二进制指令为: 0000000001100001101000101100011 功能仿真所得结果为:



分析:这条指令是比较 reg[1]和 reg[3]有符号数的大小,当 reg[1]>reg[3]时 跳转到指定位置,因为此时 reg[1]的符号位为 1, reg[3]的符号位为 0,不符合条件,不执行跳转,由图知下一个地址为 00001000,与理论结果符合。

(6) bgeu


测试所用的二进制指令为: 0000000001100001111000101100011 功能仿真所得结果为:



分析:这条指令是比较 reg[1]和 reg[3]无符号数的大小,当 reg[1]>reg[3]时 跳转到指定位置,因为此时 reg[1]>reg[3],符合条件,跳转到为 12 的位置,由图知下一个地址为 00001100,与理论结果符合。


(7) bgeu

测试所用的二进制指令为: 0000000001100001111000101100011 功能仿真所得结果为:



分析: 这条指令是比较 reg[1]和 reg[3]无符号数的大小,当 reg[1]>reg[3]时 跳转到指定位置,因为此时 reg[1]>reg[3],符合条件,跳转到为 12 的位置,由图知下一个地址为 00001100,与理论结果符合。


测试所用的二进制指令为: 00000000010000000000000011101111 功能仿真所得结果为:



分析: 这条指令跳转到 14(pc+2)的位置,由图知下一个地址为 00001110,同时也把 2 的等价 32 位二进制数存入 reg[1]中,与理论结果符合。

(9) jalr


测试所用的二进制指令为: 00000000110100001000000011100111 功能仿真所得结果为:



分析: 这条指令跳转到 15(reg[1]+13) 的位置,由图知下一个地址为 00001111,与理论结果符合。

(10) auipc

测试所用的二进制指令为: 000000000000000000100010111 功能仿真所得结果为:



分析: 这条指令跳转到 15 (pc+0) 的位置,由图知以后的地址一直为 00001111,与理论结果符合。

实验总结:

通过上述的测试, Load/Store 指令和控制转移指令的仿真结果都是正确的。