相对简单 CPU 电路设计设计报告

班级 _智能 1601 _ 姓名 __潘小天 __ 学号 __201608010309

一、实验目标


利用 VHDL 设计相对简单 CPU 的电路并验证。

二、实验要求

- ① 采用 VHDL 描述电路及其测试平台
- ② 采用时序逻辑设计电路
- ③ 采用从1累加到Ñ的程序进行测试

三、实验内容

3.1 设计的整体架构



相对简单 CPU 的设计需求请详见课件,主要特征如下:

- ① 地址总线 16 位,数据总线 8 位
- ② 有一个8位累加寄存器AC,一个8位通用寄存器R,一个1位的零标志
- ③ 有一个 16 位 AR 寄存器,一个 16 位程序计数器 PC,一个 8 位数据寄存器 DR,一个 8 位指令寄存器 IR,一个 8 位临时寄存器 TR
 - ④ 有16条指令,每条指令1个或3个字节,其中操作码8位0.3字节的指令有16位的地址




图 2 我设计顶层图 16 条指令对应指令码和操作

16 条指令对应指令码和操作			
Æ	指令	指令码	操作
	NOP	0000 0000	无
	LDAC	0000 0001 Г	AC←M[Γ]
4	STAC	0000 0010 Г	M[Γ]←AC
	MVAC	0000 0011	R←AC
	MOVR	0000 0100	AC←R
	JUMP	0000 0101 Г	СОТО Г
	JMPZ	0000 0110 Г	IF (Z=1) THEN GOTO Γ
	JPNZ	0000 0111 Г	IF (Z=0) THEN GOTO Γ
101	1 0		<u> </u>
Ζ.	ADD	0000 1000	AC \leftarrow AC $+$ R, IF (AC $+$ R $=$ 0) THEN Z \leftarrow 1 ELSE Z \leftarrow 0
	SUB	0000 1001	AC \leftarrow AC $-$ R, IF (AC $-$ R $=$ 0) THEN Z \leftarrow 1 ELSE Z \leftarrow 0
	INAC	0000 1010	AC \leftarrow AC+1, IF (AC+1=0) THEN Z \leftarrow 1 ELSE Z \leftarrow 0
	CLAC	0000 1011	AC←0, Z←1
	AND	0000 1100	AC \leftarrow AC \land R, IF (AC \land R=0) THEN Z \leftarrow 1 ELSE Z \leftarrow 0
	OR	0000 1101	AC \leftarrow AC \lor R, IF (AC \lor R=0) THEN Z \leftarrow 1 ELSE Z \leftarrow 0
	XOR	0000 1110	AC \leftarrow AC \oplus R, IF (AC \oplus R $=$ 0) THEN Z \leftarrow 1 ELSE Z \leftarrow 0
	NOT	0000 1111	AC \leftarrow AC', IF (AC'=0) THEN Z \leftarrow 1 ELSE Z \leftarrow 0

3.2 相对简单 CPU 设计方案

相对简单 CPU 的设计方案请详见课件,主要思路如下:

- 1. 指令执行过程分为取指,译码,执行三个阶段
- 2. 取指包括三个状态, FETCH1, FETCH2, FETCH3, FETCH4
- 3. 译码体现为从 FETCH3 状态到各指令执行状态序列的第一个状态
- 4. 执行根据指令的具体操作分为若干状态
- 5. 执行的最后一个状态转移到 FETCH1 状态
- 6. 控制器根据每个状态需要完成的操作产生相应的控制信号

mem 对应代码:

```
signal memdata: memtype (4095 downto 0) := (
0 => RSCLAC,
1 => RSSTAC, --m[total total] <= ac
                                    total=0
2 => std logic vector(to unsigned(total addr, 8)),
3 => X"00",
4 => RSSTAC, --m[i addr] <= ac
5 => std logic vector(to unsigned(i addr, 8)),
6 => X"00",
7 => RSLDAC,
              -- loop
                         --ac<=m[i addr]
8 => std logic vector(to unsigned(i addr, 8)),
9 => X"00",
10 => RSINAC, --ac++
11 => RSSTAC, --i=ac
12 => std_logic_vector(to_unsigned(i_addr, 8)),
13 => X"00",
14 => RSMVAC, --r=ac
15 => RSLDAC, --ac=total
16 => std_logic_vector(to_unsigned(total_addr, 8)),
17 => X"00",
18 => RSADD, --ac=ac+r
19 => RSSTAC, --total=ac
20 => std_logic_vector(to_unsigned(total_addr, 8)),
21 => X"00",
22 => RSLDAC, --ac=n
23 => std logic vector(to unsigned(n addr, 8)),
```

cpu 对应代码:

```
std_logic_vector(5 downto 0) := "000000";-- ar<=pc
std_logic_vector(5 downto 0) := "000001";-- dr<=m pc<=pc+1
std_logic_vector(5 downto 0) := "000010";-- ir<=dr</pre>
 constant fetchl:
 constant fetch2:
 constant fetch3:
 constant fetch4: std_logic_vector(5 downto 0) := "0000011";-- ar<=pc
                                                    std_logic_vector(5 downto 0) := "000100";--ac<=0 z<=1
constant clacl: std_logic_vector(5 downto 0) := "000100";--ac<=0 z<=1
constant incacl: std_logic_vector(5 downto 0) := "000101";--ac++ z change
constant addl: std_logic_vector(5 downto 0) := "000110";--ac=ac+r z change
constant subl: std_logic_vector(5 downto 0) := "000111";--ac=ac-r z change
constant andl: std_logic_vector(5 downto 0) := "0001000";--ac=ac&r z change
constant orl: std_logic_vector(5 downto 0) := "001000";--ac=ac&r z change
constant xorl: std_logic_vector(5 downto 0) := "001010";--ac=ac xor r z change
constant notl: std_logic_vector(5 downto 0) := "001011";--ac=not ac z change
constant mvacl: std_logic_vector(5 downto 0) := "001100";--ac=ac constant mvacl: std_logic_vector(5 downto 0) := "001100";--ac<=c
constant mvacl: std_logic_vector(5 downto 0) := "001110";--ac<=r
constant ldacl: std_logic_vector(5 downto 0) := "001110";--ac<=c
constant ldac2: std_logic_vector(5 downto 0) := "001111";--tr<=dr dr<=m pc=pc+1 acconstant ldac3: std_logic_vector(5 downto 0) := "011111";--tr<=dr dr<=m pc=pc+1 acconstant ldac3: std_logic_vector(5 downto 0) := "010000";--ar<=dr, tr
 constant clacl:
                                                                                                                                                                                                                         ar=ar+1
                                                                                                                                                                                                                             pc=pc+1
                                                 std_logic_vector(5 downto 0) := "010000";--ar<=dr, tr

std_logic_vector(5 downto 0) := "010001";--dr<=m

std_logic_vector(5 downto 0) := "010010";--ac<=dr
 constant ldac3:
 constant ldac4:
 constant ldac5:
                                                  std_logic_vector(5 downto 0) := "010011";--dr<=m pc++ ar++
 constant stacl:
                                                    std logic vector(5 downto 0) := "010100"; --tr<=dr dr<=m pc++
 constant stac2:
 constant stac3: std_logic_vector(5 downto 0) := "010101";--ar<=dr,tr
constant stac4: std_logic_vector(5 downto 0) := "010110";--dr<=ac
                                                   std logic vector(5 downto 0) := "010111"; --m<=dr
constant stac5:
```

简易计算机系统综合设计


```
if(state=fetch1)
                  then nextstate<=fetch2;</pre>
elsif(state=fetch2) then nextstate<=fetch3;</pre>
                          nextstate<=fetch4;
elsif(state=fetch3) then
elsif(state=fetch4) then
    if (ir=RSCLAC)
                      then
                               nextstate<=clac1;
    elsif(ir=RSINAC)
                       then
                               nextstate<=incacl;
                      then nextstate<=incac
then nextstate<=addl;
then nextstate<=subl;</pre>
   elsif(ir=RSADD)
    elsif(ir=RSSUB)
                       then nextstate<=andl;
   elsif(ir=RSAND)
                       then nextstate<=orl;
   elsif(ir=RSOR)
   elsif(ir=RSXOR)
                       then nextstate<=xorl;
   elsif(ir=RSNOT)
                       then nextstate<=not1;
   elsif(ir=RSMVAC) then nextstate<=mvacl;
   elsif(ir=RSMOVR) then nextstate<=movrl;
   elsif(ir=RSLDAC) then nextstate<=ldacl;</pre>
    elsif(ir=RSSTAC) then nextstate<=stacl;</pre>
    elsif(ir=RSJUMP)
                       then nextstate<=jumpl;
```

四、注:实验步骤如同控制台系统测试

4.1 测试环境

软件: QUARTUS II 9.0 仿真芯片: EP2C5F256C6

4.2 测试输入



4.3 测试结果

Total 中值为 0, 1, 3, 6, 10, 15 时对应的寄存器的值

简易计算机系统综合设计 3.15 us 3.25 us 3.35 us 3.45 us Name CLK 0 1 Reset **₽**2 ■ addrbus 0012 0013 02 # databus 00 08 **19** + cpu:inst2 ac **6**28 00 **37** ■ cpu:inst2|ir 01 08 **4**6 ∰ cpu:inst2|dr 00 08 ...t2|aluResult (00) (08 01 13 02 **5**5 + **64** # cpu:inst2 ar 0012 0013 81 ... t2 nextstate 02 X 03 X 06 00 01 02 03 4. 1, us 4.2 us 4.3 us Name **●**0 CLK 1 Reset 2 addrbus 0018 001F 19 databus 00 05 **28** # cpu:inst2 ac **37** cpu:inst2 | ir 01 **46** cpu:inst2|dr 00 05 **55** ...t2|aluResult EX (00) (05 (09) **64** cpu:inst2|ar 0018 001F **81** .. t2 |nextstate 02 Master Time Bar: I Pointer 10.47 us 10.47 us Start 0 ps End: 60.0 us 10.15 us 10.25 us 10.35 us 10.45 us 10.55 us 10.65 us 10. 75 us 10.85 us Name **→**0 CLK Reset **⊚**2 **■** addrbus 1928 databus # cpu:inst2|ac opu:inst2|ir **3**7 €9 46 €9 55 € cpu:inst2|dr + ...t2|aluResult **€** 64 + cpu:inst2|ar 0011 **€** 81 **€** 88 # ... t2 nextstate € cpu:inst2|pc **105** ∰ cpu:inst2|r ₹ 114 118 € cpu:inst2|s # cpu:inst2|state 10 10.65 us 10. 75 us 10.85 us 10.95 us 11.05 us 11.15 us 11.25 us 11.35 us Name **₽**0 CLK **i** 1 Reset ■ addrbus 0013 001D 0016 0018 001F 2 databus (03) 19 # cpu:inst2 ac **₹** 28 08 02 01 **37** # cpu:inst2 |ir **4**6 € cpu:inst2|dr 08 X 1D 00 06 00 **5**5 + ...t2|aluResult 1D X 00 X 16 1F X00 X 05 cpu:inst2|ar 0013 0014 X 0015 001D 0016 0018 001F **64** + ... t2 |nextstate 00 00 **81** 0014 0015 0016 0017 0018 0019 88 # cpu:inst2 pc # cpu:inst2 r 03 **105 114** # cpu:inst2|s **118** 01 \ 02 X 03 X 13 X 14 X 16 X 17 X 00 X 01 X 02 (03 X OE X OF X 10 12 14. 15 us 14.25 us 14.35 us 14.45 us 14.55 us 14.95 us Name **■**0 CLK 1 Reset **∄** addrbus 0013 0014 0015 001D 0016 0017 0018 001F **₽**2 **1**9 databus 02 1 D 00 X 06 X OA 01 1F 00 **€**28 + cpu:inst2|ac 08 02 **37** cpu:inst2|ir # cpu:inst2|dr **46 €** 55 ...t2|aluResult X 00 X + 64 # cpu:inst2|ar 0015 001D 0016 0018 001F 0014 0017 # ... t2 |nextstate 00 **3**81 00 03 # cpu:inst2 pc **88** 0013 0014 0015 0016 0017 0018 0019 105 ■ cpu:inst2 r 04 **114** ⊞ cpu:inst2|s

X 17 X 00

X 01 X 02

X 03 X 0E

X OF X 10

X 13 X 14 X 15 X 16

X 03

118

cpu:inst2|state

简易计算机系统综合设计




图 12 测试结果原图

仿真结果正确。