实验报告

2016K8009929035

王华强

计算机科学与技术

prj-1 处理器中的基本功能部件

1. 电路实现

REG_FILE部分

1.1 关键代码

reg_file 完整代码如下:


```
`timescale 10 ns / 1 ns
`define DATA_WIDTH 32
`define ADDR_WIDTH 5
module reg_file(
        input clk,
        input rst,
        input [`ADDR_WIDTH - 1:0] waddr,
        input [`ADDR_WIDTH - 1:0] raddr1,
        input [`ADDR_WIDTH - 1:0] raddr2,
        input wen,
        input [`DATA_WIDTH - 1:0] wdata,
        output [`DATA_WIDTH - 1:0] rdata1,
        output [`DATA_WIDTH - 1:0] rdata2
);
        reg [`DATA_WIDTH-1:0]rf[`DATA_WIDTH - 1:0];
        assign rdata1=rf[raddr1];
        assign rdata2=rf[raddr2];
        always@(posedge clk)
        begin
                if(rst)
                begin
                        rf[0]<=0;
                end
                else
                begin
                        if(wen&&(waddr!=0))
                        begin
                                rf[waddr]<=wdata;
                        end
                end
        end
endmodule
```

关于0地址控制部分的讨论见心得部分.

1.2 设计图

图1.1 reg

reg.pdf



1.3 testbench及测试输出结果

testbench如下:

```
`timescale 10ns / 1ns
`define DATA_WIDTH 32
`define ADDR_WIDTH 5
module reg_file_test
();
        reg clk;
        reg rst;
        reg [`ADDR_WIDTH - 1:0] waddr;
        reg wen;
       reg [`DATA_WIDTH - 1:0] wdata;
       reg [`ADDR_WIDTH - 1:0] raddr1;
       reg [`ADDR_WIDTH - 1:0] raddr2;
       wire [`DATA_WIDTH - 1:0] rdata1;
       wire [`DATA_WIDTH - 1:0] rdata2;
       reg [`DATA_WIDTH-1:0]datarec;
       //reg [`ADDR_WIDTH-1:0]lastwaddr;
        //reg [`ADDR_WIDTH-1:0]towaddr;-->input to waddr directly
        reg [10:0]cnt;
        reg [`ADDR_WIDTH-1:0]p;//lastwaddr
    reg [`DATA_WIDTH - 1:0]randdata;
        initial begin
           cnt=0;
           clk=0;
        end
        always@(posedge clk)
        begin
           while(cnt<20)</pre>
           begin
               cnt=cnt+1;
               single_unit_test();
```

```
end
           cnt=0:
                while(cnt<100)</pre>
                begin
                        cnt=cnt+1;
           rand_test();
                end
        end
        always begin
                #1 clk = \sim clk;
        end
//任务定义:
task single_unit_test;
begin
    rst=0;
    // raddr1[`ADDR_WIDTH-1:0]=p[`ADDR_WIDTH-1:0];
        p[`ADDR_WIDTH-1:0]=$random;
        // randdata[`DATA_WIDTH - 1:0]={$random} %32'd429496;
        // waddr[`ADDR_WIDTH-1:0]=p[`ADDR_WIDTH-1:0];
       wen={$random} % 2;
       waddr[`ADDR_WIDTH-1:0]=p;
        raddr1[`ADDR_WIDTH-1:0]=p;
        raddr2[`ADDR_WIDTH-1:0]=p;
        // wdata[`DATA_WIDTH - 1:0]= randdata[`DATA_WIDT`H - 1:0];
       // if(rdata1[`DATA_WIDTH - 1:0]!=u_req_file.rf[raddr1][`DATA_WIDTH - 1:0]||
       // rdata2[`DATA_WIDTH - 1:0]==u_rea_file.rf[raddr2][`DATA_WIDTH - 1:0]
        // ||randdata[`DATA_WIDTH - 1:0]!=u_req_file.rf[waddr][`DATA_WIDTH - 1:0])
       // beain
        //
             $display("Some thing went wrong.");
    // end
        $display("waddr=%d,raddr1=%d,raddr2=%d,wdata=%d,rdata1=%d,rdata2=%d",waddr,raddr1,raddr2,w
data, rdata1, rdata2);
end
endtask
task rand_test;
        begin
           rst=0;
                waddr[`ADDR_WIDTH-1:0]={$random};
                raddr1[`ADDR_WIDTH-1:0]={$random};
                raddr2[`ADDR_WIDTH-1:0]={$random};
                wdata[`DATA_WIDTH-1:0]={$random};
                wen={$random} % 2;
$display("waddr=%d,raddr1=%d,raddr2=%d,wdata=%d,rdata1=%d,rdata2=%d",waddr,raddr1,raddr2,wdata,rda
ta1,rdata2);
        end
endtask
task test;
input _rst;
input [`ADDR_WIDTH-1:0]_waddr;
input [`ADDR_WIDTH-1:0]_raddr1;
input [`ADDR_WIDTH-1:0]_raddr2;
input [`DATA_WIDTH-1:0]_wdata;
input _wen;
```

```
begin
        $display("waddr=%d,raddr1=%d,raddr2=%d,wdata=%d,rdata1=%d,rdata2=%d",waddr,raddr1,raddr2,w
data,rdata1,rdata2);
end
endtask
        reg_file u_reg_file(
                .clk(clk),
                .rst(rst),
                .waddr(waddr),
                .raddr1(raddr1),
                .raddr2(raddr2),
                .wen(wen),
                .wdata(wdata),
                .rdata1(rdata1),
                .rdata2(rdata2)
        );
endmodule
```

其中

是一个自定义测试func, 测试对于一组给定的输入的结果, 用法如下:

```
test(0,0,1,2,33333,1);
```

而

```
task single_unit_test;
```

是用来测试写的同时进行读取的task;

```
task rand_test;
```

是自动随机测试, 所有输入会随机选取。


测试过程中先测试指定数据的读写,之后测试同时读写的功能是否正常,最后随机选取输入进行稳定性测试.

测试反馈如下:

图1.2 REG测试,指定数据测试部分



图1.3 REG测试, 随机测试部分



附注: 图中的未定义数据是由于此位置尚未被写入所致.

ALU部分

1.1 关键代码

这里使用两种写法,第一种是使用reg,并用vivado的优化功能将其综合为组合逻辑.

另一种写法是直接使用assign语句. 相比之下这种写法更能反映ALU的本质, 但在修改上会很困难.

第一种写法需要将部分output信号设为output reg, 其核心代码如下:

```
`timescale 10 ns / 1 ns

`define DATA_WIDTH 32
`define AND 3'b000
`define OR 3'b001
`define ADD 3'b010
`define SUB 3'b110
`define SLT 3'b111

module alu(
    input [`DATA_WIDTH - 1:0] A,
    input [`DATA_WIDTH - 1:0] B,
    input [2:0] ALUop,
    output Overflow,
    output CarryOut,
```

```
output Zero,
        output reg [`DATA_WIDTH - 1:0] Result
);
        // reg [`DATA_WIDTH - 1:0] Result;
        wire [`DATA_WIDTH:0] AplusB;//A+B
       wire [`DATA_WIDTH:0] AminusB;//A+~B+1
        assign Zero=({Result}==0);
        assign AplusB=A+B;
        assign AminusB=A+~B+1;
        assign Overflow=
                ((ALUop==`ADD)?
                (A[`DATA_WIDTH - 1]==B[`DATA_WIDTH - 1])&&(Result[`DATA_WIDTH - 1]!=A[`DATA_WIDTH
- 1]):
                (A[`DATA_WIDTH - 1]!=B[`DATA_WIDTH - 1])&(AminusB[`DATA_WIDTH - 1]!=A[`DATA_WIDTH
- 1]));
        assign CarryOut=
                ((ALUop==`ADD)?
                AplusB[`DATA_WIDTH]:
                AminusB[`DATA_WIDTH]);
always@*
begin
        case(ALUop[2:0])
                `AND:
                        begin
                                Result=A&B;
                        end
                `OR:
                        begin
                                Result=AIB;
                        end
                `ADD:
                        begin
                                Result=AplusB;
                        end
                `SUB:
                        begin
                                Result=AminusB;
                        end
                default:
                // `SLT:
                        begin
                                Result[`DATA_WIDTH-1:1]=0;
                                Result[0]=AminusB[`DATA_WIDTH-1]^Overflow;
                        end
        endcase
end
endmodule
```


第二种写法将case语句转为全部使用assign和wire定义实现。篇幅所限代码暂略。

ALU部分经过多次修正, 修正前的代码见思考部分.

1.2 逻辑电路结构

正确的逻辑电路图如下.

图2.1 ALU组合逻辑



1.3 仿真波形的截图及说明

testbench的核心代码如下:

```
task test;
input [`DATA_WIDTH-1:0] a;
input [`DATA_WIDTH-1:0] b;
input [2:0] op;
begin
        A=a;
        B=b;
        ALUop=op;
        $display("A:%d B:%d ALUop:%d Overflow:%d
                 CarryOut:%d Zero:%d Result:%d",
                 A[`DATA_WIDTH-1:0],B[`DATA_WIDTH-1:0],
                 ALUop, Overflow, CarryOut, Zero,
                 Result[`DATA_WIDTH-1:0]);
        #1;
end
endtask
```

这是测试任务,通过调用类似于test(a,b, ALUop);的语句来测试一个运算,结果将在下一个时钟周期(下一个test被调用时)被读取。下面是开始时测试指定数据计算结果的代码.

```
initial
begin

    test(1,1, `ADD);
    test(88,5, `ADD);
    test(1,3, `ADD);
    test(1555,111, `SUB);
    test(111,111, `SUB);
    test(1555,11111, `SUB);
    test(1555,11111, `AND);
    test(1555,11111, `AND);
    test(1555,11111, `OR);
    test(1555,11111, `SLT);
    test(11111,33, `SLT);
    test(32'hfffffffff,1, `SLT);
    test(32'hfffffffff,2, `SLT);
    test(32'hfffffffff,2, `SLT);
    test(1,2, `SUB);
end
```

testbench输出结果如下:


```
G:\workpath\Notes\ComputerComposition\project\prj1>vvp ".\alu_test.v.vvp"
          1 B:
                       1 ALUop:2 Overflow:x CarryOut:x Zero:x Result:
                                                                              Х
A:
         88 B:
                       5 ALUop:2 Overflow:0 CarryOut:0 Zero:0 Result:
                                                                              2
          1 B:
                       3 ALUop:2 Overflow:0 CarryOut:0 Zero:0 Result:
                                                                             93
A:
       1555 B:
                     111 ALUop:6 Overflow:0 CarryOut:0 Zero:0 Result:
                                                                              4
A:
                     111 ALUop:6 Overflow:0 CarryOut:0 Zero:0 Result:
                                                                           1444
A:
        111 B:
                 11111 ALUop:6 Overflow:0 CarryOut:0 Zero:1 Result:
A:
       1555 B:
                                                                              0
A:
       1555 B:
                   11111 ALUop:0 Overflow:0 CarryOut:1 Zero:0 Result:4294957740
Α:
       1555 B:
                   11111 ALUop:1 Overflow:0 CarryOut:0 Zero:0 Result:
                                                                          515
A:
       1555 B:
                   11111 ALUop:7 Overflow:0 CarryOut:0 Zero:0 Result:
                                                                          12151
                    33 ALUop:7 Overflow:0 CarryOut:1 Zero:0 Result:
A:
      11111 B:
                                                                             1
A:4294967295 B:
                      1 ALUop:7 Overflow:0 CarryOut:0 Zero:1 Result:
                                                                              0
A:4294967295 B:
                      2 ALUop:7 Overflow:0 CarryOut:0 Zero:0 Result:
                                                                              1
     1 B:
                       2 ALUop:6 Overflow:0 CarryOut:0 Zero:0 Result:
                                                                              1
```

仿真波形如下:

图2.2 ALU测试, 指定数据测试部分



图2.3 ALU测试, 随机测试部分



2. 实验心得

实验过程中回忆verilog语法花费了一定的时间. 除此之外主要时间花在等待二进制文件生成上.

问题部分

一些问题包括:

REG:

- 对于0地址的处理使用何种方法较好?
- 1. 在初始化时将其初始化为0,并在写入时进行判断,禁止向0地址写入数据。
- 2. 在读取时进行特殊处理, 若读取的地址为0, 则直接返回0, 写入部分不做特殊处理。

ALU:

- 直接使用assign语句的ALU与使用case语句由verilog自动生成的ALU有何区别?
- 怎样尽量减少自动综合出的门的个数和门的级数?
- 进行怎样的处理才能提高ALU效率?
- 进行怎样的处理才能减少ALU所用的门和级数, 是否有一般性的规则?

经验部分:ALU代码的优化

首次提交ALU时使用的代码如下,这种代码能够正确通过验收。

```
module alu(
//....
always@*//将会被综合成组合逻辑
begin
        case(ALUop[2:0])
        `AND:
               begin
                        {CarryOut, Result}=A&B;
                       Overflow=`UNDEFINED;
                       Temp=`UNDEFINED;
               end
        `OR:
               begin
                        {CarryOut, Result}=AIB;
                       Overflow=`UNDEFINED;
                       Temp=`UNDEFINED;
               end
        `ADD:
               begin
                        {CarryOut, Result}=A+B;
                       Overflow=(A[`DATA_WIDTH - 1]==B[`DATA_WIDTH - 1])
                       &&(Result[`DATA_WIDTH - 1]!=A[`DATA_WIDTH - 1]);
                       Temp=`UNDEFINED;
               end
        `SUB:
               begin
                        {CarryOut,Result}=A+~B+1;//补码减法, A-B=A+(-B), -B(补码)=(全部取反+1)
                       Overflow=(A[`DATA_WIDTH - 1]!=B[`DATA_WIDTH - 1])
                       &&(Result[`DATA_WIDTH - 1]!=A[`DATA_WIDTH - 1]);
                       Temp=`UNDEFINED;
                       //todo Overflow
               end
        `SLT:
               begin
                        {CarryOut,Temp}=A+~B+1;//补码减法, A-B=A+(-B), -B(补码)=B(全部取反+1)
                       Overflow=(A[`DATA_WIDTH - 1]!=B[`DATA_WIDTH - 1])
                       &&(Temp[`DATA_WIDTH - 1]!=A[`DATA_WIDTH - 1]);
                       Result[`DATA_WIDTH-1:1]=0;
                       Result[0]=Temp[`DATA_WIDTH-1]^Overflow;
               end
        default:
```

然而,这样的写法存在着一些问题。

首先,代码中定义了形如

```
Overflow=`UNDEFINED //`UNDEFINED==0
```

的语句,这样的目的是为了处理没有输出定义的情况,但是因为这些语句会引入置0逻辑,导致ALU的复杂度上升,需要使用更多的门,故这种写法应当舍弃。

同理,代码中的default段不可删去,但可与slt指令的处理逻辑合并以进行简化。

第一次修改后的代码如下:


此代码中仍然存在问题,由于reg的定义,导致vivado综合出了锁存器(见下图),显然这样的ALU也不符合要求.

```
`timescale 10 ns / 1 ns
`define DATA_WIDTH 32
`define AND 3'b000
`define OR 3'b001
`define ADD 3'b010
`define SUB 3'b110
`define SLT 3'b111
module alu(
        input [`DATA_WIDTH - 1:0] A,
        input [`DATA_WIDTH - 1:0] B,
        input [2:0] ALUop,
        output Overflow,
        output CarryOut,
        output Zero,
        output [`DATA_WIDTH - 1:0] Result
);
        reg CarryOut; //lead to lench!!!!!!
        // reg Zero;
        reg [`DATA_WIDTH - 1:0] Result;
       wire [`DATA_WIDTH-1:0] Temp;//A+~B+1
       assign Zero=({Result}==0);
        assign Temp=A+~B+1;
        assign Overflow=
                ((ALUop==`ADD)?
                (A[`DATA_WIDTH - 1]==B[`DATA_WIDTH - 1])&&(Result[`DATA_WIDTH - 1]!=A[`DATA_WIDTH
- 1]):
                (A[`DATA_WIDTH - 1]!=B[`DATA_WIDTH - 1])&&(Temp[`DATA_WIDTH - 1]!=A[`DATA_WIDTH -
1]));
always@*
begin
```

```
case(ALUop[2:0])
                 `AND:
                        begin
                                 {CarryOut, Result}=A&B;
                        end
                `OR:
                        begin
                                 {CarryOut, Result}=AIB;
                        end
                 `ADD:
                        begin
                                 {CarryOut, Result}=A+B;
                        end
                `SUB:
                        begin
                                 {CarryOut, Result}=A+~B+1;
                        end
                default:
                // `SLT:
                        begin
                                 Result[`DATA_WIDTH-1:1]=0;
                                 Result[0]=Temp[`DATA_WIDTH-1]^Overflow;
                        end
        endcase
end
endmodule
```

这种代码综合处出的逻辑图如下,注意图右侧的lench.

图3.1 含有锁存器的错误逻辑电路



修改过后的代码见第一节。

经验部分:开发环境

在进行逻辑设计时,使用iverilog, vvp, gtkwave搭建了快速仿真环境,几乎不需要等待时间就可以查看输出结果和波形图,(比在虚拟机下用 vivado跑节省了不少时间)。

建议部分

3. 思考题

ALUop是三位的,对于这8种可能,没有定义的三种可能应该作出何种处理?

逻辑上:

对于没有必要的指令给出一组任意的值,这里设置为与SLT指令相同以简化硬件实现;

代码上:

在case语句中设置default分支, 防止生成意料之外的硬件结构(如锁存器);

在第一种写法中,很有可能出现这样的问题.而在直接使用assign语句设计组合逻辑的情况下(第二种写法)不会出现这一问题.

4. 致谢

- 500块的新内存条真吉尔好用(笑).
- Iverilog by Stephen Williams.
- 陈欲晓同学提供了ALU写法的第二种思路(完全使用assign语句), 在此致谢.