## 2022.11.28

## 李婷玉:

学习了 CPU 设计实战 4.1、4.5、4.6 相关知识。学习了如何设计一个简单的单周期 CPU(包含 19 条 MIPS 指令以及控制信号的生成、复位处理)以及在实际情况中如何利用阻塞和前递技术解决 RAW 的数据相关问题。前递技术会增加 CPU 关键路径的延迟,导致 CPU 主频下降。所以在实际情况中,如果只是在有些情况下将转移指令阻塞一拍。考虑到如果运行的程序中这种情况并不是频繁出现,那么程序在流水线上的整体执行效率并不会下降太多,同时由于 CPU 的主频得到提升,会使整体性能得到提升。




图 1 4.5.1 数据相关处理



图 2 前递的数据通路设计




图 3 4.1CPU 一般设计

## 王小可:

CPU 设计实战 4.1 节设计单周期的 CPU,单周期 CPU 的数据通路设计(其中涉及到的 MIPS 指令主要有 LUI、STL、SLTU、AND、OR、XOR、NOR、SLL、SRL、SRA),了解 ALU 模块的两个 32 为输入 alu\_src1 和 alu\_src2 以及一个 32 位输出 alu\_res 和控制信号输入 alu\_op。译码阶段的主要功能为解析指令生成控制信号并读取通用寄存器堆生成源操作数;执行阶段主要功能是对源操作数进行算术逻辑的运算或访存指令的地址计算;访存阶段主要是取回访存的结果;写回阶段将结果写入通用寄存器堆。




图 4 4.2.1 添加流水线间缓存

在处理寄存器写后读相关主要学习如何实现插入气泡法处理冲突。在实现过程中需要注意

## 的三个方面主要是什么,同时在学习过程中随时记录遇见的问题。

```
4.5.1 处理寄存器写后读数据相关引发的流水线冲突
    产生由寄存器写后读数据相关所引发的流水线冲突的场景是:产生结果的指令("写
写問級的指令的目的营产器与进行比较。出现这个问题的原因是。沒有理解等存在想用的
读写同一项时读出数据的行为。请回想一下第3章实践任务一中所分析的寄存器堆的行为,
在写使能有效的这个时钟周期(写使能将被这个时钟周期与下一个时钟周期之间的上升沿采
                                          进行比较的流水级上到底有没有指令,如果没有指令,那么这一级流水缓存中的寄存器号、
  中,该编口的地方有污地。
特,该编口的地方有污地。
等,该编口的每人数据。只要更解这个时序特性。自然被全知道详明被的指令与写问效的指令是
要比较离存器号的。
在把值面给出的描述需求到具体代码实现的过程中,还有一个能合的细节容易被和学者
                                          指令类型等信息都是无效的。
                                            完成了会引发冲突的"写后读"相关关系的判断后,最后一个步骤就是如何在判断条件
  成立的时候,把这条指令阻塞在译码流水级。还记得我们每一级流水的 ready_go 信号吗?
                                          在这里,只需要对译码流水级的 ready_go 信号进行调整就可以了。显然,它不是恒为1了,
                                          如果发现泽码流水级的指令与后面执行,访存、写回三个流水级的指令间存在会引发冲塞的
                                          0号寄存器的值恒为0,所以对这个寄存器存在的相关关系不需要做特殊处理。
                                          450 转致计管表完成
```

图 5 4.5.1 处理写后读数据相关引发的冲突

雷传澳: 学习了 CPU 设计实战 4.5、4.6, 学习 id.v 代码