

2022.11.28

李婷玉：

学习了 CPU 设计实战 4.1、4.5、4.6 相关知识。学习了如何设计一个简单的单周期 CPU（包含 19 条 MIPS 指令以及控制信号的生成、复位处理）以及在实际情况中如何利用阻塞和前递技术解决 RAW 的数据相关问题。前递技术会增加 CPU 关键路径的延迟，导致 CPU 主频下降。所以在实际情况中，如果只是在有些情况下将转移指令阻塞一拍。考虑到如果运行的程序中这种情况并不是频繁出现，那么程序在流水线上的整体执行效率并不会下降太多，同时由于 CPU 的主频得到提升，会使整体性能得到提升。




图 1 4.5.1 数据相关处理




图 2 前递的数据通路设计




图 3 4.1 CPU 一般设计

王小小:

CPU 设计实战 4.1 节设计单周期的 CPU，单周期 CPU 的数据通路设计（其中涉及到的 MIPS 指令主要有 LUI、STL、SLTU、AND、OR、XOR、NOR、SLL、SRL、SRA），了解 ALU 模块的两个 32 为输入 alu_src1 和 alu_src2 以及一个 32 位输出 alu_res 和控制信号输入 alu_op。译码阶段的主要功能为解析指令生成控制信号并读取通用寄存器堆生成源操作数；执行阶段主要功能是对源操作数进行算术逻辑的运算或访存指令的地址计算；访存阶段主要是取回访存的结果；写回阶段将结果写入通用寄存器堆。




图 4 4.2.1 添加流水线间缓存

在处理寄存器写后读相关主要学习如何实现插入气泡法处理冲突。在实现过程中需要注意

的三个方面主要是什么，同时在学习过程中随时记录遇见的问题。

4.5.1 处理寄存器写后读数据相关引发的流水线冲突

产生由寄存器写后读数据相关所引发的流水线冲突的场景是：产生结果的指令（“写者”）尚未将结果写回到通用寄存器堆中，而需要这个结果的指令（“读者”）已经在译码阶段了，此刻它从通用寄存器堆中读出的数值是旧值而非新值。

如何避免产生这种错误呢？一种直观的解决思路是：让需要结果的指令在译码流水级一直等待，直到产生结果的指令将结果写回到通用寄存器堆中，才可以进入到下一级的执行流水级中。这一节我们就采用这种思路来调整设计。

这套设计思路中的关键点在于控制译码流水级指令前进还是阻塞的条件如何生成，其核心是判断处于流水级不同阶段的指令是否存在会引发冲突的“写后读”相关关系。结合我们设计的五级流水线 CPU 的结构，这个判断可以具体描述为：处于译码流水级的指令具有来自非 0 号寄存器的源操作数，那么如果这些源操作数中任何一个的寄存器号与当前时刻处于执行级、访存级或写回级的指令的目的操作数的寄存器号（非 0 号）相同，则表明处于译码级的指令与执行级、访存级或写回级的指令存在会引发冲突的“写后读”相关关系。

在上面给出的具体描述中，有些读者可能不理解为什么译码级指令的源寄存器号也要和写回级的指令的目的寄存器号进行比较。出现这个问题的原因是，没有理解对寄存器堆同时读写同一项时读出数据的行为。请回想一下第 3 章实践任务一中所分析的寄存器堆的行为，在写使能有效的这个时钟周期（写使能将被这个时钟周期与下一个时钟周期之间的上升沿采样），读端口的地址若和写地址一样，那么读出数据的端口上只能出现这一项的旧值而非此时写端口的写入数据。只要理解这个时序特性，自然就会知道译码级的指令与写回级的指令是要比较寄存器号的。

在把前面给出的描述落实到具体代码实现的过程中，还有一个隐含的细节容易被初学者忽视，那就是一定要保证被比较的两个寄存器号都是有效的。这体现为三个方面：① 参与比较的指令到底有没有寄存器的源操作数或是寄存器的目的操作数。比如，ADDIU 指令只有 rs 一个寄存器的源操作数，rt 域存放的是它的目的操作数的寄存器号。再比如，JAL 指令压根就没有寄存器的源操作数，BNE、BEQ、JR 这三条转移指令则没有寄存器的目的操作数。如果在写比较逻辑的时候没有考虑到这些特例，那么写出来的处理器虽然不会出错，但是会在某些情况下出现不必要的阻塞，导致损失性能。② 如果指令的定义确实有寄存器的源操作数或目的操作数，但是寄存器号为 0，那么也不用进行比较。因为在 MIPS 架构下，0 号寄存器的值恒为 0，所以对这个寄存器存在的相关关系不需要做特殊处理。③ 用来

什么情况下？
进行比较的流水级上到底有没有指令，如果没有指令，那么这一级流水级中的寄存器号、指令类型等信息都是无效的。
完成了会引发冲突的“写后读”相关关系的判断后，最后一个步骤就是如何在判断条件成立的时候，把这条指令阻塞在译码流水级。还记得我们每一级流水的 ready_go 信号吗？在这里，只需要对译码流水级的 ready_go 信号进行调整就可以了。显然，它不是恒为 1 了，如果发现译码流水级的指令与后面执行、访存、写回三个流水级的指令间存在会引发冲突的“写后读”相关关系，那么就要把 ready_go 信号置为 0。
不是一条指令吗？

4.5.2 转移指令去空泡

图 5 4.5.1 处理写后读数据相关引发的冲突

雷传澳：学习了 CPU 设计实战 4.5、4.6，学习 id.v 代码