上海交通大学网络空间安全学院

数字系统设计作业

2021 年秋季学期

说明:

这一部分中的练习题,同学们可参照例子进行练习,不作为作业提交。

第一部分、Verilog Step by Step

设计指导:

根据功能需求和设计要求,理解示例模块中每一条语句的作用,然后,对实例模块进行仿真,参照示例中的模块设计,完成每一阶段规定的练习。

1.1、简单的组合逻辑设计

设计内容: 1位数据比较器;

学习目的:基本组合逻辑电路的设计;

功能定义: 比较输入数据 a 与 b, 如果两个数据相同,则输出 1, 否则输出 0;


设计提示: 在 Verilog HDL 中, 描述简单组合逻辑时, 通常使用 assign 语句。

(1) 1bit 比较器模块源代码:


(2) 仿真测试模块源代码:

```
`timescale 10ns / 1ns
                            // 定义时间单位
1
2
                            // 包含被仿真模块的文件
    `include "compare1b.v"
3
4
                                // 无输入输出端口列表
5
    module tb compare1b;
6
                             // 连接被测模块的输出端口
7
        wire p_y;
                             // 连接被测模块的输入端口
8
        reg p_a, p_b;
9
        // 模块调用实例, 调用被仿真测试的模块
10
11
        compare1b m_cmp1b(.y(p_y), .b(p_b), .a(p_a));
12
13
        initial
                             // 使用 initial 过程语句块产生仿真激励信号
14
        begin
15
            p_a = 0; p_b = 0;
16
            #100 p_a = 0; p_b = 1;
17
            #100 p_a = 1; p_b = 0;
18
            #100 p_a = 1; p_b = 1;
                              // 系统任务, 暂停仿真以便观察仿真波形
1.9
            #100 $stop;
20
        end
21
22
        initial
                // 监控并显示被仿真模块的输入/输出
23
        begin
            $monitor("当前时间: %tns,", $time, "<---> y=%b, b=%b, a=%b", p_y, p_b, p_a);
24
25
26
27
    endmodule
```

(3) 仿真波形:



(4) 控制台输出:



(5) 练习:


设计一个字节(8位)比较器。

要求:比较两个字节的大小,当 a[7:0] 大于 b[7:0] 输出高电平,否则,输出低电平,编写仿真测试模块,对其功能进行完整、全面的测试。

1.2、简单时序逻辑电路的设计

设计内容:二倍分频电路的设计; 学习目的:设计基本时序逻辑电路;

功能定义:对输入的时钟信号进行分频,获得周期为输入时钟信号周期的二倍的时钟信号。要求采用同步复位,输入时钟信号 **clk** in 和输出时钟信号 **clk** out 见下图:



设计提示:通常使用 always 过程语句块和 @(posedge clk) 或 @(negedge clk) 的结构设计时序逻辑电路。

在 always 过程语句块中,被赋值的信号都必须定义为 reg 型, reg 型数据的缺省值为不定态 x。


(1) 二倍分频电路模块源码:

```
// File: freq div2.v
2
3
     `timescale 1ns / 100ps
 4
5
6
     module freq_div2( output reg clk_out, // 端口列表和声明
7
                       input clk_in,
8
                       input reset );
9
10
     always @( posedge clk_in )
                                  - // 输入时钟信号正跳沿触发
11
     begin
                                   // 同步复位, 复用信号低电平有效
12
         if(!reset) clk_out <= 0;</pre>
         else clk_out <= ~clk_out; // 使用非阻塞性赋值
13
14
15
16
     endmodule
(2)测试模块的源代码:
2
     // File: tb_freq_div2.v
3
     `timescale 1ns / 100ps
 4
     `define CLOCK_CYCLE 20
 6
```

```
5
7
     module tb_freq_div2;
 8
9
         reg p_clk_in, p_rst; // 连接被测模块的输入端口
10
                             // 连接被测模块的输出端口
11
         wire p_clk_out;
12
         // 被测试模块调用实例
13
         freq_div2 m_freq_div2( .clk_out(p_clk_out),
14
                                .clk_in(p_clk_in),
15
16
                                .reset(p_rst));
17
         // 产生输入时钟信号
18
         initial
19
20
         begin
21
             p clk in = 1'b0;
22
             forever #\CLOCK_CYCLE p_clk_in = ~p_clk_in;
23
         end
```

```
24
          // 产生复位信号
25
26
          initial
27
          begin
              p_rst = 1'b0;
28
29
              #70 p_rst = 1'b1;
30
              #130 p_rst = 1'b0;
#110 p_rst = 1;
31
32
               #10000 $stop; // 系统任务, 暂停仿真
33
34
          end
35
      endmodule
```

(3) 仿真波形:



(4) 练习:

a) 思考与分析:

参考 Modelsim 波形说明,并参见示例仿真波形图:

- i) 在输入时钟信号 clk_in 的第一个上升沿到来之前,输出时钟信号的波形呈红色的含义是什么?
- ii)尽管复位信号已经变化,为何输出时钟 clk_out 在仿真时刻 100ns 才出现正跳沿?
- iii)尽管复位信号已为低电平,为何输出时钟 clk_out 在仿真时刻 220ns 才开始复位?
- b) 设计:设计输入时钟 clk_in 的二倍分频电路模块,输出信号为 clk_out,要求输出 clk_out 与示例模块的输出波形正好反相。编写仿真测试模块,对其功能进行测试,并给出仿真波形。

1.3 时序逻辑电路设计

设计内容:分频电路设计。将 10M 的时钟分频为 500K 的时钟;

学习目的: 使用条件语句 if...else 描述较为复杂的时序关系;

功能定义:对输入的时钟信号进行分频,将 10M 的时钟分频为 500K 的时钟;要求采用同步复位,输入时钟信号 clk in 和输出时钟信号 clk out 见下图:

设计提示: 使用计数器。

(1) 分频电路模块源代码:


```
// File: freq_div20.v
3
 4
     module freq_div20( output reg clk_500K,
                        input clk_10M,
5
 6
                        input reset);
7
     // 定义计数器变量: 19 = 5'b1 0011
 8
     // 使用位宽为 5 的 reg 型变量保存计数值
9
10
     req [4:0] cnt;
11
12
     always @( posedge clk 10M )
13
     begin
         if(!reset)
                            // 同步复位,低电平有效
14
15
         begin
16
             clk_500K <= 1'b0;
             cnt <= 5'b0;
17
18
19
         else
20
         begin
             // 根据计数器的值进行判断,以确定信号 clk 500K 信号是否反转
21
             if( cnt == 5'd19)
22
23
             begin
24
                 cnt <= 5'b0;
25
                 clk_500K <= ~clk_500K;
26
             end
27
             else
28
               cnt <= cnt + 1'b1;
29
         end
    end // EOF always
30
31
32
     endmodule
```

(2) 测试模块的源代码:

```
6
     `define CLOCK CYCLE 50
 7
     `include "freq_div20.v"
8
9
     // 仿真测试模块,没有输入/输出端□列表
10
     module tb_freq_div20;
11
12
         // 使用 reg 型变量连接被测试模块的输入端口
13
14
         reg p_clk_10M;
15
         reg p_rst;
16
        // 使用 wire 型变量连接被测试模块的输出端口
17
18
        wire p_clk_500K;
19
        // 调用被仿真测试模块实例
20
         freq_div20 m_fd20( .clk_500K(p_clk_500k),
21
                           .clk_10M(p_clk_10M),
22
23
                           .reset(p rst));
```


```
24
          // 产生 10MHz 输入时钟脉冲
25
          initial
26
27
          begin
              p_clk_10M = 1'b0;
28
29
              // 时钟信号每 50ns 翻转一次
30
              forever
31
32
              begin
33
                   #`CLOCK CYCLE;
34
                   p_{clk_10M} = p_{clk_10M};
35
              end
36
          end
37
          // 产生复位信号
38
39
          initial
40
          begin
              p_rst = 1'b1;
41
42
              #125 p_rst = 1'b0;
43
44
              #960 p_rst = 1'b1;
45
              // <mark>仿真器运行 1</mark>0000 个时间单位(这里为:ns)后,
// 调用系统任务暂停仿真
46
47
48
              #10000 $stop;
49
          end
50
51
      endmodule
```

(3) 仿真波形:



(4) 练习:

利用 10M 的时钟,设计一个单周期形状如下的周期波形。



1.4 阻塞赋值与非阻塞赋值

设计内容: 阻塞赋值模块、非阻塞赋值模块;

学习目的: 掌握阻塞赋值与非阻塞赋值的概念和区别;

(1) 阻塞赋值模块源代码:

```
2
      // File: blocking.v
 3
     `timescale 1ns / 1ns
 4
 5
      module blocking( c, b, a, clk);
 6
 8
          output reg [3:0] c, b;
 9
10
          input [3:0] a;
11
          input clk;
12
13
          always @(posedge clk)
14
          begin
                        // Blocking Assignments
// Blocking Assignments
15
               b = a;
16
               c = b;
17
               $display("阻塞赋值: c = %d, b = %d, a = %d.", c, b, a);
18
19
          end
20
      endmodule
```


(2) 非阻塞赋值模块源代码:

```
// File: nonblocking.v
3
 4
     `timescale 1ns / 1ns
5
 6
     module nonblocking (output reg [3:0] c,
7
                          output reg [3:0] b,
8
                          input [3:0] a,
9
                          input clk);
10
         always @(posedge clk)
11
         begin
12
             b <= a;
13
              c <= b;
14
              $display("非阻塞赋值: c = %d, b = %d, a = %d.", c, b, a);
15
         end
16
17
     endmodule
```

(3) 测试模块源代码:

```
// File: tb block nonblock.v
 3
                            // 时间单位: 1ns, 时间精度: 1ns
     `timescale 1ns / 1ns
 4
 5
     `include "blocking.v"
`include "nonblocking.v"
 6
 7
 8
 9
     module tb block nonblock;
10
          // 线网型变量, 连接输出两个被测试模块的输出端口
11
          wire [3:0] p_c2, p_b2;
12
13
          wire [3:0] p_c1, p_b1;
14
         // req 型变量, 连接输出两个被测试模块的输入端口, 施加激励信号
15
          reg [3:0] p_a;
16
17
          reg p_clk;
18
19
          // 被测试模块调用实例
20
          nonblocking m nblk(.c(p c2), .b(p b2), .a(p a), .clk(p clk));
21
22
         blocking m_blk(.c(p_c1), .b(p_b1), .a(p_a), .clk(p_clk));
23
24
          initial
25
         begin
26
              p clk = 0;
27
              forever #50 p_clk = ~p_clk;
28
29
30
         initial
31
         begin
32
             $display("At time: %tns", $time);
33
             pa = 4'h3;
             #100 $display("At time: %tns", $time);
34
35
             p a = 4'h7;
36
             #100 $display("At time: %tns", $time);
             p_a = 4'hf;
37
              #100 $display("At time: %tns", $time);
38
39
             p_a = 4'ha;
              #100 $display("At time: %tns", $time);
4 0
             p_a = 4'h2;
41
42
43
              #100 $stop; // 调用系统任务, 暂停仿真
         end
44
45
     endmodule
46
```

(4) 仿真波形:



(5) 仿真器控制台输出:

```
VSIM 23> run
# At time:
                 Ons
#阻塞赋值: c = 3, b = 3, a = 3.
# 非阻塞赋值: c = x b = x a = 3.
                100ns
# At time:
#阻塞赋值:c= 7,b= 7,a= 7.
# 非阻塞赋值: c= x, b = 3, a = 7.
# At time:
#阻塞赋值: c = 15, b = 15, a = 15.
# 非阻塞赋值: c = 3, b = 7, a = 15.
                300ns
# At time:
#阻塞赋值: c = 10, b = 10, a = 10.
# 非阻塞赋值: c = 7, b = 15, a = 10.
# At time:
                400ns
#阻塞赋值: c = 2, b = 2, a = 2.
# 非阻塞赋值: c = 15, b = 10, a = 2.
```

(6) 思考题:

在 blocking 模块中按如下写法,仿真的结果会有什么样的变化?给出仿真波形。

```
// 1. 使用一个 always 过程语句块
3
4
5
     always @(posedge clk)
6
     begin
        c = b;
8
        b = a;
10
   11
12
13
   14
   // 2. 使用两个 always 过程语句块
15
16
17
   always @(posedge clk) b = a;
18
   always @(posedge clk) c = b;
19
20
   21
```

1.5 用 always 块设计比较复杂的组合逻辑电路

设计内容: 复杂组合逻辑电路设计;

学习目的: 掌握用 always 实现组合逻辑电路的方法;

功能定义:简单的指令译码电路。根据输入指令对输入数据执行相应的操作,包括:加、减、与、或和求反。无论指令还是数据发生变化,都将产生新的的结果。

设计提示:使用电平敏感的 always 过程块,与时序逻辑不同,在 @ 后的括号内没有边沿敏感关键词,如 posedge 或 negedge ,就能触发 always 块的动作,并且,采用 case 结构来进行分支判断。如果采用 assign 语句,表达起来非常复杂。

特别说明: 在设计组合逻辑电路时,在 always-case 结构中适当运用 default,在 always-if 结构中适当运用 else,通常可以综合为纯组合逻辑,尽管被赋值的变量一定要定义为 reg 型。不过,如果不使用 default 或 else 对缺省项进行说明,则有可能生成额外的、不该出现的锁存器。

(1) 指令译码器模块源代码:

```
// File: alu.v
2
3
     `timescale 1ns / 1ns
 4
 5
     `define OP_PLUS 3'd0
 6
     `define OP_MINUS 3'd1
`define OP_AND 3'd2
 7
8
     `define OP_OR
9
                       3'd3
     `define OP_NOT
10
                       3'd4
11
     module alu( y, opcode, b, a);
12
         output reg [7:0] y;
13
14
         input [2:0] opcode; // 操作码
15
         input [7:0] b, a; // 操作数
16
17
     // 电平敏感的 always 过程语句块块, Verilog 1995 Std
18
19
     // always@(opcode or b or a)
20
          always@(*) // 电平敏感的 always 过程语句块, Verilog 2001 Std
21
22
          begin
23
              case( opcode )
                  OP_PLUS: y = b + a;


OP_MINUS: y = b - a;
                                           // 加
24
                                           // 減
25
                  OP\_AND: y = b & a;
                                          // 与
26
                                          // 或
                  `OP_OR:
                            y = b | a;
27
                                          // 求反
// 未收到指令时,输出任意态
                            y = ~a;
28
                  OP NOT:
29
                  default:
                             y = 8'hx;
30
              endcase
31
          end
32
     endmodule
```

在设计组合逻辑电路时,在 always-case 结构中适当运用 default,在 always-if 结构中适当运用 else,通常可以综合为纯组合逻辑,尽管被赋值的变量一定要定义为 reg 型。不过,如果不使用 default 或 else 对缺省项进行说明,则有可能生成额外的、不该出现的锁存器。

```
// File: tb_alu.v
 2
3
 4
     `timescale 1ns / 1ns
5
     `include "alu.v"
 6
 7
8
     module tb_alu;
9
10
         wire [7:0] p_y;
11
12
         reg [7:0] p_b, p_a;
13
         reg [2:0] p_op;
14
15
         parameter NMOD = 256;
16
17
         integer NUM;
18
19
         alu m_alu(.y(p_y), .opcode(p_op), .b(p_b), .a(p_a));
20
```

```
21
          initial
22
          begin
23
24
              NUM = 5;
25
              p_b = {\$random} \ % \ NMOD; // Give a radom number blongs to [0,255].
26
27
              p_a = {$random} % NMOD; // Give a radom number blongs to [0,255].
28
29
              p op = 3'h0;
30
31
              repeat ( NUM )
32
              begin
                  #100;
33
                  p_b = {$random} % NMOD; //Give a radom number.
34
35
                  p_a = {$random} % NMOD; //Give a radom number.
36
37
                  p_op = p_op + 1'b1;
38
39
40
              #100 $stop;
          end
41
     endmodule
42
```

(3) 仿真波形:



(4) 练习:

使用 always-case 结构设计一个八路数据选择器。

要求:每路输入数据与输出数据均为 4 位 2 进制数,当选择开关(至少 3 位)或输入数据发生变化时,输出数据也相应地变化。