实验一—流水加法器及指令拓展

姓名:	张云策	学号:	3200105787	学院:	计算机科学与技术学院
课程名称:	计算机系	系统 II	_同组学生姓名:		/
实验时间:	2021.	实验地点:	紫金港机房	指导老师	: 申文博

一、 实验目的和要求

- 理解流水线的基本概念与思想
- 基于在单周期 CPU 中已经实现的模块,实现 5 级流水线框架
- 理解流水线设计在提高 CPU 的吞吐率,提升整体性能上的作用与优越性
- 扩展指令,理解不同类型指令在流水线中的运作差异
- 实现功能基本完善的流水线 CPU

二、实验内容和原理

2.1 实验内容

实现流水线 CPU 的基本功能

2.2 设计模块

```
५ | ▼ | ⊤ | ⊞ | ⋓ ∪

∨ ■ Design Sources (13)

         > > Verilog Header (1)

▼ ● ∴ Top (Top.sv) (2)

            chip_inst : Core (Core.v) (5)
                > pif: IF (IF.v) (1)
                > • pid : ID (ID.v) (4)
                   pexe : EXE (EXE.v)
                > • pmem : MEM (MEM.v) (1)
                   pwb : WB (WB.v)
             > o io_manager_inst: IO_Manager (IO_Manager.sv) (16)
         > Disabled Sources (10)

∨ □ Coefficient Files (1)

               lab1-2.coe
     > Constraints (1)

∨ 

□ Simulation Sources (15)

∨ □ sim 1 (15)

IF:
      module IF(
          input clk,
          input rst,
          input [31:0] pc_pre,
          input [31:0] pc_j,
          input [31:0] if_inst,
          output reg [31:0] if_pc_out,
          output reg [31:0] id_pc_out,
          output reg [31:0] id_inst
          initial begin
  0
          if_pc_out = 0;
  0
          id_pc_out = 0;
  0
          id_inst= 0 ;
9 0
          always @(posedge clk or posedge rst) begin
9 0
              if(rst) if_pc_out<=0;
9 O
              else if(pc_j!=0) if_pc_out = pc_j;
) O
              else if_pc_out = if_pc_out+4;
          Rom rom_unit (
                  .a(if_pc_out[12:2]),
                  .spo(if_inst)
  0
          always @ (posedge clk) begin
  0
              id_pc_out <= pc_pre;
  0
              id_inst <= if_inst;
          end
       endmodule
```

```
45 🖕
46
              input clk,
47
              input rst,
             input [31:0] id_inst,
48
              input [31:0] id_pc_out,
49
              input [31:0] id_result,
50
51
             input [31:0] wb_inst,
             input [12:0] wb_CF,
52
53
             output reg[31:0] exe_data1,
54
              output reg[31:0] exe_data2,
55
             output reg[31:0] exe_data3,
56
              output reg[31:0] exe_inst,
57
              output reg[31:0] exe_pc_out,
58
              output reg[12:0] exe_CF
59
60
              wire [31:0] data_1, data_2, data_3;
61
              wire [3:0] alu_op;
62
              wire [1:0] pc_src, mem_to_reg;
63
              wire reg_write, alu_src_b, branch, b_type,mem_write;
              wire [12:0] CF;
64
              Control lcontrol(
65
                 .op_code(id_inst[6:0]),
66
67
                  .funct3(id_inst[14:12]),
                 .funct7_5(id_inst[30]),
68
69
                 .pc_src(pc_src),
70
                 .reg_write(reg_write),
71
                 .alu_src_b(alu_src_b),
72
                 .alu_op(alu_op),
73
                  .mem_to_reg(mem_to_reg),
74
                  .mem_write(mem_write),
75
                  .branch(branch),
                  h ++ma(h ++ma)
74
75
                  .mem_write(mem_write),
                                                                                                                                             \wedge
                  .branch(branch),
76
                  .b_type(b_type)
 78
       0
               assign CF={alu_op,pc_src,mem_to_reg,mem_write,reg_write,alu_src_b,branch,b_type};
 79
               Regs lregs(
 80
                 .clk(clk),
81
                  .rst(rst),
                 .we(wb_CF[3]),
82
                 .read_addr_1(id_inst[19:15]),
.read_addr_2(id_inst[24:20]),
 83
84
                  .write_addr(wb_inst[11:7]),
85
 86
                  .write_data(id_result),
 87
                  .read_data_1(data_1),
 88
                  .read_data_2(data_2)
 89
 90
               ImmGen lig(
 91
                  .inst(id_inst),
 92
                  .imm(data_3)
93
      0
94 😓
               always @ (posedge clk) begin
      0
95
                 exe_data1<=data_1;
      0
                  exe_data2<=data_2;
96
       0
                  exe_data3<=data_3;
97
 98
       0
                  exe_inst<=id_inst;
99
                  exe_pc_out<=id_pc_out;
100
                  exe_CF<= CF;
101 🖨
102 🖨
          endmodule
103
```

 \wedge

EXE:

104

module ID(

```
45 🖕
          module EXE(
46
47
              input clk,
              input [31:0] exe_inst,
               input [31:0] exe_pc_out,
48
49
               input [12:0] exe_CF,
               input [31:0] exe_data1,
50
51
              input [31:0] exe_data2,
52
              input [31:0] exe_data3,
53
               output reg[31:0] mem_result,
54
              output reg[31:0] mem_data,
55
56
57
              output reg[31:0] mem_addr,
              output reg[31:0] mem inst.
              output reg[31:0] mem_pc_out,
58
              output reg[12:0] mem_CF,
59
              output reg[31:0] pc_j
60
61
               wire signed [31:0] sign_data_1, sign_data_2;
62
               wire [31:0] read_data_1, read_data_2;
63
               wire zf;
              assign sign_data_1=exe_data1;
64
      Ō
               assign sign_data_2=(exe_CF[2]==0)?exe_data2:exe_data3;
65
66
      0
               assign read_data_1=exe_data1;
67
               assign read_data_2=(exe_CF[2]==0)?exe_data2:exe_data3;
68
               include "AluOp. vh"
69
               reg [31:0] ad;
      0
70 🖨
               always @*
      0 0 0
                  case (exe_CF[12:9])
72
73
74
                   ADD: ad <= read_data_1 + read_data_2 ;
                   SUB: ad <= read_data_1 - read_data_2;
                   SLT: ad <= (sign_data_1<sign_data_2)? 1:0;
75
                  XOR: ad <= read_data_1 ^read_data_2;</pre>
      0
                                                                                                                                                     ^
                   ADD: ad <= read_data_1 + read_data_2;
      0
 73
                   SUB: ad <= read_data_1 - read_data_2;
 74
      0
                   SLT: ad <= (sign_data_1<sign_data_2)? 1:0;
 75
      0
                   XOR: ad <= read_data_1 ^read_data_2;</pre>
76
77
      0
                   AND: ad <= read_data_1&read_data_2;
      O
                   OR : ad <= read_data_1|read_data_2;
      O
 78
                   SRL: ad <= read_data_1>>read_data_2;
       0
 79
                   SRA: ad <= sign_data_1>>sign_data_2;
 80
      0
                   SLL: ad <= read_data_1<<read_data_2;</pre>
81 🖒
               endcase
      0
               assign zf=(exe_data1==exe_data2)? 1:0;
 82
 83
               reg [31:0] pc;
      0
               always @* begin
 85 😓 🔾
                  if(exe_CF[8:7]==2'b00) pc=32'b0;
86 🖕 🔾
                   else if(exe_CF[8:7]==2'b01) pc=exe_data1;
                   else if(exe_CF[1]==1'b0) pc=exe_pc_out+exe_data3;
else if(exe_CF[0]^zf==1'b1) pc=exe_pc_out+exe_data3;
87 🖨 🔾
88 🖨 🔾
89 🖨 O
                   else pc=32'b0;
90 \stackrel{-}{\ominus}
91 \stackrel{-}{\ominus}
      0
               always @ (posedge clk) begin
      0
                  mem_result<=ad;
 92
 93
      0
                   mem_data<=exe_data3;
      0
                   mem_addr<=exe_data2;
      0
 95
                   mem_inst<=exe_inst;</pre>
 96
                   mem_pc_out<=exe_pc_out;</pre>
      0
 97
                   mem_CF<=exe_CF;
      0
 98
                   pc_j<=pc;
               end
99 🖨
           endmodule
100 🖒
```

MEM:

101 102

```
14
15 ⊜
         module MEM(
16
              input clk,
17
              input [12:0] mem_CF,
              input [31:0] mem_inst,
19
              input [31:0] mem_pc_out,
             input [31:0] mem_result,
50
51
             input [31:0] mem_addr,
52
53
              input [31:0] mem_data,
              output reg[31:0] wb_data,
54
              output reg[31:0] wb_result,
55
              output reg[31:0] wb_imm,
56
              output reg[31:0] wb_inst,
57
              output reg[31:0] wb_pc_out,
58
              output reg[12:0] wb_CF
59
              wire [31:0] mem_data_out;
30
31
32
33
              Ram ram_unit (
                 .clka(clk),
                  .wea(mem_CF[4]),
34
                  .addra(mem_result),
35
                  .dina(mem_addr),
36
37
                  .douta(mem_data_out)
     000000
              always @ (posedge clk) begin
38 (=)
39 :
70 :
71 :
72 :
73 :
                  wb_data<=mem_data_out;
                  wb_result<=mem_result;
                  wb imm<=mem data:
                  wb_inst<=mem_inst;
                  wb_pc_out<=mem_pc_out;
74
                  wb_CF<=mem_CF;
WB:
  44
            module WB(
  45 🖨
                input clk,
  46
  47
                input rst,
                input [12:0] wb_CF,
  48
                input [31:0] wb_inst,
                input [31:0] wb_pc_out,
                input [31:0] wb_result,
  52
53
                input [31:0] wb_data,
                input [31:0] wb_imm,
                output reg[31:0] id_result
  54
  55
  56
                reg [31:0] mem_to_reg;
        0
  57 ⊝
                always @* begin
        ○→
○
                 case(wb_CF[6:5])
  58 🖨
                     2'b00:mem_to_reg = wb_result;
2'b01:mem_to_reg = wb_imm;
  59
60
        0
  61
        0
                       2'b10:mem_to_reg = wb_pc_out+4;
                        2'bl1:mem_to_reg = wb_data;
  63 🖨
  64 🖨
                end
        0
  65 🖕
                always @ (posedge clk) begin
 66
67 (a)
68 (a)
        0
                    id_result<=mem_to_reg;
                end
            endmodule
  69
```

三、 主要仪器设备

Vivado 2020.1 FPGA 开发板

四、操作方法与实验步骤

4.1 操作方法

4.2 实验步骤


- 使用开发工具建立工程,推荐在 Vivado 2019.2 以上版本完成。
- 根据参考设计图或自己设计的设计图搭建完整的流水线加法机,继续使用 Nexys7 对应的外设进行实验,实现 lab1 的流水加法机替换 lab0 中的 CPU 模块。请注意 Memory 必须使用 Vivado 提供的 Block RAM IP 核完成,以免 LUT 资源不够支持 CPU 设计。
- 在本实验中不要求对数据通路进行专门的封装,推荐直接将 Control Unit (Decoder) 视为译码模块放在 ID 段中。
- 进行仿真测试,以检验 CPU 基本功能。
- 调整时钟频率,确保时钟周期长度不小于最长流水段的信号延迟。
- 进行上板测试,以检验 CPU 设计规范,上板测试调试工具相关内容请参考 lab0。

五、 实验结果与分析





如波形图所示,ID_RESULT 和 DEBUG_DATA 显示的为写入寄存器的值,而寄存器的值如下图所示:



六、 讨论、心得

Lab1-1:

单周期 CPU: CPI = 1;

流水线 CPU: CPI = 16/12 ≈ 1.33

流水线 CPI > 单周期 CPI, 说明流水线 CPU 处理一条指令需要多个时钟周期进行运算执行,在最后一条指令进行 IF 阶段后还需要一段时间才可以结束。NOP 指令的意义是提供给

流水线 CPU 时间,专门处理当前指令,从而避免发生冲突。

Lab1-2:

NOP 指令数足够,不存在出现冲突且没有给足 NOP 的情况,而根据 lab1-2.s 的代码,所计算出的 NOP 恰好为现今 NOP 的分布及其数量。