lab2 实验报告

PB24111621 肖瀚

一、实验目的与内容

- 实验目的：复习 Verilog 相关语法并实现 CPU 的功能部件；
- 实验内容：设计32位寄存器堆与 ALU，并利用 ALU 搭建简易计算器，例化存储器 IP 核并用 COE 文件初始化。

二、逻辑设计

题目1：寄存器堆设计

为保证 0 号寄存器始终为 0，在写入时判断写使能有效并且写地址不为 0 然后才写入，否则保持 0 号寄存器为 0；为保证寄存器堆的读操作是时钟异步的，采用组合逻辑，用 assign 给端口传输对应寄存器的值。部分修改代码如下：

```
always @(posedge clk) begin
    if(rf_we && rf_wa!=0)
        reg_file[rf_wa] <= rf_wd;
    else
        reg_file[0] <= 0;
end

assign rf_rd0 = reg_file[rf_ra0];
assign rf_rd1 = reg_file[rf_ra1];
```

题目2：ALU 设计

对于 SLT 操作，先判断符号是否相同，若不同，则负数小于正数，否则继续比较后面数值位，数值位小的便小；对于 SRA 操作，通过 `$signed(alu_src0)` 语句来标记 alu_src0 是有符号数，从而实现有符号算数右移。部分代码如下：

```
case(alu_op)
    `ADD  :
        alu_res = alu_src0 + alu_src1;
    `SUB  :
        alu_res = alu_src0 - alu_src1;
    `SLT  : begin
        if(alu_src0[31] > alu_src1[31])
            alu_res = 32'H1;
        else if(alu_src0[31]==alu_src1[31] && alu_src0[30 : 0] < alu_src1[30 : 0])
            alu_res = 32'H1;
        else
            alu_res = 32'H0;
    end
    `SLTU :
        alu_res = (alu_src0 < alu_src1) ? 32'H1 : 32'H0;
    `AND  :
        alu_res = alu_src0 & alu_src1;
    `OR   :
        alu_res = alu_src0 | alu_src1;
    `XOR  :
        alu_res = alu_src0 ^ alu_src1;
    `SLL  :
        alu_res = alu_src0 << alu_src1[4 : 0];
    `SRL  :
        alu_res = alu_src0 >> alu_src1[4 : 0];
    `SRA  :
        alu_res = $signed(alu_src0) >>> alu_src1[4 : 0];
    `SRC0 :
        alu_res = alu_src0;
    `SRC1 :
        alu_res = alu_src1;
    default :
        alu_res = 32'H0;
endcase
```


题目3：在线计算器


rst 为复位信号，当它有效时，全部寄存器清零；无效时，利用 case 语句判断 ctrl 的状态：若为 00，按下按钮(按下 enable)则存入运算指令；若为 01，按下按钮则将 in[4:0] 符号扩展传给 0 号寄存器；若为 10，按下按钮则将 in[4:0] 符号扩展传给 1 号寄存器；若为 11，按下按钮则将计算结果赋值给 res 寄存器，此寄存器为自行添加的存储寄存器，便于在按下 enable 时接收 alu_res 的值并在此时更新数码管。关键代码如下：

```
always @(posedge clk) begin
        if(rst) begin
            alu_src0 <= 32'b0;
            alu_src1 <= 32'b0;
            alu_op   <= 5'b0;
            res      <= 32'b0;
        end else if(enable) begin
            case (ctrl)
                2'b00: begin
                    alu_op <= in[4:0];
                end
                2'b01: begin
                    alu_src0 <= {{27{in[4]}}, in[4:0]};
                end
                2'b10: begin
                    alu_src1 <= {{27{in[4]}}, in[4:0]};
                end
                2'b11: begin
                    res <= alu_res;
                end
            endcase
        end
    end
```

题目4：初始化寄存器

选择分布式存储器，由于 COE 文件为 21*32 bit，故只需要一个 32*32 的存储器即可，由此可以得到如下 IP 核：






三、测试结果与分析


题目1


仿真结果如下图，与教程中的仿真结果一致



题目2

仿真结果如下，分析可知结果均正确





四、总结

通过本次实验，复习了 Verilog 的相关语法、时序逻辑与组合逻辑等等，并且利用 Verilog 代码设计了寄存器堆、ALU和简易计算器，并且学会如何例化 IP 核并用 COE 文件初始化。