中南民族大学

学生实验报告

院　　系：计算机科学学院

专　　业：计算机科学与技术

年　　级：22 级

课程名称：计算机组成原理

学　　号：202221091347

姓　　名：吴虹举

任课教师：何秉姣

2024 年　5 月　14 日

<table>
<tr><td>年级</td><td>22 级</td><td rowspan="2">班号</td><td rowspan="2">04 班</td><td>学号</td><td colspan="3">202221091347</td></tr>
<tr><td>专业</td><td>计算机科学与技术</td><td>姓名</td><td colspan="3">吴虹举</td></tr>
<tr><td rowspan="2">实验名称</td><td colspan="3" rowspan="2">运算器设计</td><td rowspan="2">实验类型</td><td>设计型</td><td>综合型</td><td>创新型</td></tr>
<tr><td>√</td><td></td><td></td></tr>
<tr><td>实验目的</td><td colspan="7">算术逻辑运算单元（ALU）的基本构成，掌握 Logisim 中各种运算组件的使用方法，熟悉多路选择器的使用，能利用前述实验完成的 32 位加法器、 Logisim 中的运算组件构造指定规格的 ALU 单元。</td></tr>
</table>

实验原理及电路

1、运算器设计实验框架图（如图 1-1 所示）



图 1-1　运算器设计实验框架图

2、简述每一关的实验目的及其实现方法

（1）第 1 关 8 位可控加减法电路设计

①第 1 关 8 位可控加减法电路设计的目的：帮助学生掌握一位全加器的实现逻辑，掌握多位可控加减法电路的实现逻辑，熟悉 Logisim 平台基本功能，能在 logisim 中实现多位可控加减法电路。

②第 1 关 8 位可控加减法电路设计的实现方法：首先，确定加法器和减法器的位数为 8 位。利用已封装好的全加器设计 8 位串行可控加减法电路。然后，将 8 个全加器级联起来，形成 8 位加法器和减法器。在减法器中，需要将减数取反并加 1，然后与被减数相加，实现减法运算。接下来，设计一个控制电路，可以选择加法或减法运算。使用开关或按钮等控制方式，将加法和减法的选择信号传入电路。将加法器、减法器和控制电路连接在一起，形成完整的 8 位可控加减法电路。根据电路引脚定义，将输入信号（X、Y、Sub）和输出信号（S、Cout、OF）正确连接。使用数字信号发生器产生测试数据，观察电路输出结果是否正确。测试加法和减法运算，验证电路的功能和正确性。

（2）第 2 关 CLA182 四位先行进位电路设计

① 实验目的：帮助学生掌握快速加法器中先行进位的原理，能利用相关知识设计 4 位先行进位电路，并利用设计的 4 位先行进位电路构造 4 位快速加法器，能分析对应电路的时间延迟。

② 实现方法：我们的任务是设计一个 4 位先行进位电路，以实现快速加法器中的先行进位功能。这个电路需要根据输入的进位生成函数 Gi 和传递函数 Pi，以及低位进位 Cin，输出对应的 4 位进位 C1 到 C4，以及成组进位生成函数 G* 和成组进位传递函数 P* 。首先针对每一位 i 计算进位 Ci 。根据先行进位的原理，第 i 位的进位 Ci 可以通过 Ci=Pi×Ci−1 +Gi 实现。接下来使用逻辑门（如 XOR、AND、OR）来设计逻辑电路来计算成组进位 G* 和传递进位 P* 。在设计完成进行仿真验证，以确保电路在各种输入条件下的输出符合预期。

（3）4 位快速加法器设计

① 实验目的：帮助学生掌握快速加法器中先行进位的原理，能利用相关知识设计 4 位先行进位电路，并利用设计的 4 位先行进位电路构造 4 位快速加法器，能分析对应电路的时间延迟。

② 实现方法：

（4）16 位快速加法器设计

① 实验目的：帮助学生理解成组进位产生函数，成组进位传递函数的概念，熟悉 Logisim 平台子电路的概念，能利用前述实验封装好的 4 位先行进位子电路以及 4 位快速加法器子电路构建 16 位、32 位、64 位快速加法器，并能利用相关知识分析对应电路的时间延迟，理解电路并行的概念。

② 实现方法：

（5）32 位快速加法器设计

① 实验目的：帮助学生理解成组进位产生函数，成组进位传递函数的概念，熟悉 Logisim 平台子电路的概念，能利用前述实验封装好的 4 位先行进位子电路以及 4 位快速加法器子电路构建 16 位、32 位、64 位快速加法器，并能利用相关知识分析对应电路的时间延迟，理解电路并行的概念。

② 实现方法：

（11）MIPS 运算器设计

① 实验目的：学生理解算术逻辑运算单元（ALU）的基本构成，掌握 Logisim 中各种运算组件的使用方法，熟悉多路选择器的使用，能利用前述实验完成的 32 位加法器、 Logisim 中的运算组件构造指定规格的 ALU 单元。

② 实现方法：根据给定的输入输出引脚表格与要求，添加相应的输入输出端口，包括两个 32 位操作数 x、y，4 位运算符 op，进位/借位 cin 以及输出结果 z、溢出标志 OF、无符号溢出标志 UOF、相等标志 Equal、进位/借位 cout。然后，从 Logisim 的工具栏中选择合适的组件，分别添加 32 位加法器和状态标志寄存器到电路中。接下来，利用 Logisim 提供的门电路元件，实现逻辑运算器，包括与门、或门、非门和异或门。随后，在电路中添加移位器元件，包括左移位、右移位和算术右移。然后，按照 Booth 算法实现乘法器，由多个 32 位 Booth 子单元组成，并采用 Restoring Division 算法实现除法器，由多个 32 位 Restoring Division 子单元组成。接着，在电路中添加多路选择器元件，根据需要连接相应的输入和控制信号。最后，根据电路框架设计，使用隧道完成元件之间的数据传输，并仔细调整每个组件的参数端口，确保它们能够正确地协同工作。完成电路搭建后，进行全面的测试，包括加、减、乘、除、与、或、非、异或、逻辑左移、逻辑右移、算术右移运算是否正确，并检查状态标志是否正确。

3、简述线上通关情况、成绩、遇到的问题及其解决方法

答：通关 1、2、3、4、5、11 关，获得成绩 54.6 分。问题有：不知道如何提交代码至平台。仔细阅读实验需知后解决。

实验验证过程及结果分析

三、第 11 关实现的详细过程（自选一关详细描述）

1、实验目的：算术逻辑运算单元（ALU）的基本构成，掌握 Logisim 中各种运算组件的使用方法，熟悉多路选择器的使用，能利用前述实验完成的 32 位加法器、 Logisim 中的运算组件构造指定规格的 ALU 单元。

2、实验原理

（1）文字描述：先构造出每一种功能的输出，再根据 OP 的值来选择输出：

0~2：分别用一个移位器实现，设置对应的属性；

3~4：分别用自带的乘法器、除法器实现；

5：加法，用封装好的 32 位加法器，OF 判断最高位进位和符号位进位是否一致，UOF 判断是否有进位（需一个异或门），C0 取 0；

6：减法，用封装好的 32 位加法器，Y 取反用一个非门实现，无符号数的减法溢出，带加减功能的 ALU 的进位取反后表示，有符号数的减法溢出，仍然用最高位和符号位是否相等来判断，C0 取 1；

7~10：分别用与门、非门、异或门、或非门实现；

11：比较器用补码型，结果 0 拓展；

12：比较器用无符号型，结果 0 拓展，还需要一个 equal 信号；

都构造好之后，根据 OP 的值输出 resualt。

（2）电路图及其简述（标注图的序号 1-2）

0 逻辑左移



1 算术右移



2 逻辑右移



3 乘法器



4 除法器



5 加法器



6 减法器



7 与门



8 或门



9 异或门



10 或非门



11 补码型比较器



12 无符号型比较器



（3）电路引脚

信号	输入/输出	位宽	说明
X	输入	32位	操作数 X
Y	输入	32位	操作数 X
ALU_OP	输入	4位	运算器功能码，具体功能见下表
Result	输出	32位	ALU 运算结果
Result2	输出	32位	ALU 结果第二部分，用于乘法指令结果高位或除法指令的余数位，其它运算时值为零
OF	输出	1位	有符号加减运算溢出标记，其它运算时值为零
UOF	输出	1位	无符号加减运算溢出标记，其它运算时值为零,溢出条件（加法和小于加数，减法差大于被减数）
Equal	输出	1位	Equal=(x==y)?1:0，对所有运算均有效

ALU_OP	十进制	运算功能
0000	0	Result = X << Y 逻辑左移 （Y 取低五位） Result2=0
0001	1	Result = X >>>Y 算术右移 （Y 取低五位） Result2=0
0010	2	Result = X >> Y 逻辑右移 （Y 取低五位） Result2=0
0011	3	Result = (X * Y)[31:0]; Result2 = (X * Y)[63:32] 无符号乘法
0100	4	Result = X/Y; Result2 = X%Y 无符号除法
0101	5	Result = X + Y (Set OF/UOF)
0110	6	Result = X - Y (Set OF/UOF)
0111	7	Result = X & Y 按位与
1000	8	Result = X or Y 按位或
1001	9	Result = X⊕Y 按位异或
1010	10	Result = ~(X orY) 按位或非
1011	11	Result = (X < Y) ? 1 : 0 符号比较
1100	12	Result = (X < Y) ? 1 : 0 无符号比较

（4）电路测试

```
1. CNT    X        Y  AluOp Result   Result2 OFUOFEQ
2. 00 ffff0045 00000001 0 fffe01fe 00000000 0 0 0
3. 01 ffffffff 00000002 1 ffffffff 00000000 0 0 0
4. 02 fffffffe 00000002 1 ffffffff 00000000 0 0 0
5. 03 fffffffd 00000002 1 ffffffff 00000000 0 0 0
6. 04 fffffff8 00000002 1 fffffffe 00000000 0 0 0
7. 05 fffffffe 00000001 2 effffffff 00000000 0 0 0
8. 06 00000004 0000000c 3 00000030 00000000 0 0 0
9. 07 00000080 00000010 4 00000008 00000000 0 0 0
10. 08 0000ffff ffff0000 5 ffffffff 00000000 0 0 0
11. 09 ffffffff fffffff0 6 0000000f 00000000 0 0 0
```

00.逻辑左移



01.算数右移



02.算术右移



03.算术右移



04.算术右移



05.逻辑右移



06.乘法器



07.除法器



08.加法器



09.减法器





心得体会

四、实验心得

1、遇到的问题及其解决办法

问题：在进行移位操作时，移位器的性能可能不佳，导致操作速度慢或者出现错误。对移位器的设计进行优化，可以尝试使用更快速的移位算法或者优化电路结构如并行设计，以提高移位操作的速度和性能。

问题：状态标志计算错误。仔细检查计算公式和实现方法，包括引脚短路等等基础问题。结合计算机内部流动的信息，思考第 11 关中分析输入信号和输出信号的分类，输出信号中溢出、零可以不需要吗，为什么？

输入信号包括操作数、操作码和控制信号，输出信号包括计算结果、状态标志和控制信号等。不可以，溢出标志检测结果是否超出了数据类型的表示范围，而零标志表示计算结果是否为零，这些标志对于正确处理计算和逻辑操作非常关键。

3、实验收获

	（1）实验小组名单，个人给小组的贡献与收获（贡献多者成绩高） 名单：禤飏、吴虹举、吴胜红、舒子恒、徐上、谭易齐豪、王鹏宇、段邵鑫、凌显鑫 （2）本实验的收获 尽管电路设计和实现相较于数电课程实验更具挑战性，但最终我还是成功完成了任务。在之前的阶段，对于运算器的理解仅停留在抽象的名词和概念层面，缺乏实际操作的感性体会。然而，通过亲自动手完成实验，我对运算器有了更为具体的认识，不再是虚幻的概念。我意识到运算器就像一块块积木一样，需要逐步组装起来，并了解到指令数量对电路复杂度的影响。同时，我也更加深入地理解了计算机内部数据信号和控制信号的作用，以及状态输出的重要性。在第一关的数据验证中，我进一步认识了有符号数和无符号数在运算和溢出判断方面的不同之处。 （3）合作的收获 与同学合作完成这个实验，我学会了更好的问题解决能力和创新思维。通过共同面对挑战并协作解决问题，我提升了团队合作和沟通能力，学会了倾听和理解他人的观点，以达成共同目标。这种合作不仅使我们更快地完成任务，还促进了相互学习和成长，建立了持久的友谊和合作关系。
评语： 成绩：_____ 教师签名：_____日期：_____	