

大一招新考核任务书

考核方式：个人独立完成，截止日期前提交，评审择优录取。

一、环境准备

1. 注册 GitHub 账号，创建一个个人仓库（后续全部作品提交到该仓库）
2. 安装 AI 编程工具
 - AI 编程工具与大模型**不限品牌**：国产（DeepSeek Harness、ZCode 等）、国外（Codex 等）皆可，自主选择
3. 安装 Git 与代码编辑器（推荐 VS Code，免费）：后续提交作品、使用版本控制会用到

二、个人简介（PDF + 个人网站）

1. **个人简介 PDF**：制作一份 PDF（姓名、专业、兴趣、联系方式等，内容自定），上传到自己的 GitHub 仓库
2. **个人网站**：用 HTML/CSS 做一个个人主页，部署到 GitHub Pages（免费托管）。
 - 网址格式：`https://你的用户名.github.io/仓库名/`
 - 内容自定（自我介绍、兴趣、联系方式），样式自定。

三、通用素养

1. **Git 操作**：仓库中 `git commit` 不少于 3 次（证明是一步步做出来的）；在 README 中用一句话解释什么是“分支”和“合并”。
2. **命令行**：能说明 `cd / ls / mkdir` 和 `git` 常用命令的用途。
3. **信息与安全意识**：
 - 给项目加一个 LICENSE（如 MIT），并在 README 说明为什么选它；
 - 开启 GitHub 两步验证；
 - 在 README 中记录一条“**AI 给过但我查证后认为是错误的信息**”——查证的过程比结论更重要。
4. **防“纯粘贴”承诺**：README 中，用你的话解释**至少 2 处** AI 生成代码的关键逻辑（比如贪吃蛇为什么能自动避开死路、2048 的评分函数是怎么想的）。

四、小游戏（三选一，分两阶段）

从以下三个游戏中**任选一个**制作，两个阶段都要完成：

- 1、贪吃蛇
- 2、2048
- 3、扫雷

阶段一：先做出“能自己玩”的版本

把游戏做出来，能直接上手玩：

操作流畅、顺手（键盘 / 鼠标 / 触屏，按游戏惯例来）

规则完整：有得分、胜负或通关判定，界面上能看到当前状态（得分、步数、剩余雷数等）

界面干净明了，一看就知道怎么玩、玩到哪一步了

阶段二：让 AI 来玩（自动演示）

在阶段一的基础上，加入 **AI 自动操作**，满足下表硬指标：

游戏	阶段二硬指标（全部满足才算完成）
贪吃蛇	AI 自动控制蛇，连续吃完 15 个食物不死（不撞墙、不撞自己），全程无需人工操作
2048	AI 自动进行游戏，成功合出 1024 方块（合出 2048 为加分项），全程无需人工操作
扫雷	AI 自动完成标准局（9×9、10 雷：翻开全部安全格且不踩雷），随机雷区下连续通关 2 局

- 提示词是核心：用 AI 做出来非常简单，**关键看你怎么设计提示词**——先想清楚需求，再一步步让 AI 实现。

作品要求：

- 纯前端单文件（HTML/CSS/JS），浏览器双击即可打开，无框架依赖
- 至少实现 1 个新增功能**，从下表选择：

新增功能	验收标准（全部满足才算完成）
计分制	记录得分 / 最高分 / 局数；新一局不清零；有「重置」按钮
主题切换	至少 2 套配色（如深色 / 浅色）；一键切换即时生效；刷新后保留所选主题
多局战绩	记录最近 10 局结果；新一局自动追加；可查看完整列表

- 提示词记录**：README 中附上你给 AI 的关键提示词（原文 + 每次迭代：想让 AI 做什么 → 结果如何 → 提示词怎么调整）
- README 中需分别说明阶段一和阶段二是如何实现、怎么验证的

五、进阶挑战


两个任务选做一个即可

1，使用 PySpice 做完 **三个电路**：

- ① **RC 滤波电路**
- ② **验证戴维南定理**
- ③ **放大电路**：NMOS 共源级放大电路：VDD=5V、Rg1=60kΩ、Rg2=40kΩ、Rd=2kΩ、Cb1视为足够大；NMOS 模型参数 K=0.8mA/V²、V_{th}=1V、λ=0.02 /V；输入 Vi=10mV/1kHz 正弦波。要求：
 - 手算静态工作点：V_{GS}，I_D，V_{DS}，并判断是否工作在饱和区；

- 手算小信号： g_m 、 A_v ；
- 仿真验证：直流 OP 对比 I_D 、 V_{DS} ；瞬态看输出波形；实测增益；
- 画出直流通路和小信号等效模型；

③ 电路图（给定题卡）：



2, 理解并读懂论文 arXiv:2606.25673 《Croc: Training the Next Generation Chip Designers on Domain-Specific End-to-End Open Source Silicon》 ([arXiv 页面](#), 项目 [pulp-platform/croc](#)) —— 一个面向教学的 RISC-V SoC 芯片项目。要求：简单读懂论文思路；跑通项目**前端**（Verilator 仿真：编译并运行示例程序，如 helloworld）与**后端**（Yosys 综合，或 OpenROAD 布局布线，视机器性能至少完成其一）；在 README 里讲清“前端/后端各自干了什么”。

提交要求（三个电路都要做、都要交，全部放进 README）

通用要求（每个电路都要有）：

- **电路图自己画**：手绘拍照 / 画图软件均可，插入 README；
- **理论值自己算**：写出公式和计算过程（ τ 、 f_c 、 V_{th} 、 R_{th} 、 I_D 、 V_{DS} 、放大倍数等）；
- **仿真数据**：用 PySpice 跑出波形与数值；
- **对比表**：「理论值 vs 仿真值」表格。

电路	必须提交的图与数据
① RC 低通滤波	自己画的电路图；方波输入/输出瞬态波形图 + 波特图； τ 、截止频率的「手算 vs 仿真」表
② 戴维南验证	自己画的含源二端网络图（标注端口）； V_{oc} 、 I_{sc} 两次仿真的「手算 vs 仿真」表；等效电路替换后接负载的电压/电流验证表
③ MOS 共源放大	V_{GS} 、 I_D 、 V_{DS} 的「手算 vs 仿真」表 + 饱和区判断； g_m 与增益「手算 vs 仿真」表；输入/输出波形图（反相放大），

电子元件参数：①② 自定；③ 按题固定。

代码上传：三个 `.py` 文件 直接上传到仓库。

协会也鼓励并希望自选：如果对别的开源项目更感兴趣，也可以选一个自选项目（主题、大小不限），要求一样（跑起来 + 讲清楚），指定项目做得好优先。

这一环节不限制用 AI，但「讲清楚」必须是你自己能说明白的。

六、提交要求

截止时间前把 **仓库链接** 发送到群内收集表。仓库中须包含：

1. 个人简介 PDF、个人网站全部代码（含网址）与所选项目的全部代码
2. README.md：写清项目做了什么、你新增/修改了什么及原因、功能如何运行、踩过什么坑；标注哪些代码由 AI 生成、哪些是你自己调整的；附上你给 AI 的关键提示词及迭代过程