### TRƯỜNG ĐẠI HỌC CÔNG NGHỆ THÔNG TIN

#### KHOA KỸ THUẬT MÁY TÍNH

# ĐỀ THI CUỐI HK1 (2019-2020) KIẾN TRÚC MÁY TÍNH

Đề 0x01001011

Thời gian: 75 phút (Sinh viên không được sử dụng tài liệu. Làm bài trực tiếp trên đề)

STT	Họ và tên:	<u>ĐIỂM</u>
	MSSV:	
	Phòng thi:	

## BẢNG TRẢ LỜI TRẮC NGHIỆM

Câu 1	Câu 2	Câu 3	Câu 4	Câu 5	Câu 6	Câu 7	Câu 8	Câu 9	Câu 10
Câu 11	Câu 12	Câu 13	Câu 14	Câu 15	Câu 16	Câu 17	Câu 18	Câu 19	Câu 20
Câu 21	Câu 22	Câu 23	Câu 24	Câu 25	Câu 26	Câu 27	Câu 28	Câu 29	Câu 30

### TỰ LUẬN (1 điểm) (G1, G4)

Nếu ngoài 8 lệnh đã học trong phần datapath, nếu yêu cầu chỉnh sửa datapath trong hình 1 để có thể thực hiện thêm lệnh "jump" thì cần phải thêm những khối nào và vẽ lại datapath mới hiệu chỉnh đó <u>Trả lời:</u>
•••••••••••••••••••••••••••••••••••••••
•••••••••••••••••••••••••••••••••••••••
•••••••••••••••••••••••••••••••••••••••

#### CÂU HỔI TRẮC NGHIÊM (9 điểm, 0.3 điểm/câu), SV chon 1 đáp án đúng **Câu 1** Phép chia 2 số 4bit thì cần bao nhiêu lần lặp (không tính bước khởi tao)? (G1) A. 5 B. 6 C. 7 D. 8 **Câu 2** Thực hiện phép chia $27_{(10)}$ : $7_{(10)}$ với phần cứng 3 thanh ghi và dùng 6bit để biểu diễn. Hỏi giá trị của thanh ghi thương (quotient) sau khi kết thúc lần lặp thứ 2 là bao nhiêu? (G1) A. 000110110000 B. 000000 C. 000000011011 D. 000001 **Câu 3** Chọn phát biểu SAI trong các phát biểu sau đây? (G1) Dấu của thương sẽ là âm nếu nếu dấu của số chia và số bị chia trái ngược nhau В. Dấu của số dư được xác định qua công thức: Số dư = Số bị chia – (Thương $\times$ Số chia) Lênh thực hiện phép chia không dấu trong MIPS là div Phần cứng thực hiện phép chia hai số 16 bit phải có ALU xử lý các phép toán 32 bit D. Câu 4 MIPS dùng thanh ghi nào để chứa thương số của phép chia? (G1) A. Hi B. Lo C. Cả Hi và Lo D. \$ra Câu 5 Hãy cho biết đường nào trong các đường sau là critical path của lênh 'add' với datapath như trong hình 1? (G1) I-Mem, Mux, Regs, Mux, ALU, Mux, Regs I-Mem, Mux, Regs, ALU, Mux, Regs В. C. I-Mem, Mux, Regs, ALU, Mux, D-Mem I-Mem, Regs, Mux, ALU, Mux, Regs, Mux D. Câu 6 Giai đoạn nhận vào các thao tác, toán hạng và trả về kết quả tính toán thuộc công đoan nào trong quá trình thực thi lệnh của MIPS? (G1) A. ALU B. Memory access C. Instruction decode D. Result write Câu 7 Trình tư thực hiện lệnh của lệnh thuộc nhóm lệnh logic nào là đúng? (G2) Nạp lệnh – sử dụng ALU – đọc thanh ghi – ghi thanh ghi Nạp lệnh – đọc thanh ghi – sử dụng ALU – ghi thanh ghi В. Sử dụng ALU – nạp lệnh – đọc thanh ghi – ghi thanh ghi Nạp lệnh – đọc thanh ghi – ghi thanh ghi – sử dụng ALU Câu 8 Giá trị output của khối "Sign-extend" bằng bao nhiều khi mã sau được thanh ghi PC trỏ tới trong quá trình thực thi: 0x2149ff9c? (G3) A. 0xffffff9c B. 0x2149ff9c C. 0x0000ff9c D. 0x00002149 Câu 9 Giá tri output của "Read data 1" bằng bao nhiều khi mã lênh sau được thanh ghi PC trỏ tới trong quá trình thực thị: 0x2149ff9c? Biết giá tri của thanh ghi số 9 và thanh ghi số 10 tương ứng là: 0xffffffb và 0x0000000b. (G2) A. 10 B. 9 D. -5 Giá trị đầu ra Zero của ALU bằng bao nhiều khi mã lệnh sau được thanh ghi PC trỏ Câu 10 tới trong quá trình thực thị: 0x2149ff90? Biết giá tri của thanh ghi số 9 và thanh ghi số 10 tương ứng là: 0xfffffff0 và 0x0000000c (G3) B. 0xfffffffc A. 0xffffff90

Câu 11Khối chức năng nào thuộc datapath KHÔNG tham gia vào lệnh lw \$s1, 12(\$t1) (G3)

A. I-mem

Câu 12 Trong datapath đã học như hình 1, giá trị của hai tín hiệu điều khiển "Branch" và "Zero" cùng bằng 1 trong trường hợp nào sau đây. Giả sử hiện tại hai thanh ghi \$s1 và \$s2 đều đang bằng 10 (G3)

A. beq 10, \$s1, \$s2 B. add \$s3, \$s1, \$s2 C. beq \$s1, \$s2, 10 D. sw \$s1, 10(\$s2)

Câu 13 Khối mạch nào trong các khối mạch sau trong datapath là khối mạch tổ hợp (G3)

A. I-mem B. Register C. Add D. D-mem

Câu 14 Chu kỳ xung clock cần cho processor đơn chu kỳ cho 8 lệnh đã học theo datapath ở

Câu 14	Chu kỳ xung clock cần cho processor đơn chu kỳ cho 8 lệnh đã học theo datapath ở
hình 1 là bao	nhiệu với dữ liệu cho như bảng sau?

I-Mem	Add	Mux	ALU	Regs	D-Mem
350ps	100ps	40ps	140ps	220ps	300ps

A 350ns	B 40ns	C 1150ns	D 1350ns
11. 550ps	<b>D</b> . торз	C. 1130ps	D. 1330ps

**Câu 15** Cho biết tổng số chu kỳ clock cần thiết để chạy đoạn lệnh bên dưới trong trường hợp KHÔNG dùng kỹ thuật forwarding và có dùng kỹ thuật forwarding (G3)

lw \$s1, 20(\$s6) sub \$t1, \$t2, \$s2 sw \$s6, 50(\$t1)

A. 7 và 9 B. 8 và 6 C. 9 và 7 D. 10 và 8

**Câu 16** Giả sử mỗi công đoạn trong pipeline có thời gian hoạt động như bảng dưới. Chu kỳ xung clock cần cho processor là bao nhiều nếu processor thiết kế có pipeline và không pipeline (G3)

IF	ID	EX	MEM	WB
320ps	420ps	350ps	510ps	120ps

A. 510ps và 740ps B. 510ps và 1720ps C. 630ps và 510ps D. 630ps và 1600ps

**Câu 17** Giá trị của tín hiệu ALUOp từ khối Control là bao nhiều khi thực thi lệnh lw rt, offs(rs)? (G3)

A. 00 B. 01 C. 10 D. 11

**Câu 18** Cho \$s1 = 0x00002004; \$s2 = 0x10010004, sau khi thực hiện lệnh "sw \$s1, 4(\$s2)", giá trị của thanh ghi nào bị thay đổi? (G3)

A. \$s1	B. \$s2	C. Cả hai đều thay đổi	D. Cả hai không thay đổi			
Câu 19	Câu 19 Cho lệnh sau: "sw \$s1, 0(\$s2)", giá trị tín hiệu RegWrite là? (G3)					
A. 0	B. 1	C. 11	D. x			
Câu 20	Trong các câu lệnh sa	au, câu lệnh nào có tín hiệu A	LUSrc = 1 (G3)			
A. lw	B. beq	C. or	D. add			

**Câu 21** Giả sử rằng mỗi lệnh cần 5 công đoạn thực hiện và thời gian thực hiện mỗi công đoạn như sau:

IF	ID	EX	MEM	WB
20ns	30ns	50ns	120ns	80ns

Cho 2 câu lênh sau:

add \$s1, \$s3, \$s3

add \$s2, \$s1, \$s3

Các câu lệnh trên thực thi trong processor thiết kế pipeline 5 tầng. Hỏi thời gian cần thiết để thực thi cả 2 câu lệnh trên trong trường hợp sử dụng kỹ thuật nhìn trước (forwarding)? (G3)

A. 660 B. 720	C. 780	D. 840
---------------	--------	--------

**Câu 22** Giả sử rằng mỗi lệnh cần 5 công đoạn thực hiện và thời gian thực hiện mỗi công đoạn như sau:

IF	1	ID	EX	MEM	WB
20	)ns	30ns	50ns	120ns	80ns

Cho 2 câu lênh sau:

add \$s1, \$s3, \$s3

add \$s2, \$s1, \$s3

Các câu lệnh trên thực thi trong processor thiết kế pipeline 5 tầng. Hỏi thời gian cần thiết để thực thi cả 2 câu lệnh trên trong trường hợp KHÔNG sử dụng kỹ thuật nhìn trước (forwarding)? (G3)

			•	
A. 880	B. 1040	C. 960		D. 1120
11. 000	D. 1070	C. 700		D. 1120

**Câu 1** Kỹ thuật forwarding có thể hỗ trợ giải quyết xung đột dữ liệu hiệu quả và nó ngăn chặn tất cả các trường hợp chu kỳ rỗi (G3)

1	
Ι Λ Ελώρα	B. Sai
A. Đùng	I D Sái /

Câu 23 Phát biểu nào sau đây ĐÚNG khi nói về xung đột cấu trúc (G1)

A.	Có hai lệnh cùng truy xuất vào một tài nguyên phần cứng nào đó cùng một lúc
B.	Một lệnh không thể thực thi do lệnh nào vào không phải là lệnh được cần
C.	Một lệnh cần dữ liệu để xử lý nhưng dữ liệu đó chưa có sẵn
D.	Có hai lệnh cùng cần dữ liệu để xử lý nhưng dữ liệu đó chưa có sẵn

**Câu 245** Công đoạn đọc opcode để xác định kiểu lệnh và chiều dài của từng trường trong mã máy và đọc dữ liệu từ các thanh ghi cần thiết là công đoạn nào trong 5 công đoạn thực thi lệnh của kiến trúc MIPS? (G1)

A.	Công đoạn giải mã
B.	Công đoạn tìm nạp các toán hạng
C.	Công đoạn tìm nạp lệnh
D.	Công đoạn thực thi lệnh

**Câu 25** Giả sử có thiết kế như sau: mỗi lệnh chỉ sử dụng đúng các giai đoạn cần có của nó, có thể lấy nhiều chu kỳ để hoàn thành, nhưng một lệnh phải hoàn thành xong thì những lệnh khác mới được nạp vào. Đây là thiết kế gì? (G1)

A.	Thiết kế đa chu kỳ
B.	Thiết kế đơn chu kỳ
C.	Thiết kế pipeline
D.	Thiết kế đa công đoạn

#### Dữ kiện bên dưới sử dụng cho 4 câu hỏi tiếp theo (từ câu 27 đến câu 30)

Cho một bộ xử lý MIPS 32 bits (có datapath và control như hình đã học).

Biết PC = 0x00400000; \$t1 = 0x10010020; \$t3 = 0x00000015; Word nhớ tại địa chỉ 0x10010030 có nội dung/giá trị bằng 0x00000015

Nếu đoạn chương trình sau được thực thi:

addi \$s0, \$t1, 8 lw \$t2, 8(\$s0) beq \$t3, \$t2, ABC add \$t2, \$t3, \$t4 ABC: sub \$t3, \$t4, \$t5


Khi bộ xử lý trên đang thực thi vừa xong công đoạn ALU ở câu lệnh thứ ba, trả lời các câu hỏi bên dưới vào bảng trả lời trắc nghiệm ở trang đầu

Câu 26 Ngõ ra của khối Instruction Memory là bao nhiêu? (G2)

A. 0x116A0010	B. 0x116A0001	C. 0x116B0001	D. 0x116B0010			
Câu 27 Giá trị của thanh ghi PC là bao nhiêu? (G2)						
A. 0x00400010	B. 0x0040000C	C. 0x00400008	D. 0x00400004			
Câu 28 Kết quả tại đầu ra ALU result bằng bao nhiêu (G2)						
A. 0x00000000 B. 0x00000030		C. 0x0000002A	D. 0x00000001			

Câu 25 Ngõ ra tại khối ALU control là bao nhiêu? (ghi vào bảng trả lời trắc nghiệm) (G2)

Duyệt đề Khoa/Bộ Môn 🔾 🔟 Giáo viên ra đề



Hình 1 Sơ đồ datapath

#### ARITHMETIC CORE INSTRUCTION SET OPCODE MIPS Reference Data / FMT /FT / FUNCT (Hex) NAME, MNEMONIC MAT OPERATION Branch On FP True belt FI if(FPcond)PC=PC+4+BranchAddr (4) 11/8/1/--CORE INSTRUCTION SET OPCODE Branch On FP False belf FI if(!FPcond)PC=PC+4+BranchAddr(4) 11/8/0/--/ FUNCT Divide R Lo=R[rs]/R[rt]; Hi=R[rs]%R[rt]0/--/--/1a div NAME, MNEMONIC MAT OPERATION (in Verilog) (Hex) 0/--/--/1b Divide Unsigned dívu R Lo=R[rs]/R[rt]; Hi=R[rs]%R[rt] R[rd] = R[rs] + R[rt](1) 0/20<sub>hex</sub> FP Add Single add.s FR F[fd]=F[fs]+F[ft] 11/10/--/0 Add Immediate I R[rt] = R[rs] + SignExtImm(1,2) $8_{\text{hex}}$ addi FP Add ${F[fd],F[fd+1]} = {F[fs],F[fs+1]} +$ add.d FR 11/11/--/0 $9_{\text{hex}}$ Add Imm. Unsigned addiu R[rt] = R[rs] + SignExtImm(2)Double ${F[ft],F[ft+1]}$ FP Compare Single c.x.s\* 11/10/--/v 0/21<sub>hex</sub> FR FPcond = (F[fs] op F[ft])? 1:0 Add Unsigned R R[rd] = R[rs] + R[rt]addu FP Compare $FPcond = ({F[fs],F[fs+1]}) op$ 0 / 24<sub>hex</sub> FR c.x.d\* 11/11/--/y and R[rd] = R[rs] & R[rt]Double {F[ft],F[ft+1]})?1:0 And Immediate R[rt] = R[rs] & ZeroExtImm\* (x is eq. 1t, or 1e) (op is ==, <, or <=) (y is 32, 3c, or 3e) (3)Chex FP Divide Single 11/10/--/3 div.s FR F[fd] = F[fs] / F[ft]if(R[rs]==R[rt])Branch On Equal FP Divide ${F[fd],F[fd+1]} = {F[fs],F[fs+1]} /$ PC=PC+4+BranchAddr div.d FR 11/11/--/3 Double ${F[ft],F[ft+1]}$ if(R[rs]!=R[rt])Branch On Not Equal bne $5_{\text{hex}}$ FP Multiply Single mul.s FR F[fd] = F[fs] \* F[ft]11/10/--/2 PC=PC+4+BranchAddr (4)FP Multiply ${F[fd],F[fd+1]} = {F[fs],F[fs+1]} *$ mul.d FR PC=JumpAddr (5) $2_{\text{hex}}$ 11/11/--/2 Double ${F[ft],F[ft+1]}$ $3_{\text{hex}}$ Jump And Link jal R[31]=PC+8;PC=JumpAddr (5)FP Subtract Single sub.s FR F[fd]=F[fs] - F[ft]11/10/--/1 0 / 08<sub>hex</sub> Jump Register PC=R[rs] FP Subtract R ń٢ ${F[fd],F[fd+1]} = {F[fs],F[fs+1]}$ sub.d FR 11/11/--/1 Double ${F[ft],F[ft+1]}$ $R[rt]={24'b0,M[R[rs]]}$ 24<sub>hex</sub> Load Byte Unsigned 1bu Load FP Single F[rt]=M[R[rs]+SignExtImm] (2) 31/--/-lwcl +SignExtImm](7:0)} Load FP F[rt]=M[R[rs]+SignExtImm];Load Halfword $R[rt]=\{16'b0,M[R[rs]]$ ldcl 35/--/--1hu 25<sub>hex</sub> Double F[rt+1]=M[R[rs]+SignExtImm+4](2)Unsigned +SignExtImm](15:0)} Move From Hi R[rd] = Hi0 /--/--/10 mfhi 30<sub>hex</sub> Load Linked (2,7)R[rt] = M[R[rs] + SignExtImm]11 Move From Lo mflo R R[rd] = Lo0 /--/--/12 Load Upper Imm. fhex $R[rt] = \{imm, 16'b0\}$ lui Move From Control R R[rd] = CR[rs]10 /0/--/0 mfc0 $23_{\text{hex}}$ ${Hi,Lo} = R[rs] * R[rt]$ Load Word R[rt] = M[R[rs]+SignExtImm]Multiply mult. R 0/--/--/18 Multiply Unsigned multu $\{Hi,Lo\} = R[rs] * R[rt]$ (6) 0/--/--/19 0 / 27<sub>hex</sub> Nor R $R[rd] = \sim (R[rs] \mid R[rt])$ nor Shift Right Arith. sra R[rd] = R[rt] >> shamt0/--/--/3 0 / 25<sub>hex</sub> R R[rd] = R[rs] | R[rt]Store FP Single (2) 39/--/-swcl M[R[rs]+SignExtImm] = F[rt]Or Immediate R[rt] = R[rs] | ZeroExtImm $d_{bex}$ Store FP ori M[R[rs]+SignExtImm] = F[rt];(2)3d/--/--/-sdcl Double M[R[rs]+SignExtImm+4] = F[rt+1]0 / 2a<sub>hex</sub> Set Less Than slt R[rd] = (R[rs] < R[rt]) ? 1 : 0Set Less Than Imm. R[rt] = (R[rs] < SignExtImm)? 1: 0(2)a<sub>hex</sub> FLOATING-POINT INSTRUCTION FORMATS Set Less Than Imm. R[rt] = (R[rs] < SignExtImm)opcode fs funct sltíu bhex Unsigned (2.6)?1:016 15 11 10 21 20 (6) 0/2bher Set Less Than Unsig. sltu R[rd] = (R[rs] < R[rt]) ? 1 : 0opcode FI fmt ft immediate 0 / 00<sub>hex</sub> Shift Left Logical s11 R $R[rd] = R[rt] \ll shamt$ 0 / 02<sub>hex</sub> Shift Right Logical R R[rd] = R[rt] >>> shamtsrl PSEUDOINSTRUCTION SET MNEMONIC M[R[rs]+SignExtImm](7:0) =NAME OPERATION Store Byte sb 28<sub>bex</sub> R[rt](7:0) (2)Branch Less Than blt if(R[rs] < R[rt]) PC = Labelif(R[rs]>R[rt]) PC = LabelBranch Greater Than bgt M[R[rs]+SignExtImm] = R[rt];Store Conditional 38<sub>hex</sub> sc Branch Less Than or Equal ble $if(R[rs] \le R[rt]) PC = Label$ R[rt] = (atomic) ? 1 : 0(2.7)if(R[rs] >= R[rt]) PC = LabelBranch Greater Than or Equal bge M[R[rs]+SignExtImm](15:0) =Store Halfword 29<sub>hex</sub> sh Load Immediate R[rd] = immediate11 (2) R[rt](15:0) move R[rd] = R[rs]Store Word 2b<sub>hex</sub> M[R[rs]+SignExtImm] = R[rt](2)REGISTER NAME, NUMBER, USE, CALL CONVENTION (1) 0/22<sub>be</sub> Subtract R R[rd] = R[rs] - R[rt]sub PRESERVEDACROSS 0 / 23<sub>hex</sub> NAME NUMBER R Subtract Unsigned R[rd] = R[rs] - R[rt]A CALL? (1) May cause overflow exception Szero The Constant Value 0 N.A. (2) SignExtImm = { 16{immediate[15]}, immediate } Sat Assembler Temporary No (3) ZeroExtImm = { 16{1b'0}, immediate } Values for Function Results 2-3 (4) BranchAddr = { 14{immediate[15]}, immediate, 2'b0 } Sv0-Sv1 No and Expression Evaluation (5) JumpAddr = { PC+4[31:28], address, 2'b0 } 4-7 Sa0-Sa3 No Arguments (6) Operands considered unsigned numbers (vs. 2's comp.) St0-St7 8-15 No Temporaries (7) Atomic test&set pair; R[rt] = 1 if pair atomic, 0 if not atomic \$s0-\$s7 16-23 Saved Temporaries Yes BASIC INSTRUCTION FORMATS 24-25 No St8-St9 Temporaries opcode rd shamt Sk0-Sk1 26-27 Reserved for OS Kernel No 11 10 28 Global Pointer Yes Sgp opcode rt immediate rŝ 29 Stack Pointer Yes Ssp 16 15 Sfp 30 Frame Pointer Yes opcode address Sra 31 Return Address

Copyright 2009 by Elsevier, Inc., All rights reserved. From Patterson and Hennessy, Computer Organization and Design, 4th ed.

Hình 2 Bảng tham khảo kiến trúc tập lệnh MIPS