```
1. Narysuj przebiegi czasowe dla sygnałów A i B:
```

begin

```
wait for 2 ns;
for i in 0 to 9 loop
   A <= '0' after 1 ns, '1' after 3 ns;
   B <= Val( i );
   wait for 5 ns;
end loop;
wait;</pre>
```

end process;
...tutaj tabelka...

- 2.W poniższych punktach proszę wpisać jeden ze skrótów SC (Standard Cells), GA (Gate Arrays) lub FPGA (Field Programmable GA).
- najniższy koszt jednostkowy 1 układu scalonego
- projektowanie przez użytkownika tylko warstw metalizacji układu scalonego


.....

......

.....

- układy programowalne przez użytkownika
- najkrótszy czas przygotowania projektu
- możliwość wykorzystania gotowych dużych bloków funkcyjnych, tzw. mega cores
- najtańsza technologia wśród układów programowalnych maską
- 3.Na rysunku pokazano fragment matrycy PAL. Oznacz znakiem x połączenia programowalne realizujące funkcję:

$$F = a \oplus (b + c + d)$$



4. Dla podanych A, E_A oraz B, E_B wyznacz wartości portu Y:

A:	U	-	-	-	-	H	1	0	1	1
E_A:	1	1	1	1	0	0	0	0	0	0
в:	U	H	L	0	0	0	0	0	L	W
E_B:	1	0	0	0	0	0	0	0	0	0
Υ:										

5.Układ XC95144XL ...

- ma alokatory termów, pozwalające na wymianę termów między blokami funkcyjnymi ⁽¹⁾:
- ma liczbę przerzutników równą ⁽²⁾:
- ma liczbę globalnych sygnałów zegarowych (2):
- zawiera przerzutniki w blokach WE/WY ⁽¹⁾:
- można skonfigurować na poziome każdej makrokomórki w trybie obniżonego poboru mocy⁽¹⁾:
- ma przerzutniki o wspólnym globalnym sygnale CE ⁽¹⁾:
- 1) wpisz TAK lub NIE
- 2) wpisz wartość liczbową

6. Narysuj przebiegi czasowe dla sygnałów z podanymi instrukcjami przypisania współbieżnego. Jednostka na skali czasu = 1 ns.

```
signal A, B, X, Y, Z : STD_LOGIC;
(...)
X <= not A after 5 ns;
Y <= transport B after 5 ns;
Z <= X nor Y after 5 ns;</pre>
```



7.W języku VHDL (TAK lub NIE):

- Opis na poziome RTL nie może zawierać
 instrukcji sekwencyjnych
- Jest wbudowany operator potęgowania
- Funkcja rozstrzygająca jest konieczna
 w przypadku sygnałów z wieloma sterownikami
- ???

8. W tabeli opisz cykle symulacji, jakie zostaną wykonane w przypadku zmiany wartości sygnału R w cyklu $T_C = 3$ ns. TC dla cykli [...] zapisuj jako + Δ + Δ itd. W kolumnie ostatniej [...] sygnały aktywne. Podane instrukcje przypisania są współbieżne.

```
signal S, R, Q, ?Z?, nQ : BIT;
Q <= ??? nand nQ;
??? <= not nQ after ?4? ns;
nQ <= ??? nand Q;</pre>
```

... tutaj tabelka ...