

문제 1 (이미지 1번 유형: 시프트 레지스터와 게이트를 이용한 패턴 감지)

[문제]

74164(8비트 직렬 입력-병렬 출력 시프트 레지스터) 1개와 외부 논리 게이트만을 사용하여, 최근 6개의 입력이 연속으로 '1' 기호가 들어왔을 때 출력이 '1'이 되고, 그 외의 경우에는 출력이 '0'이 되는 시스템을 설계하십시오. (단, 입력은 매 클럭마다 1비트씩 들어온다고 가정합니다.)

문제 2 (이미지 4번 유형: 카운터 또는 시프트 레지스터를 이용한 타이밍 제어)

[문제]

입력이 '1'로 들어온 순간부터 정확히 5클럭 동안만 출력이 '1'을 유지하고, 그 이후에는 다시 '0'으로 돌아가는 타이밍 제어 시스템을 설계하시오. 조합논리 블록 외에 다음 중 하나를 선택하여 설계 과정을 설명하시오.

- a. 하나의 4비트 동기식 카운터 (예: 74163 등)
- b. 하나의 8비트 시프트 레지스터

문제 3 (이미지 11번 유형: 최근 입력 조합 분석 및 플립플롭 활용)

[문제]

현재 입력된 값을 포함하여 최근 3개의 입력
중에서 '1'의 개수가 정확히 2개일 때만 출력 z 가
'1'이 되는 시스템의 블록도 또는 상태
다이아그램을 구상하시오. (상태표나 세부
회로도를 완전히 그릴 필요는 없으나, 필요한
플립플롭의 최소 개수와 판단 논리를
명시하시오.)

1. 문제 1 풀이 순서 (6개 연속 '1' 감지)

74164 시프트 레지스터와 게이트를 이용해 최근 6개의 입력이 모두 1인 상태를 판별하는 과정입니다.

- 1단계: 입력 신호 연결
 - 매 클럭마다 들어오는 1비트의 외부 직렬 입력을 74164의 직렬 입력 핀(A, B)에 연결합니다.
- 2단계: 데이터 시프트 흐름 파악
 - 클럭이 될 때마다 입력된 값이 $Q_A \rightarrow Q_B \rightarrow Q_C \rightarrow Q_D \rightarrow Q_E \rightarrow Q_F$ 순서로 이동합니다.
 - 이때 Q_A 는 '현재 직전의 입력', Q_F 는 '6클럭 전의 입력'을 나타내게 됩니다.
- 3단계: 출력 논리 게이트 설계
 - 최근 6개의 입력이 모두 1이어야 하므로, 6개의 출력단($Q_A, Q_B, Q_C, Q_D, Q_E, Q_F$)을 각각 입력으로 받는 6입력 AND 게이트를 배치합니다.
- 4단계: 최종 출력 확인
 - 6개의 레지스터 값이 모두 1이 되는 순간 AND 게이트의 출력이 1이 되고, 하나라도 0이 섞여 있으면 0이 출력되는 것을 검증합니다.

2. 문제 2 풀이 순서 (5클럭 동안 '1' 유지)

입력이 들어온 순간부터 정확히 5클럭 동안만 출력이 유지되도록 제어하는 회로의 설계 순서입니다. (b안인 시프트 레지스터 활용 기준)

- 1단계: 입력 신호의 확장
 - 처음 트리거 신호(입력 1)가 들어왔을 때, 이 신호가 시프트 레지스터 내부로 들어가도록 직렬 입력단에 연결합니다.
- 2단계: 시간 지연 배열 구성
 - 레지스터에 1이 저장된 후 클럭이 들어올 때마다 1이라는 신호는 Q_A, Q_B, Q_C, Q_D, Q_E 로 한 칸씩 이동합니다. 이 과정이 정확히 5클럭의 시간 흐름을 의미합니다.
- 3단계: 출력 유지 논리 조합 (OR 게이트)
 - 신호가 5개의 저장 공간 중 어느 하나에라도 머물고 있는 동안 출력이 1을 유지해야 하므로, Q_A, Q_B, Q_C, Q_D, Q_E 출력을 모두 한데 모아 5입력 OR 게이트에 연결합니다.
- 4단계: 상태 초기화 및 피드백 검토
 - 5클럭이 지나면 1 신호가 Q_E 를 빠져나가 시스템에 더 이상 1이 남지 않게 되므로, 출력이 자동으로 0으로 돌아가는지 타이밍 차트를 그리며 확인합니다.

3. 문제 3 풀이 순서 (최근 3개 중 '1'이 2개인 경우)

현재 값을 포함해 최근 3비트 중 1의 개수가 정확히 2개인 조건을 플립플롭과 조합 논리로 풀어내는 순서입니다.

- 1단계: 과거 데이터 저장 공간 확보
 - 현재 입력 X 외에 과거 2비트의 상태를 기억해야 하므로, D 플립플롭(D-FF) 2개를 직렬로 연결합니다.
 - 첫 번째 FF의 출력(Q_1)은 직전 입력, 두 번째 FF의 출력(Q_2)은 그 전 입력을 보관합니다.
- 2단계: 만족하는 조건 표 작성 (진리표 구상)
 - 변수 (X, Q_1, Q_2) 중에서 '1'이 정확히 2개인 안성맞춤인 조합을 추려냅니다.
 - 조건을 만족하는 세 가지 경우: (1, 1, 0), (1, 0, 1), (0, 1, 1)
- 3단계: 부울 대수식(논리식) 유도

- 각 경우를 곱항(AND)으로 표현한 뒤, 이들을 합항(OR)으로 묶어 최종 출력 z 의 식을 도출합니다.

•

$$z = (X \cdot Q_1 \cdot \overline{Q_2}) + (X \cdot \overline{Q_1} \cdot Q_2) + (\overline{X} \cdot Q_1 \cdot Q_2)$$

- 4단계: 블록도 및 게이트 배치
 - 입력 X 와 플립플롭의 출력 Q_1, Q_2 그리고 각각의 반전 신호($\overline{Q_1}, \overline{Q_2}$)를 인버터(NOT 게이트)로 만듭니다.
 - 3개의 3입력 AND 게이트를 거쳐 나온 출력들을 하나의 3입력 OR 게이트로 합쳐 최종 출력단 z 를 완성합니다.