

디지털 논리회로 연습문제 창작 과제 (Chapter 8)

과제 제출용 최종본

[문제지]

1. 범용 8비트 시프트 레지스터인 74164와 필요한 기본 논리 게이트들을 사용하여, **현재 입력되는 값을 포함하여 최근 9개의 입력이 모두 '1'일 때 출력 Z가 1**이 되는 시스템을 설계하라. 설계한 시스템의 블록도를 그려라.

2. 어떤 디지털 시스템의 입력으로 **'1'이 연속으로 정확히 5번 들어온 직후 '0'이 입력될 때**, 그 '0'이 입력되는 클록 주기에서 출력이 1이 되는 패턴 검출 시스템을 설계하려 한다. (예: ...0111110... 패턴에서 마지막 0이 들어오는 시점에 출력 1 발생).

조합 논리 블록(게이트) 이외에도 다음 소자 중 하나를 주축으로 사용하여 각각의 블록도를 설계하라.

a. 하나의 4비트 동기식 카운터 (Count Enable 및 동기식 Reset 단자 포함)


b. 하나의 8비트 시프트 레지스터 (직렬 입력, 병렬 출력)

3. **현재 값을 포함한 최근 4개의 입력 중에서 '1'이 3개 이상 입력되었을 때 출력 Z가 1**이 되는 시스템의 블록도를 설계하라. 상태표나 상태도는 작성할 필요가 없으며, D 플립플롭과 조합 논리 게이트만 사용하여 회로의 구조를 보여라.

[정답 및 해설지]

1. 최근 9개의 입력이 '1'인 시스템 설계 (74164 활용)


해설: 74164는 8비트 직렬 입력, 병렬 출력(Serial-in, Parallel-out) 시프트 레지스터입니다. 매 클록마다 입력 X 가 레지스터로 들어가며, 출력 $Q_A \dots Q_H$ 는 각각 $X(t-1) \dots X(t-8)$ 의 과거 8개 입력을 보관합니다. 현재 입력 $X(t)$ 를 포함하여 총 9개의 값이 모두 '1'이어야 하므로, 현재 입력 X 와 74164의 8개 출력을 모두 하나의 9-입력 AND 게이트에 연결하면 됩니다.



2. 연속된 '1' 정확히 5번 후 '0' 검출기 설계

a. 4비트 동기식 카운터 사용


해설: 입력 X 가 1일 때 카운터를 증가(Count Enable=1)시키고, 0일 때 카운터를 0으로 초기화(Sync Clear=1)합니다. '정확히 5번'의 1이 들어왔다면 카운터의 상태는 5(0101)가 됩니다. 이때 6번째 클록에 $X = 0$ 이 들어오면, 카운터가 0으로 리셋되기 직전의 조합 논리 조건($X = 0$ AND $Q = 5$)을 만족하여 1을 출력(Mealy 타입)합니다.



b. 8비트 시프트 레지스터 사용

해설: 시프트 레지스터의 병렬 출력을 이용해 과거 기록을 분석합니다. '정확히 5번의 1' 후 '0'이 들어오는 순간은 다음과 같이 정의됩니다. 현재 입력 $X = 0$, 과거 1~5번째 입력($Q_A \dots Q_E$)은 모두 1, 과거 6번째 입력(Q_F)은 반드시 0이어야 합니다. (이전이 1이었다면 '정확히 5번'이 아닌 6번이 되므로). 논리식:

$$Z = X' \cdot Q_A \cdot Q_B \cdot Q_C \cdot Q_D \cdot Q_E \cdot Q'_F$$



3. 4개 중 3개 이상의 '1' 판별기 (슬라이딩 윈도우 다수결)

해설: 과거 3개의 입력을 저장하기 위해 3개의 D 플립플롭을 직렬로 연결하여 3비트 시프트 레지스터를 구성합니다. 현재 입력 X 와 3개의 F/F 출력 Q_1, Q_2, Q_3 등 총 4개의 비트 중에서 3개 이상이 '1'일 경우를 찾아내는 조합 논리(다수결 게이트 개념)를 출력에 연결합니다. 논리식: $Z = XQ_1Q_2 + XQ_1Q_3 + XQ_2Q_3 + Q_1Q_2Q_3$

